JP2002076349A

JP2002076349A - 半導体装置の製造方法

Info

Publication number: JP2002076349A
Application number: JP2000257887A
Authority: JP
Inventors: Satoshi Takenaka; 敏竹中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-08-28
Filing date: 2000-08-28
Publication date: 2002-03-15

Abstract

(57)【要約】【課題】非晶質の半導体膜を多結晶化させた半導体膜
からＴＦＴを形成した場合でも、オン電流特性をさらに
向上させることができ、かつ、そのばらつきを圧縮する
ことのできる半導体装置の製造方法を提供すること。【解決手段】ガラス製等の基板５０上に低温プロセス
で非晶質シリコン膜からなる半導体膜を形成した後、レ
ーザアニールを施して半導体膜を多結晶化させる（結晶
化工程）。次に、基板２０を熱処理装置６００において
温度が４００℃〜６００℃の高温雰囲気中での熱処理を
行う（熱処理工程）。この際に、処理室６１０の内部を
真空引きして処理室６１０内の汚れた大気を排出した
後、清浄なガスを導入してから熱処理を行う。このた
め、半導体膜の表面を清浄に保つことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非晶質の半導体膜
に対してレーザアニールなどの結晶化処理を施して得た
多結晶性の半導体膜を能動層として用いた薄膜トランジ
スタ（以下、ＴＦＴという。）を備える半導体装置の製
造方法に関するものである。

【０００２】

【従来の技術】ＴＦＴを備える各種の半導体装置のう
ち、ＴＦＴを液晶表示装置のアクティブ素子等として用
いた装置を製造するにあたっては、石英基板に代えて、
安価なガラス基板を使用できるように低温プロセスが採
用されつつある。低温プロセスとは、一般に、工程の最
高温度（基板全体が同時に上がる最高温度）が約６００
℃程度未満（好ましくは５００℃未満）であるのに対し
て、高温プロセスとは工程の最高温度（基板全体が同時
に上がる最高温度）が８００℃程度以上になるものであ
り、シリコンの熱酸化等といった７００℃〜１２００℃
の高温の工程を行うものである。

【０００３】但し、低温プロセスでは、基板の上に多結
晶性の半導体膜を直接、形成する方法もあるが、結晶粒
径が小さく、欠陥が多い膜になることが多い。従って、
低温プロセスで結晶性の良好な多結晶半導体膜を得るに
は、プラズマＣＶＤ法あるいは低圧ＣＶＤ法を用いて非
晶質の半導体膜を形成した後、この半導体膜を結晶化す
る必要がある。この結晶化の方法としては、たとえばＳ
ＰＣ法（ＳｏｌｉｄＰｈａｓｅＣｒｙｓｔａｌｌｉｚ
ａｔｉｏｎ）やＲＴＡ法（ＲａｐｉｄＴｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）などといった手法があるが、Ｘ
ｅＣＩを用いたエキシマレーザービームを照射すること
によるレーザアニール（ＥＬＡ：ＥｘｃｉｍｅｒＬａ
ｓｅｒＡｎｎｅａｌｉｎｇ）によればガラス基板温度
の上昇が抑えられ、かつ、大粒径の多結晶Ｓｉが得られ
るため、最近では主流になりつつある。

【０００４】このレーザアニール法を用いた半導体装置
の製造方法では、まず、図１３（Ａ）に示すように、ガ
ラス製等の基板５０を準備した後、図１３（Ｂ）に示す
ように、基板５０の全面にシリコン酸化膜からなる下地
保護膜５１をプラズマＣＶＤ法により形成する。次に、
基板温度が約１５０℃から約４５０℃の温度条件下で基
板３０の全面に非晶質シリコン（非晶質）の半導体膜１
００をプラズマＣＶＤ法などの方法により形成する。次
に、図１３（Ｃ）に示すように、半導体膜１００に対し
てレーザ光を照射してレーザアニール（結晶化工程）を
施す。このレーザアニール工程では、たとえば、図４に
示すように、レーザ光の照射領域ＬがＸ方向に長いライ
ンビームＬ０を半導体膜１００に照射し、その照射領域
ＬをＹ方向にずらしていく。その結果、非晶質の半導体
膜１００は一度溶融し、冷却固化過程を経て多結晶化す
る。この際には、各領域へのレーザ光の照射時間が非常
に短時間であり、かつ、照射領域Ｌが基板全体に対して
局所的であるため、基板５０全体が同時に高温に熱せら
れることがない。

【０００５】次に、図１３（Ｄ）に示すように、多結晶
化した半導体膜１００をフォトリソグラフィ技術を用い
て島状にパターニングした後、その表面にゲート絶縁膜
１２、２２、３２、およびゲート電極１４、２４、３４
を順次形成するなど、周知のＴＦＴ製造工程を行う。こ
こで、図１３（Ｄ）に示す３つの島状の半導体膜１００
は、それぞれ液晶表示装置のアクティブマトリクス基板
上に形成される駆動回路用のＰ型のＴＦＴ、駆動回路用
のＮ型のＴＦＴ、および画素スイッチング用のＮ型のＴ
ＦＴを形成するための半導体膜である。

【０００６】このようにしてＴＦＴを製造すれば、低温
プロセスでありながら、多結晶性の半導体膜１００から
ＴＦＴを製造できるので、オン電流が大きいＴＦＴを製
造できる。

【０００７】

【発明が解決しようとする課題】このように、レーザア
ニールによって非晶質から多結晶化させた半導体膜１０
０を用いたＴＦＴは、比較的大きなオン電流が得られる
傾向にはあるものの、ＴＦＴに対しては、さらなるオン
電流特性の向上が一層望まれている。しかしながら、従
来の製造方法ではこのような要求に対応できないという
問題点がある。また、レーザアニールによって非晶質か
ら多結晶化させた半導体膜１００を用いたＴＦＴは、Ｔ
ＦＴ毎にオン電流の値がばらつきが大きいという問題点
もある。

【０００８】ここに、本願発明者は、レーザアニールに
よって結晶粒を成長させた後、例えば、図１４（Ａ）、
（Ｂ）に示すような熱処理装置５００によって半導体膜
に対して熱処理を行なうことにより、結晶粒界の欠陥や
シリコン膜に残る歪みを除去し、ゲート絶縁膜との界面
準位を低減することによりＴＦＴの電気特性の向上を図
ることを提案するものである。

【０００９】但し、図１４（Ａ）、（Ｂ）に示すような
熱処理装置７００において、例えば、基板ホルダ７５０
に多段積みされた複数枚の基板５０を窒素ガス雰囲気中
で熱処理を行なおうとしても、図１４（Ａ）に示すよう
に、熱処理を終えた基板５０を熱処理装置７００の処理
室７１０から取り出して新たなに基板５０に交換する際
に処理室７１０内に大気が侵入し、処理室７１０内に侵
入した大気は、その後、図１４（Ｂ）に示すように、処
理室７１０内に窒素ガスなどを導入しながら排気管７３
０から処理室７１０内の大気を排出しても、処理室７１
０内の大気を完全に除去することはできない。その結
果、処理室７１０内での大気の残り具合、すなわち、炭
素、酸素、水分、ごみ、その他の汚染物質などの混入度
合いによって、熱処理後の半導体膜１００の表面状態が
ばらついて、ＴＦＴの特性が低下したり、ばらつくとい
う問題点が発生する。

【００１０】以上の問題点に鑑みて、本発明の課題は、
非晶質の半導体膜を多結晶化させた半導体膜からＴＦＴ
を形成した場合でも、オン電流特性をさらに向上させる
ことができ、かつ、そのばらつきを圧縮することのでき
る半導体装置の製造方法を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法では、基板上に
非晶質の半導体膜を形成する半導体膜形成工程と、該半
導体膜形成工程により形成した非晶質の半導体膜を多結
晶化させる結晶化工程と、該結晶化工程を行った後の前
記半導体膜に対して高温雰囲気中で熱処理を施す熱処理
工程と、該熱処理工程を行った前記半導体膜を用いて薄
膜トランジスタを形成するトランジスタ形成工程とを有
し、前記熱処理工程では、前記基板を熱処理するための
処理室内を真空引きした後、該処理室内に所定のガスを
導入し、しかる後に当該処理室内で熱処理を行なうこと
を特徴とする。

【００１２】本発明では、レーザアニールなどの結晶化
工程によって結晶粒を成長させた後、半導体膜全体を一
括して熱処理するので、半導体膜中のダングリングボン
ドを除去することができるなど、結晶粒界の欠陥やシリ
コン膜に残る歪みを除去することができる。すなわち、
本願発明者は、レーザアニール工程において、レーザ光
の照射領域をずらしていくと、半導体膜の全面にレーザ
光が照射されるものの、レーザ光の照射領域の端部分に
はダングリングボンドが発生しやすいという新たな知見
も得たが、本発明によれば、熱処理工程によって、この
ようなダングリングボンドを除去することができるとい
う知見を得た。このような傾向は、レーザアニールに限
らず、電子ビームアニールおよびランプアニールなど、
半導体膜を部分的にアニールし、かつ、そのアニール領
域をずらしていくアニール方法（結晶化処理）でも同様
である。従って、本発明によれば、オン電流特性などが
良好なＴＦＴを備えた半導体装置を製造することができ
る。また、本発明では、熱処理工程において、処理室温
度を例えば４００℃以下、好ましくは３００℃以下の低
温に保持したまま、基板を処理室内に設置し、そして、
基板を熱処理するための処理室内を真空引きした後、処
理室内に所定のガスを導入して、昇温を開始し、しかる
後に処理室内で熱処理を行なうため、汚れた大気が存在
しない清浄な雰囲気下で熱処理を行なうことができる。
それ故、半導体膜表面の汚染や膜質の悪い酸化膜の生成
を防止できるので、半導体膜の能動層とゲート絶縁膜と
の界面に余計な準位が発生するのを防止できる。それ
故、ＴＦＴの電気特性が向上するとともに、電気特性の
劣化やばらつきを抑えることができる。

【００１３】本発明において、前記熱処理工程では、前
記処理室内が少なくとも１．３３×１０²Ｐａ（パスカ
ル）以下の真空度到達するまで真空引きを行なうことが
好ましい。このようなレベルにまで真空引きすれば、処
理室内に汚れた大気が多少、残っていたとしても、半導
体膜の表面をほぼ清浄に保ったまま熱処理工程を行なう
ことができるので、ＴＦＴの電気特性や信頼性のばらつ
きを抑えることができる。

【００１４】本発明においては、前記処理室内が少なく
とも１．３３Ｐａ以下の真空度に到達するまで真空引き
を行なうことが好ましい。このようなレベルにまで真空
引きすれば、処理室内に汚れた大気がほとんど残ってい
ないものと見做すことができるので、半導体膜の表面を
清浄に保ったまま熱処理工程を行なうことができる。そ
れ故、ＴＦＴの電気特性や信頼性がばらつくのを防止す
ることができる。

【００１５】本発明において、前記処理室内が少なくと
も１．３３×１０^-1Ｐａ以下の真空度に到達するまで真
空引きを行なうことがより一層、好ましい。このような
レベルにまで真空引きすれば、処理室内に汚れた大気が
残っていない状態を確実に実現できるので、半導体膜の
表面を清浄に保ったまま熱処理工程を行なうことができ
る。それ故、ＴＦＴの電気特性や信頼性がばらつくのを
確実に防止することができる。

【００１６】本発明において、前記熱処理工程では、前
記処理室内を真空引きした後、当該処理室内に、例え
ば、非酸化性ガスを導入し、しかる後に当該処理室内で
熱処理を行なう。このような非酸化性ガスであれば、半
導体膜の表面に余計な酸化膜が形成されない。

【００１７】本発明において、前記熱処理工程では、前
記処理室内を真空引きした後、当該処理室内に、例え
ば、窒素ガス、アルゴンガス、ヘリウムガス、水素ガ
ス、弗素ガス、酸素ガス、あるいはこれらのガスの混合
ガスを導入し、しかる後に当該処理室内で熱処理を行な
ってもよい。このようなガスのうち、不活性ガスなどで
あれば、半導体膜の表面が反応しない。また、酸素ガ
ス、あるいは酸素ガスを含むガスであっても、清浄なガ
スであれば、半導体膜の表面には清浄な酸化膜が一定の
膜厚で形成されるので、ＴＦＴを形成しても電気特性に
ばらつきを発生させない。

【００１８】本発明において、前記熱処理工程では、前
記処理室内を真空引きしたときに真空度が１．３３Ｐａ
以下に達するまでの基板温度を３００℃以下に保持し、
その後、当該処理室内に所定のガスを導入して熱処理を
行なうことが好ましい。

【００１９】本発明において、前記熱処理工程は、熱処
理温度を６００℃以下に設定して行うことが好ましい。
例えば、前記熱処理工程において熱処理温度を４００℃
以上かつ５００℃未満に設定した場合には、処理時間を
３時間以上とすることが好ましい。さらに、前記熱処理
工程において熱処理温度を５００℃以上かつ６００℃未
満に設定した場合には、処理時間を１時間以上かつ３時
間未満とすることが好ましい。

【００２０】さらにまた、前記熱処理工程において熱処
理温度を６００℃以上に設定した場合には、処理時間を
１時間未満とすることが好ましい。

【００２１】本発明において、前記熱処理工程の後、前
記トランジスタ形成工程を行なう前に、前記半導体膜に
水素プラズマを照射するプラズマ照射工程を行なうこと
が好ましい。このように、熱処理工程で半導体膜中の欠
陥や歪みを除去した後、水素プラズマを照射すれば、短
時間の水素プラズマ処理で半導体膜中のダングリングボ
ンドを完全に除去することができる。また、熱処理工程
を行っても、半導体膜の表面が清浄であるので、水素プ
ラズマ処理を効果的に行うことができる。

【００２２】この場合、前記熱処理工程を行なった以
降、前記プラズマ照射工程を行なうまで前記半導体膜が
大気に触れない状態下に前記基板を保持することが好ま
しい。このように構成すると、半導体膜の表面が大気に
よって汚染されることがなく、また、半導体膜の表面に
余計な酸化膜が形成されないので、ゲート絶縁膜との界
面に余計な準位が発生しない。

【００２３】このような条件は、前記熱処理工程および
前記プラズマ照射工程を同一の処理室内で行ない、前記
熱処理工程を行なった以降、前記プラズマ処理工程を終
了するまで当該処理室内に大気を導入しないことによ
り、容易に実現できる。

【００２４】本発明において、前記半導体膜形成工程を
行なった以降、前記トランジスタ形成工程で前記半導体
膜表面にゲート絶縁膜を形成するまで、前記半導体膜が
大気に触れない状態下に前記基板を保持することが好ま
しい。このように構成すると、半導体膜が大気によって
汚染されることがなく、また、半導体膜の表面に余計な
酸化膜が形成されないので、ゲート絶縁膜との界面に余
計な準位が発生しない。

【００２５】このような条件は、前記半導体膜形成工程
から前記熱処理工程までを同一の処理室内で行ない、前
記半導体膜形成工程を行なった以降、前記熱処理工程を
終了するまで当該処理室内に大気を導入しなければ、容
易に実現できる。

【００２６】本発明において、前記トランジスタ形成工
程では、前記半導体膜表面にゲート絶縁膜を形成した
後、当該ゲート絶縁膜と前記半導体膜とをパターニング
することが好ましい。このように構成すると、半導体膜
表面に直接、レジストマスクを形成しないので、半導体
膜の表面がレジストで汚染されるのを防止することがで
きる。それ故、ゲート絶縁膜との界面に余計な準位が発
生しない。

【００２７】本発明において、前記結晶化工程は、たと
えば、前記半導体膜に対するレーザアニール、電子ビー
ムアニール、およびランプアニールである。

【００２８】このような熱処理条件は、前記熱処理工程
を行った前記半導体膜を用いて同一基板上にＮ型のＴＦ
ＴおよびＰ型のＴＦＴを形成する場合に効果的である。
すなわち、結晶化工程後に行う熱処理工程の条件がＴＦ
Ｔの特性に及ぼす影響は、Ｎ型のＴＦＴを形成する場合
と、Ｐ型のＴＦＴを形成する場合との間で相違するた
め、双方のＴＦＴにおいて特性向上を図ることのできる
熱処理条件で行うことが好ましい。たとえば、熱処理温
度を６００℃以上とした場合には、Ｐ型のＴＦＴでは、
処理時間を１７時間位に設定しても、オン電流特性が向
上するのに対して、Ｎ型のＴＦＴでは、処理時間を１７
時間位に設定すると、処理時間が１時間の場合に比較し
て、オン電流特性が低下するからである。

【００２９】

【発明の実施の形態】図面を参照して、本発明の実施の
形態として、本発明を液晶表示装置のアクテティブマト
リクス基板（半導体装置）上に駆動回路用のＰ型のＴＦ
Ｔ、駆動回路用のＮ型のＴＦＴ、および画素スイッチン
グ用のＮ型のＴＦＴを形成する例を説明する。

【００３０】［実施の形態１］（アクティブマトリクス基板の全体構成）図１（Ａ）、
（Ｂ）は、液晶表示装置のアクティブマトリクス基板の
構成を模式的に示すブロック図、およびその駆動回路を
構成するＣＯＭＳ回路の等価回路図である。図２は、図
１に示すアクティブマトリクス基板上に形成した３種類
のＴＦＴの断面図である。

【００３１】図１（Ａ）に示すように、液晶表示装置用
のアクティブマトリクス基板２００において、ガラス製
などの透明な基板のうち、略中央領域に相当する画面表
示領域８１では、アルミニウム、タンタル、モリブデ
ン、チタン、タングステンなどの金属膜、シリサイド
膜、導電性半導体膜などで形成されたデータ線９０およ
び走査線９１によって画素が区画形成され、各画素に
は、画素スイッチング用のＴＦＴ３０を介して画像信号
が入力される液晶容量９４（液晶セル）が形成されてい
る。データ線９０に対しては、シフトレジスタ８４、レ
ベルシフタ８５、ビデオライン８７、アナログスイッチ
８６を備えるデータ側駆動回路６０が構成されている。
走査線９１に対しては、シフトレジスタ８８およびレベ
ルシフタ８９を備える走査側駆動回路７０が構成されて
いる。なお、各画素には、走査線９１と並行に延びる容
量線９２との間に保持容量４０が形成され、この保持容
量４０は、液晶容量９４での電荷の保持特性を高める機
能を有している。この保持容量４０は、前段の走査線９
１との間に形成されることもある。

【００３２】データ側および走査側の駆動回路６０、７
０では、図１（Ｂ）に示すように、Ｎ型のＴＦＴ１０と
Ｐ型のＴＦＴ２０とによってＣＭＯＳ回路が構成されて
いる。このようなＣＭＯＳ回路は、駆動回路６０、７０
において１段あるいは２段以上でインバータ回路などを
構成する。

【００３３】（アクティブマトリクス基板２００上のＴ
ＦＴ）従って、図２に示すように、アクティブマトリク
ス基板２００では、ガラス製の透明な基板５０の表面側
には、駆動回路用のＮ型のＴＦＴ１０、駆動回路用のＰ
型のＴＦＴ２０、および画素スイッチング用のＮ型のＴ
ＦＴ３０からなる３種類のＴＦＴが形成されている。

【００３４】このアクティブマトリクス基板２００にお
いて、基板５０の表面側にはシリコン酸化膜からなる下
地保護膜５１が形成され、この下地保護膜５１の表面に
は、島状にパターニングされた多結晶性の半導体膜１０
０が形成されている。これらの半導体膜１００は、それ
ぞれ、駆動回路用のＮ型のＴＦＴ１０、駆動回路用のＰ
型のＴＦＴ２０、および画素スイッチング用のＮ型のＴ
ＦＴ３０を形成するためのもので、各半導体膜１００の
表面側にはゲート絶縁膜１２、２２、３２が形成されて
いる。これらのゲート絶縁膜１２、２２、３２の表面に
はゲート電極１４、２４、３４がそれぞれ形成され、こ
れらのゲート電極のうち、画素スイッチング用のＮ型の
ＴＦＴ３０のゲート電極３４は走査線９１（図１参照）
の一部である。また、各半導体膜１００には、ゲート電
極１４、２４、３４に対してゲート絶縁膜１２、２２、
３２を介して対峙する領域にチャネル領域１５、２５、
３５が形成されている。これらチャネル領域１５、２
５、３５の両側には、ゲート電極１４、２４、３４に対
してゲート絶縁膜１２、２２、３２を介して対峙する低
濃度ソース・ドレイン領域１７、２７、３７がそれぞれ
形成されている。また、低濃度ソース・ドレイン領域１
７、２７、３７の両側には、高濃度ソース・ドレイン領
域１６、２６、３６がそれぞれ形成され、これらの高濃
度ソース・ドレイン領域１６、２６、３６には層間絶縁
膜５２のコンタクトホールを介してソース電極４１、４
３、ドレイン電極４２、データ線９０（図１参照）の一
部であるソース電極４４、および画素電極４５がそれぞ
れ電気的に接続している。

【００３５】（半導体装置の製造方法）このような構成
のアクティブマトリクス基板２００（半導体装置）の製
造方法を、図３、図４、図５、図６を参照して説明す
る。

【００３６】図３および図６はいずれも、本形態のアク
ティブマトリクス基板２００の製造方法を示す工程断面
図である。図４は、アクティブマトリクス基板２００を
製造する際に用いるレーザアニール装置、およびこの装
置を用いて行うレーザアニール方法の説明図である。図
５は、アクティブマトリクス基板を製造する際、熱処理
工程で用いる熱処理装置の説明図であり、図５（Ａ）
は、熱処理工程を開始する直前の様子を示す説明図であ
り、図５（Ｂ）、熱処理工程を行なっている様子を示す
説明図である。

【００３７】まず、図３（Ａ）において、超音波洗浄等
により清浄化したガラス製等の基板５０を準備した後、
基板温度が約１５０℃から約４５０℃の温度条件下で、
図３（Ｂ）に示すように、基板５０の全面に厚さが２０
０ｎｍ〜５００ｎｍのシリコン酸化膜からなる下地保護
膜５１をプラズマＣＶＤ法により形成する。このときの
原料ガスとしては、たとえばモノシランと笑気ガスとの
混合ガスやＴＥＯＳ（テトラエトキシシラン）と酸素、
あるいはジシランとアンモニアを用いることができる。

【００３８】次に、ガラス製の基板５０を熱変形させる
ことなく、基板５０上に多結晶性の半導体膜を形成する
必要がある。このような制約下で多結晶の半導体膜を形
成するには、図３（Ｂ）に示すように、基板温度が約１
５０℃から約４５０℃の温度条件下で基板５０の全面に
厚さが３０ｎｍ〜７０ｎｍの非晶質シリコン膜からなる
半導体膜１００をプラズマＣＶＤ法により形成する。こ
のときの原料ガスとしては、たとえばジシランやモノシ
ランを用いることができる（半導体膜形成工程）。な
お、低温条件下で基板５０上に非晶質の半導体膜１００
を形成する方法としては、プラズマＣＶＤ法に代えて、
減圧ＣＶＤ法、ＥＢ蒸着法、スパッタ法などを用いても
よい。

【００３９】次に、図３（Ｃ）に示すように、半導体膜
１００に対してレーザ光を照射してレーザアニールを施
す（結晶化工程）。

【００４０】この結晶化工程では、例えば、図４に示す
ように、レーザアニール装置３００において、レーザ光
源３２０から出射したレーザ光（エキシマレーザ）を光
学系３２５を介して、ステージ３１０上に載置された基
板５０に向けて照射する。この際には、照射領域ＬがＸ
方向に長いラインビームＬ０（たとえば、レーザパルス
の繰り返し周波数が２００Ｈｚのラインビーム）を半導
体膜１００に照射し、その照射領域ＬをＹ方向にずらし
ていく。ここで、ラインビームＬ０のビーム長が４００
ｍｍであり、その出力強度はたとえば２００ｍＪ／ｃｍ
² である。また、レーザ光の照射領域ＬをＹ方向にずら
していく際には、その幅方向におけるレーザ強度のピー
ク値の９０％に相当する部分が各領域毎に重なるように
ラインビームを走査していく。その結果、非晶質の半導
体膜１００は一度溶融し、冷却固化過程を経て多結晶化
する。この際には、各領域へのレーザ光の照射時間が非
常に短時間であり、かつ、照射領域Ｌが基板全体に対し
て局所的であるため、基板５０全体が同時に高温に熱せ
られることがない。それ故、基板５０として用いたガラ
ス基板は、石英基板と比較して耐熱性の面で劣るが、熱
による変形や割れ等が生じない。

【００４１】次に、図３（Ｄ）に示すように、半導体膜
１００に対する結晶化工程を終えた基板２０を、図５
（Ａ）、（Ｂ）を参照して後述する熱処理装置６００に
入れて、半導体膜１００に対して温度が４００℃〜６０
０℃の高温雰囲気中での熱処理を行う（熱処理工程）。

【００４２】ここで行う熱処理は、半導体膜１００の結
晶化を高めるためというより、むしろ半導体膜１００に
残るダングリングボンドを除去することを主な目的とす
る。すなわち、非晶質の半導体膜１００をレーザアニー
ルで多結晶化させた後には、結晶粒界にダングリングボ
ンドが多数、存在し、このダングリングボンドに起因す
るトラップ準位がＴＦＴのオン電流特性の向上を妨げ、
かつ、そのばらつきの要因となる。また、図４を参照し
て説明した結晶化工程においては、レーザ光の照射領域
ＬをＹ方向にずらしていくので、半導体膜１００の全面
にレーザ光が照射されるものの、レーザ光の照射領域Ｌ
の端部分にはダングリングボンドが発生しやすい。そこ
で、本形態では、レーザアニール後に半導体膜１００全
体を一括して熱処理し、ダングリングボンドを除去す
る。

【００４３】図５（Ａ）、（Ｂ）において、本形態で用
いた熱処理装置６００は、概ね、電気炉６０５、内部が
処理室６１０とされるリアクタ６１５、このリアクタ６
１５の下端開口６１６から内側（処理室６１０内）に多
数の基板５０を一括して出し入れするための基板ホルダ
６５０とから構成されている。

【００４４】基板ホルダ６５０の基台６６０上面には、
Ｏリング６７０が配置されており、図５（Ａ）に示す状
態から図５（Ｂ）に示すように基板ホルダ６５０を上昇
させてリアクタ６１５内に挿入した状態においてリアク
タ６１５の下端部６１７と基台６６０の上面とはＯリン
グ６７０によって気密状態となる。

【００４５】リアクタ６１５の下端部近くには、１系統
あるいは複数系統のガス供給管６２０と、排気管６３０
とが接続され、これらの管はいずれもリアクタ６１５の
内部に連通している。排気管６３０は、途中で２本に分
岐しており、一方の排気管６３４の途中位置にはベント
バルブ６３５が介挿され、他方の排気管６３７の途中位
置には、高真空引き用のメインバルブ６３８と、真空ポ
ンプ６３９とが介挿されている。また、排気管６３７に
対しては、メインバルブ６３８に対して並列に粗引き用
のバイパス管６３１が配置され、この粗引き用のバイパ
ス管６３１にはバイパスバルブ６３２が介挿されてい
る。本形態において、真空ポンプ６３９は、ドライポン
プとメカニカルブースターポンプとを組み合わせて用い
られている。

【００４６】このように構成した熱処理装置６００で
は、以下に説明する手順に従って、基板５０表面の半導
体膜１００に対する熱処理工程が行われる。

【００４７】まず、図５（Ａ）に示すように、熱処理工
程を開始する直前には、リアクタ６１５の下方位置まで
基板ホルダ６５０が降下しており、この状態では、リア
クタ６１５の下端開口６１６が解放状態にある。このた
め、リアクタ６１５の内側（処理室６１０）には、汚れ
た大気が侵入した状態にある。この時点では、ガス供給
管６２０からはガスは供給されておらず、かつ、ベント
バルブ６３５、バイパスバルブ６３２および真空引きメ
インバルブ６３８は、いずれも閉状態にある。また、電
気炉６０５に対する給電は、低く抑えられているか、あ
るいは、停止した状態にあり、処理室６１０の温度は、
４００℃以下、好ましくは３００℃以下に保持されてい
る。

【００４８】この状態から熱処理工程を開始するときに
は、基板ホルダ６５０を上昇させて、図５（Ｂ）に示す
ように、基板ホルダ６５０をリアクタ６１５内に挿入し
た状態とする。

【００４９】次に、バイパスバルブ６３２を開状態にす
るとともに、真空ポンプ６３９を作動させ、リクアタ６
１５の内部（処理室６１０）をある程度の真空度にまで
真空引きする。この真空引きを行うときには、ガス供給
管６２０からはガスが供給されておらず、かつ、ベント
バルブ６３５および真空引きメインバルブ６３８は、閉
状態にある。

【００５０】このようにして粗引きを行った後、真空引
きメインバルブ６３８を開状態にする一方、バイパスバ
ルブ６３２を閉状態にする。このとき、真空ポンプ６３
９は作動させたままであり、これにより、リクアタ６１
５の内部（処理室６１０）を所定の真空度にまで真空引
きする。この真空引きを行うときも、ガス供給管６２０
からはガスが供給されておらず、かつ、ベントバルブ６
３５は閉状態にある。

【００５１】このようにして、リクアタ６１５の内部を
真空引きして、処理室６１０内から汚れた大気を排出す
る。このような真空引きは、例えば、処理室６１０内が
少なくとも１．３３×１０²Ｐａ（パスカル）以下の真
空度到達するまで行なう。

【００５２】次に、真空引きメインバルブ６３８を閉状
態にするとともに、真空ポンプ６３９を停止させる。

【００５３】次に、ガス供給管６２０から窒素ガスを処
理室６１０内に供給し、所定のタイミングでベントバル
ブ６３５を開状態にする。その結果、処理室６１０内で
は、窒素ガスが流れる状態になって、処理室６１０内は
窒素ガス雰囲気となる。

【００５４】次に、電気炉６０５に対する給電を開始
し、処理室６１０内を所定の温度にまで加熱して、基板
５０の表面に形成されている半導体膜１００に熱処理を
施す。

【００５５】従って、本形態では、処理室６１０内を真
空引きしたときに真空度が１．３３Ｐａ以下に達するま
で、基板温度が４００℃以下、好ましくは、３００℃以
下に保持され、その後、処理室６１０内に所定のガスを
導入し、しかる後に基板温度を高めて熱処理を行なうこ
とになる。

【００５６】しかる後には、電気炉６０５に対する給電
を停止し、処理室６１０内の温度が所定の温度以下にな
った時点で、図５（Ａ）に示すように、基板ホルダ６５
０を処理室６１０内が取り出す。

【００５７】このようにして、本形態では、基板５０表
面の半導体膜１００に対して窒素ガス雰囲気中で熱処理
を施す。ここで行う熱処理条件は、熱処理温度を６００
℃以下に設定して行う。例えば、熱処理工程において熱
処理温度を４００℃以上かつ５００℃未満に設定した場
合には、処理時間を３時間以上とする。また、熱処理工
程において熱処理温度を５００℃以上かつ６００℃未満
に設定した場合には、処理時間を１時間以上かつ３時間
未満とする。さらに、熱処理工程では、熱処理温度を６
００℃以上に設定した場合には、処理時間を１時間未満
とする。

【００５８】このようにして半導体膜１００を改質した
後、この半導体膜１００を用いてＴＦＴを形成していく
（トランジスタ形成工程）。

【００５９】それにはまず、図６（Ａ）に示すように、
多結晶の半導体膜１００を島状にパターニングした後、
その表面側に対して、ＴＥＯＳ（テトラエトキシシラ
ン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法
により厚さが６０ｎｍ〜１５０ｎｍのシリコン酸化膜か
らなるゲート絶縁膜１２、２２、３２を形成する（ゲー
ト絶縁膜形成工程）。

【００６０】次に、アルミニウム、タンタル、モリブデ
ン、チタン、タングステンなどを含む導電膜をスパッタ
法により形成した後、導電膜をパターニングし、各ＴＦ
Ｔのゲート電極１４、２４、３４を形成する（ゲート電
極形成工程）。

【００６１】次に、図６（Ｂ）に示すように、駆動回路
用のＮ型のＴＦＴ１０および画素スイッチング用のＮ型
の画素用ＴＦＴ３０の各形成領域をレジストマスク１８
１で覆う。この状態で、約１０¹³ｃｍ^-2のドーズ量でボ
ロンイオンを打ち込むと、半導体膜１００にはゲート電
極２４に対して自己整合的に不純物濃度が約１０¹⁸ｃｍ
^-3の低濃度Ｐ型領域２３が形成される。なお、不純物が
導入されなかった部分がチャネル領域２５となる。

【００６２】この低濃度の不純物打ち込みの工程を行わ
なければ、Ｐ型の駆動回路用ＴＦＴ２０はＬＤＤ構造で
はなく、オフセットゲート構造となる。

【００６３】次に、図６（Ｃ）に示すように、駆動回路
用のＰ型のＴＦＴ２０の形成領域をレジストマスク１８
２で覆う。この状態で、約１０¹³ｃｍ^-2のドーズ量でリ
ンイオンを打ち込むと、半導体膜１００にはゲート電極
１４、３４に対して自己整合的に不純物濃度が約１０¹⁸
ｃｍ^-3の低濃度Ｎ型領域１３、３３が形成される。な
お、不純物が導入されなかった部分がチャネル領域１
５、３５となる。

【００６４】この低濃度の不純物打ち込みの工程を行わ
なければ、Ｎ型の駆動回路用ＴＦＴ１０、およびＮ型の
画素用ＴＦＴ３０はＬＤＤ構造ではなく、オフセットゲ
ート構造となる。

【００６５】次に、図６（Ｄ）に示すように、駆動回路
用のＮ型のＴＦＴ１０および画素スイッチング用のＮ型
の画素用ＴＦＴ３０の形成領域に加えて、ゲート電極２
４をも広めに覆うレジストマスク１８３を形成する。こ
の状態で、低濃度Ｐ型領域２３に約１０¹⁵ｃｍ^-2のドー
ズ量でボロンイオンを打ち込んで、不純物濃度が約１０
²⁰ｃｍ^-3の高濃度ソース・ドレイン領域２６を形成す
る。低濃度Ｐ型領域２３のうちレジストマスク１８３で
覆われていた部分は、そのまま低濃度ソース・ドレイン
領域２７として残る。このようにして駆動回路用のＰ型
のＴＦＴ２０を形成する。

【００６６】次に、図６（Ｅ）に示すように、駆動回路
用のＰ型のＴＦＴ２０の形成領域に加えて、ゲート電極
１４、３４をも広めに覆うレジストマスク１８４を形成
する。この状態で、低濃度Ｎ型領域１３、２３に約１０
¹⁵ｃｍ^-2のドーズ量でリンイオンを打ち込んで、不純物
濃度が約１０²⁰ｃｍ^-3の高濃度ソース・ドレイン領域１
６、３６を形成する。低濃度Ｎ型領域１３、２３のう
ち、レジストマスク１８４で覆われていた部分は、その
まま不純物濃度が約１０¹⁸ｃｍ^-3の低濃度ソース・ドレ
イン領域１７、３７として残る。このようにして、駆動
回路用のＮ型のＴＦＴ１０および画素スイッチング用の
Ｎ型の画素用ＴＦＴ３０を形成する。

【００６７】以降、図２に示すように、層間絶縁膜５２
を形成した後、活性化のためのアニールを行い、しかる
後にコンタクトホールを形成した後、ソース４１、４
３、ドレイン電極４２、および画素電極４５を形成すれ
ば、アクティブマトリクス基板２００を製造できる。

【００６８】なお、低濃度の不純物導入を行わずに、ゲ
ート電極１４、２４、３４をマスクにして高濃度の不純
物を打ち込んで、ゲート電極１４、２４、３４にセルフ
アライン的にソース領域およびドレイン領域を形成して
もよい。

【００６９】（熱処理条件とＴＦＴの特性との関係）こ
のようにして製造したアクティブマトリクス基板２００
では、熱処理工程において半導体膜１００全体を加熱す
ることにより、半導体膜１００中のダングリングボンド
を効率よく除去する。従って、駆動回路用の各ＴＦＴ１
０、２０においてオン電流特性が向上する。それ故、駆
動回路において、動作速度を向上することができるなど
の利点がある。

【００７０】ここで、熱処理条件とＴＦＴの特性との関
係について、図７および図８を参照して説明する。図７
は、Ｎ型のＴＦＴにおいて、熱処理温度を４００℃、５
００℃、６００℃にしたときの熱処理時間とＴＦＴのオ
ン電流との関係を示すグラフであり、それぞれの関係を
実線Ｌ１１、一点鎖線Ｌ１２および点線Ｌ１３で示す。
また、図８は、Ｐ型のＴＦＴにおいて、熱処理温度を４
００℃、５００℃、６００℃にしたときの熱処理時間と
ＴＦＴのオン電流との関係を示すグラフであり、それぞ
れの関係を実線Ｌ２１、一点鎖線Ｌ２２および点線Ｌ２
３で示す。

【００７１】まず、図７からわかるように、Ｎ型のＴＦ
Ｔにおいて、熱処理温度を４００℃にしたときに、処理
時間が３時間ではＴＦＴのオン電流が従来のレベルとあ
まり相違ないが、処理時間を延ばす程、ＴＦＴのオン電
流が向上し、処理時間を３時間以上に設定すれば、目標
とするオン電流レベルを得ることができる。また、熱処
理温度が５００℃にしたときには、処理時間を延ばす
程、ＴＦＴのオン電流が向上するが、処理時間が１時間
でも目標とするオン電流レベルを得ることができる。さ
らに、熱処理温度が６００℃にしたときには、処理時間
が１時間では目標とするオン電流レベルを得ることがで
きるが、処理時間を延ばすとオン電流レベルが低下する
傾向にある。

【００７２】また、これらの条件で熱処理工程を行った
半導体膜について電子スピン共鳴を利用してダングリン
グボンド密度を測定したところ、熱処理効果が十分でな
いと見做された半導体膜（４００℃で１時間の熱処理）
のダングリングボンド密度は１．３×１０¹⁸ｃｍ^-3であ
ったのに対して、十分な熱処理効果が得られた半導体膜
（６００℃で１時間の熱処理）のダングリングボンド密
度は７．８×１０¹⁷ｃｍ^-3であり、適正な熱処理を行え
ば、ダングリングボンド密度をかなり低下させることが
できる。

【００７３】これに対して、図８からわかるように、Ｐ
型のＴＦＴにおいても、熱処理温度を４００℃にしたと
きに、処理時間が３時間ではＴＦＴのオン電流が従来の
レベルとあまり相違ないが、処理時間を延ばす程、ＴＦ
Ｔのオン電流が向上し、処理時間を３時間以上に設定す
れば、目標とするオン電流レベルを得ることができる。
また、熱処理温度が５００℃にしたときには、処理時間
を延ばす程、ＴＦＴのオン電流が向上するが、処理時間
が１時間でも目標とするオン電流レベルを得ることがで
きる。さらに、Ｎ型のＴＦＴと違って、Ｐ型のＴＦＴで
は、熱処理温度が６００℃にしたときでも、処理時間を
延ばす程、ＴＦＴのオン電流が向上する傾向にあり、処
理時間が１時間でも目標とするオン電流レベルを得るこ
とができる。

【００７４】このように、結晶化工程後に行う熱処理工
程の条件がＴＦＴの特性に及ぼす影響は、熱処理温度を
６００℃以上とした場合には、Ｎ型のＴＦＴを形成する
場合と、Ｐ型のＴＦＴを形成する場合との間で相違す
る。すなわち、熱処理温度を６００℃以上とした場合に
は、Ｐ型のＴＦＴでは、処理時間を１７時間位に設定し
ても、オン電流特性が向上するのに対して、Ｎ型のＴＦ
Ｔでは、処理時間を１７時間位に設定すると、処理時間
が１時間の場合に比較して、オン電流が特性が低下する
傾向にある。このため、双方のＴＦＴにおいて特性向上
を図ることのできる熱処理条件で行うという観点からす
れば、熱処理工程において、熱処理温度を４００℃以上
かつ５００℃未満に設定した場合には、処理時間を３時
間以上とする。また、熱処理工程において、熱処理温度
を５００℃以上かつ６００℃未満に設定した場合には、
処理時間を１時間以上かつ３時間未満とする。さらに、
熱処理工程において、熱処理温度を６００℃以上に設定
した場合には、Ｎ型のＴＦＴにおけるオン電流特性の低
下を避けるために処理時間を１時間未満とする。

【００７５】また、本形態では、熱処理工程において、
処理室６１０の温度を４００℃以下、好ましくは３００
℃以下に保持したまま、基板５０を処理室６１０内に設
置し、次に、基板５０を熱処理するための処理室６１０
内を真空引きした後、処理室６１０内に、窒素ガスなど
といった所定のガスを導入し、そして昇温を開始し、し
かる後に処理室６１０内で熱処理を行なうため、汚れた
大気が存在しない清浄な雰囲気下で熱処理を行なうこと
ができる。それ故、半導体膜１００の表面が大気で汚染
されることがなく、また、半導体膜１００の表面に、膜
質の悪い酸化膜などが形成されることもない。それ故、
半導体膜１００の能動層とゲート絶縁膜との界面に余計
な準位が発生するなどの不具合の発生を防止することが
できるので、ＴＦＴの電気特性の劣化、およびばらつき
の発生を防止することができる。

【００７６】なお、熱処理を開始する前、処理室６１０
内を真空引きするときの条件として、上記形態では、処
理室６１０内を少なくとも１．３３×１０²Ｐａ（パス
カル）以下の真空度到達するまで真空引きを行えば、処
理室６１０内に汚れた大気が多少、残っていたとして
も、半導体膜１００の表面をほぼ清浄に保ったまま熱処
理工程を行なうことができる。なお、処理室６１０内を
少なくとも１．３３Ｐａ以下の真空度に到達するまで真
空引きを行なうことが好ましい。このようなレベルにま
で真空引きすれば、処理室６１０内に汚れた大気がほと
んど残っていないものと見做すことができるので、半導
体膜１００の表面を清浄に保ったまま熱処理工程を行な
うことができる。さらに、処理室６１０内が少なくとも
１．３３×１０^-1Ｐａ以下の真空度に到達するまで真空
引きを行なうことが好ましい。このようなレベルにまで
真空引きすれば、処理室６１０内に汚れた大気が残って
いない状態を確実に実現できる。

【００７７】また、上記形態では、窒素ガス雰囲気中で
熱処理工程を行ったため、半導体膜１００の表面が反応
しないが、処理室６１０内には、真空引きした後、窒素
ガス、アルゴンガス、ヘリウムガス、水素ガス、弗素ガ
ス、酸素ガス、あるいはこれらのガスの混合ガスを導入
し、しかる後に処理室６１０内で熱処理を行なってもよ
い。このようなガスのうち、非酸化性ガスや不活性ガス
などであれば、半導体膜１００の表面で酸化反応などが
起こらない。また、酸素ガス、あるいは酸素ガスを含む
ガスなどであっても、清浄なガスであれば、半導体膜１
００の表面には清浄な酸化膜が一定の膜厚で形成される
など、半導体膜１００の表面の変化が予め想定できるの
で、ＴＦＴの用途などに応じて、好適なガスを供給すれ
ばよい。

【００７８】なお、上記形態では、結晶化工程としてラ
インビームを用いてレーザアニールを行い、このレーザ
アニールによって生成したダングリングボンドを熱処理
工程で除去する構成であったが、ラインビームに代えて
ドットビームを用いてレーザアニール（結晶化工程）を
行った場合にも、結晶粒界やドット状の照射領域の端部
にダングリングボンドが発生する。また、レーザアニー
ルに限らず、電子ビームアニールやランプアニールを結
晶化工程として行った場合にも、その照射領域をずらし
ていくので、結晶粒界やドット状の照射領域の端部にダ
ングリングボンドが発生する。従って、ドットビームを
用いたレーザアニール、電子ビームアニール、あるいは
ランプアニールを結晶化工程として行った場合にも、そ
の後に、半導体膜１００に対して高温雰囲気中で熱処理
（熱処理工程）を行うと、半導体膜１００に残るダング
リングボンドを除去することができる。

【００７９】［実施の形態２］実施の形態１では、半導
体膜１００に対する熱処理工程の後、すぐトランジスタ
形成工程を行ったが、図９および図１０を参照して以下
に説明するように、本形態では、熱処理工程の後、トラ
ンジスタ形成工程を行う前に水素プラズマ照射工程を行
うことに特徴を有する。また、実施の形態１では、トラ
ンジスタ形成工程において、半導体膜１００に対するパ
ターニングを行い、その後、半導体膜１００の表面にゲ
ート絶縁膜１２、２２、３２を形成したが、本形態で
は、半導体膜１００を形成した後、ゲート絶縁膜を形成
し、しかる後に半導体膜１００およびゲート絶縁膜をパ
ターニングすることに特徴を有する。なお、その他の構
成は、実施の形態１と同様であるため、共通する部分に
ついて、詳細な説明を省略する。

【００８０】図９および図１０はいずれも、本形態のア
クティブマトリクス基板２００の製造方法を示す工程断
面図である。

【００８１】本形態では、アクティブマトリクス基板２
００（半導体装置）を製造するにあたって、実施の形態
１と同様、図９（Ａ）に示すように、ガラス製等の基板
５０を準備した後、図９（Ｂ）に示すように、基板温度
が約１５０℃から約４５０℃の温度条件下で基板５０の
全面に厚さが２００ｎｍ〜５００ｎｍのシリコン酸化膜
からなる下地保護膜５１をプラズマＣＶＤ法により形成
し、しかる後に、図９（Ｃ）に示すように、半導体膜１
００に対してレーザ光を照射してレーザアニールを施す
（結晶化工程）。

【００８２】次に、図９（Ｄ）に示すように、半導体膜
１００に対する結晶化工程を終えた基板２０を、図５
（Ａ）、（Ｂ）を参照して説明した熱処理装置６００を
プラズマ処理装置に構造変更を施した装置を用いて、半
導体膜１００に対して温度が４００℃〜６００℃の高温
雰囲気中で熱処理を行う（熱処理工程）。但し、本形態
でも、熱処理工程では、図５（Ａ）、（Ｂ）を参照して
説明したように、リアクタ６１５の温度を４００℃以
下、好ましくは、３００℃以下に保持したまま、基板５
０をリアクタ６１５内に設置し、そして、リクアタ６１
５の内部（処理室６１０）を真空引きして、処理室６１
０内から汚れた大気を排出した後、窒素ガスなどの清浄
なガスを処理室６１０内に導入し、この窒素ガス雰囲気
中で熱処理工程を行う。

【００８３】次に、本形態では、図９（Ｅ）に示すよう
に、基板５０の表面に形成された半導体膜１００に対し
て水素プラズマを照射する（水素プラズマ照射工程）。

【００８４】本形態では、半導体膜１００に対する熱処
理工程を終えた基板５０を大気にさらすことなく、水素
プラズマ照射工程を行うことを目的に、図５（Ａ）、
（Ｂ）を参照して説明した熱処理装置６００に対して、
棒状の高周波電極あるいはコイル電極を備えるプラズマ
発生装置（図示せず）、あるいは平行平板型の容量結合
タイプのプラズマ発生装置を付加し、かつ、ガス供給管
６２０から水素ガスを処理室６１０に供給することによ
り、熱処理装置６００をプラズマ処理装置として用い
る。すなわち、図５（Ａ）、（Ｂ）に示す熱処理装置６
００において窒素ガス雰囲気中で熱処理を行った後、基
板５０を処理室６１０内に配置したまま、処理室６１０
内から窒素ガスを排出し、しかる後に、ガス供給管６２
０から処理室６１０内に水素ガス、あるいは水素ガスと
窒素ガスとの混合ガスを供給するとともに、真空ポンプ
６３９によって内圧を０．６６×１０²Ｐａ〜２．６６
×１０²Ｐａに保ち、かつ、温度を２００℃〜４００℃
の条件下でプラズマ発生装置によってプラズマを発生さ
せる。

【００８５】このため、本形態では、半導体膜１００
は、熱処理工程が施された後、大気にさらされることな
く、水素プラズマが照射されるので、熱処理が施された
半導体膜１００は、表面が汚染されず、かつ、酸化膜な
どがない状態で水素プラズマが照射されることになる。

【００８６】このように、熱処理工程で半導体膜１００
中の欠陥や歪みを除去した後、水素プラズマを照射すれ
ば、水素プラズマ処理単独であれば２時間以上の処理時
間がかかっていたのを、かなり短い時間の水素プラズマ
処理で半導体膜１００中のダングリングボンドを完全に
除去することができる。また、水素プラズマを照射する
前に熱処理工程を行っても、熱処理工程で半導体膜１０
０の表面に汚染や膜質の悪い酸化膜が形成されないの
で、水素プラズマ処理を効果的に行うことができる。

【００８７】このようにして半導体膜１００を改質した
後、この半導体膜１００を用いてＴＦＴを形成していく
（トランジスタ形成工程）。

【００８８】このトランジスタ形成工程において、本形
態では、まず、図１０（Ａ）に示すように、パターニン
グ前の多結晶の半導体膜１００の表面側に対して、ＴＥ
ＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガ
スとしてプラズマＣＶＤ法により厚さが６０ｎｍ〜１５
０ｎｍのシリコン酸化膜からなるゲート絶縁膜１０２を
形成する（ゲート絶縁膜形成工程）。

【００８９】次に、図１０（Ｂ）に示すように、ゲート
絶縁膜１０２の表面にレジストマスク１８５を形成す
る。

【００９０】次に、このレジストマスク１８５を介して
エッチングを行い、ゲート絶縁膜１０２および半導体膜
１００を一括あるいは連続してパターニングする。その
結果、図１０（Ｃ）に示すように、半導体膜１００は、
島状にパターニングされるとともに、その表面にはゲー
ト絶縁膜１２、２２、３２が残る。

【００９１】以降、実施の形態１と同様な工程を行なっ
て、図１０（Ｄ）に示すように、ＴＦＴ１０、２０、３
０を形成する。なお、本形態に係る方法で製造したアク
ティブマトリクス基板２００では、半導体膜１００の側
面にゲート絶縁膜１２、２２、３２がない他は、図２を
参照して説明したものと同様であるため、共通する部分
には同一の符号を付して図１０（Ｄ）に示すことにし
て、それらの説明を省略する。

【００９２】［その他の実施の形態］上記形態１、２で
は、図５（Ａ）、（Ｂ）に示す熱処理装置６００、ある
いはそれを改良してプラズマ処理装置として用いたが、
半導体膜形成工程から熱処理工程までの全ての工程、あ
るいは半導体膜形成工程からプラズマ照射工程までの全
ての工程をプラズマＣＶＤ装置の処理室に行ってもよ
い。この場合に、各工程が全て終了するまでプラズマＣ
ＶＤ装置の処理室に大気の導入を禁止すれば、半導体膜
形成工程を行なった以降、トランジスタ形成工程で半導
体膜１００の表面にゲート絶縁膜を形成するまで、半導
体膜１００が大気に触れない状態下に基板５０を保持す
ることができる。このように構成すると、半導体膜１０
０が大気によって汚染されることが一切なく、また、半
導体膜１００の表面に余計な酸化膜が一切、形成されな
いので、半導体膜１００とゲート絶縁膜１２、２２、３
２との界面に余計な準位が発生しない。

【００９３】［液晶パネルの構成］このような方法で形
成されたアクティブマトリスク基板１００を用いて液晶
表示用の液晶パネルを構成した例を、図１１および図１
２を参照して説明する。

【００９４】図１１および図１２はそれぞれ、本形態に
係る液晶表示装置に用いた液晶パネルを対向基板の側か
らみた平面図、および図１１のＨ−Ｈ′線で切断したと
きの液晶パネルの断面図である。

【００９５】図１１および図１２において、液晶表示装
置に用いる液晶パネル１は、画素電極４５がマトリクス
状に形成されたアクティブマトリクス基板２００と、対
向電極５３２および遮光膜５３１が形成された対向基板
４００と、これらの基板間に封入、挟持されている液晶
５３９とから概略構成されている。アクティブマトリク
ス基板２００と対向基板４００とは、対向基板４００の
外周縁に沿って形成されたギャップ材含有のシール材５
５２によって所定の間隙を介して貼り合わされている。
また、アクティブマトリクス基板２００と対向基板４０
０との間には、シール材５５２によって液晶封入領域５
４０が区画形成され、この液晶封入領域５４０内に液晶
５３９が封入されている。この液晶封入領域５４０内に
おいて、アクティブマトリクス基板２００と対向基板４
００との間にはスペーサ５３７が介在している。シール
材５５２としては、エポキシ樹脂や各種の紫外線硬化樹
脂などを用いることができる。また、シール材５５２に
配合されるギャップ材としては、約２μｍ〜約１０μｍ
の無機あるいは有機質のファイバ若しくは球などが用い
られる。

【００９６】対向基板４００はアクティブマトリクス基
板２００よりも小さく、アクティブマトリクス基板２０
０の周辺部分は、対向基板４００の外周縁よりはみ出た
状態に貼り合わされる。従って、アクティブマトリクス
基板２００の駆動回路（走査線駆動回路７０やデータ線
駆動回路６０）や入出力端子５４５は対向基板４００か
ら露出した状態にある。ここで、シール材５５２は部分
的に途切れているので、この途切れ部分によって、液晶
注入口５４１が構成されている。このため、対向基板４
００とアクティブマトリクス基板２００とを貼り合わせ
た後、シール材５５２の内側領域を減圧状態にすれば、
液晶注入口５４１から液晶５３９を減圧注入でき、液晶
５３９を封入した後、液晶注入口５４１を封止剤５４２
で塞げばよい。なお、対向基板４００には、シール材５
５２の内側において画面表示領域８１を見切りするため
の遮光膜５５５も形成されている。また、対向基板４０
０のコーナー部のいずれにも、アクティブマトリクス基
板３０と対向基板４００との間で電気的導通をとるため
の上下導通材５５６が形成されている。

【００９７】ここで、走査線に供給される走査信号の遅
延が問題にならないのならば、走査線駆動回路７０は片
側だけでも良いことは言うまでもない。また、データ線
駆動回路６０を画面表示領域８１の辺に沿って両側に配
列しても良い。例えば奇数列のデータ線は画面表示領域
８１の一方の辺に沿って配設されたデータ線駆動回路か
ら画像信号を供給し、偶数列のデータ線は画面表示領域
８１の反対側の辺に沿って配設されたデータ線駆動回路
から画像信号を供給するようにしても良い。このように
データ線を櫛歯状に駆動するようにすれば、データ線駆
動回路６０の形成面積を拡張することが出来るため、複
雑な回路を構成することが可能となる。また、アクティ
ブマトリクス基板２００において、データ線駆動回路６
０と対向する辺の側では、遮光膜５５５の下などを利用
して、プリチャージ回路や検査回路が設けられることも
ある。なお、データ線駆動回路６０および走査線駆動回
路７０をアクティブマトリクス基板２００の上に形成す
る代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡ
Ｂ（テープオートメイテッド、ボンディング）基板を
アクティブマトリクス基板２００の周辺部に形成された
端子群に対して異方性導電膜を介して電気的および機械
的に接続するようにしてもよい。また、対向基板４００
およびアクティブマトリクス基板２００の光入射側の面
あるいは光出射側には、使用する液晶５３９の種類、す
なわち、ＴＮ（ツイステッドネマティック）モード、Ｓ
ＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−Ｓ
ＴＮ）モード等々の動作モードや、ノーマリホワイトモ
ード／ノーマリブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光板などが所定の向きに配置
される。

【００９８】本形態の液晶パネル１を透過型で構成した
場合には、たとえば、投射型液晶表示装置（液晶プロジ
ェクタ）において使用される。この場合、３枚の液晶パ
ネル１がＲＧＢ用のライトバルブとして各々使用され、
各液晶パネル１の各々には、ＲＧＢ色分解用のダイクロ
イックミラーを介して分解された各色の光が投射光とし
て各々入射されることになる。従って、本形態の液晶パ
ネル１にはカラーフィルタが形成されていない。但し、
対向基板４００において各画素電極４５に対向する領域
にＲＧＢのカラーフィルタをその保護膜とともに形成す
ることにより、投射型液晶表示以外にも、カラー液晶テ
レビなどといったカラー液晶表示装置を構成することが
できる。さらにまた、対向基板４００に何層もの屈折率
の異なる干渉層を積層することにより、光の干渉作用を
利用して、ＲＧＢ色をつくり出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
の対向基板によれば、より明るいカラー表示を行うこと
ができる。

【００９９】

【発明の効果】以上説明したように、本発明では、非晶
質の半導体膜を多結晶化させるレーザアニールなどの結
晶化工程を行った後、熱処理工程において半導体膜に対
して高温雰囲気中で熱処理を施して結晶粒界に存在する
ダングリングボンドを除去するので、ＴＦＴのオン電流
特性を向上させることができ、かつ、そのばらつきを圧
縮できるなど、トランジスタ特性の向上を図ることがで
きる。また、本発明では、熱処理工程において、処理室
温度を例えば４００℃以下、好ましくは３００℃以下の
低温に保持したまま、基板を処理室内に設置し、そし
て、基板を熱処理するための処理室内を真空引きした
後、処理室内に所定のガスを導入して昇温を開始し、し
かる後に処理室内で熱処理を行なうため、汚れた大気が
存在しない清浄な雰囲気下で熱処理を行なうことができ
る。それ故、半導体膜の能動層とゲート絶縁膜との界面
から余計な準位を減少させることができるので、ＴＦＴ
の電気特性に劣化やばらつきが発生しない。

【図面の簡単な説明】

【図１】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形
態１に係る液晶表示装置用のアクティブマトリクス基板
のブロック図、およびその駆動回路を構成するＣＭＯＳ
回路の等価回路図である。

【図２】図１に示すアクティブマトリクス基板上に形成
した３種類のＴＦＴの断面図である。

【図３】（Ａ）〜（Ｄ）は、図２に示すアクティブマト
リクス基板の製造方法を示す工程断面図である。

【図４】図３（Ｃ）に示すレーザアニール（結晶化工
程）で用いるレーザアニール装置の概略構成図である。

【図５】図３（Ｄ）に示す熱処理工程で用いる熱処理装
置の説明図であり、（Ａ）は、熱処理工程を開始する直
前の様子を示す説明図であり、（Ｂ）、熱処理工程を行
なっている様子を示す説明図である。

【図６】（Ａ）〜（Ｅ）は、図２に示すアクティブマト
リクス基板の製造方法において、図３に示す工程に続い
て行う各工程を示す工程断面図である。

【図７】図３（Ｄ）に示す熱処理工程における熱処理条
件とＮ型のＴＦＴのオン電流特性との関係を示すグラフ
である。

【図８】図３（Ｄ）に示す熱処理工程における熱処理条
件とＰ型のＴＦＴのオン電流特性との関係を示すグラフ
である。

【図９】（Ａ）〜（Ｅ）はそれぞれ、本発明の実施の形
態２に係る液晶表示装置用のアクティブマトリクス基板
の製造方法を示す工程断面図である。

【図１０】（Ａ）〜（Ｄ）は、本発明の実施の形態２に
係る液晶表示装置用のアクティブマトリクス基板の製造
方法において、図９に示す工程に続いて行う各工程を示
す工程断面図である。

【図１１】アクティブマトリクス型の液晶表示装置用の
液晶パネルの平面図である。

【図１２】図１１のＨ−Ｈ′線における断面図である。

【図１３】（Ａ）〜（Ｄ）は、従来のアクティブマトリ
クス基板の製造方法において、ゲート電極を形成するま
での工程を示す工程断面図である。

【図１４】参考例に係る方法で熱処理工程を行うのに用
いた熱処理装置の説明図であり、（Ａ）は、熱処理工程
を開始する直前の様子を示す説明図であり、（Ｂ）、熱
処理工程を行なっている様子を示す説明図である。

【符号の説明】

１液晶パネル１０駆動回路用のＮ型のＴＦＴ２０駆動回路用のＰ型のＴＦＴ１２、２２、３２、１０２ゲート絶縁膜１４、２４、３４ゲート電極１５、２５、３５チャネル領域１６、２６、３６高濃度ソース・ドレイン領域１７、２７、３７低濃度ソース・ドレイン領域３０画素スイッチング用のＴＦＴ４０保持容量４１、４３、４４ソース電極４２ドレイン電極４５画素電極５０基板５１下地保護膜５２層間絶縁膜６０データ側駆動回路７０走査側駆動回路８１画面表示領域９０データ線９１走査線９４液晶容量（液晶セル）１００半導体膜１８１、１８２、１８３、１８４、１８５レジストマ
スク２００アクティブマトリクス基板（半導体装置）３００レーザアニール装置３２０レーザ光源３２５光学系３１０ステージ４００対向基板５３１対向電極６００熱処理装置６０５電気炉６１０処理室６１５リアクタ６１６リアクタの下端開口６２０ガス供給管６３０、６３４、６３７排気管６３１バイパス管６３２バイパスバルブ６３５ベントバルブ６３８真空引きメインバルブ６３９真空ポンプ６５０基板ホルダ６６０基板ホルダの基台６７０ＯリングＬレーザ光の照射領域Ｌ０ラインビーム

フロントページの続きＦターム(参考） 2H092 JA25 JA34 KA03 KA07 MA08 MA12 MA22 MA29 MA30 NA22 NA24 5F052 AA02 AA03 AA11 BA07 BB07 DA02 DB02 DB03 DB04 DB07 EA16 FA19 JA01 JA04 5F110 AA07 AA17 AA19 BB02 BB04 CC02 DD02 DD13 DD25 EE03 EE04 EE44 FF02 FF30 GG02 GG13 GG25 GG42 GG43 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HM14 HM15 PP02 PP03 PP05 PP06 PP08 PP13 PP29 PP38 QQ09 QQ10 QQ11 QQ21 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】基板上に非晶質の半導体膜を形成する半
導体膜形成工程と、該半導体膜形成工程により形成した
非晶質の半導体膜を多結晶化させる結晶化工程と、該結
晶化工程を行った後の前記半導体膜に対して高温雰囲気
中で熱処理を施す熱処理工程と、該熱処理工程を行った
前記半導体膜を用いて薄膜トランジスタを形成するトラ
ンジスタ形成工程とを有し、前記熱処理工程では、前記基板を熱処理するための処理
室内を真空引きした後、該処理室内に所定のガスを導入
し、しかる後に当該処理室内で熱処理を行なうことを特
徴とする半導体装置の製造方法。
【請求項２】請求項１において、前記熱処理工程で
は、前記処理室内が少なくとも１．３３×１０²Ｐａ以
下の真空度に到達するまで真空引きを行なうことを特徴
とする半導体装置の製造方法。
【請求項３】請求項１において、前記熱処理工程で
は、前記処理室内が少なくとも１．３３Ｐａ以下の真空
度に到達するまで真空引きを行なうことを特徴とする半
導体装置の製造方法。
【請求項４】請求項１において、前記熱処理工程で
は、前記処理室内が少なくとも１．３３×１０^-1Ｐａ以
下の真空度に到達するまで真空引きを行なうことを特徴
とする半導体装置の製造方法。
【請求項５】請求項１ないし４のいずれかにおいて、
前記熱処理工程では、前記処理室内を真空引きした後、
当該処理室内に非酸化性ガスを導入し、しかる後に当該
処理室内で熱処理を行なうことを特徴とする半導体装置
の製造方法。
【請求項６】請求項１ないし４のいずれかにおいて、
前記熱処理工程では、前記処理室内を真空引きした後、
当該処理室内に窒素ガス、アルゴンガス、ヘリウムガ
ス、水素ガス、弗素ガス、酸素ガス、あるいはこれらの
ガスの混合ガスを導入し、しかる後に当該処理室内で熱
処理を行なうことを特徴とする半導体装置の製造方法。
【請求項７】請求項１ないし６のいずれかにおいて、
前記熱処理工程では、前記処理室内を真空引きしたとき
に真空度が１．３３Ｐａ以下に達するまでの基板温度を
３００℃以下に保持し、その後、当該処理室内に所定の
ガスを導入して熱処理を行なうことを特徴とする半導体
装置の製造方法。
【請求項８】請求項１ないし６のいずれかにおいて、
前記熱処理工程では、熱処理温度を６００℃以下に設定
して行うことを特徴とする半導体装置の製造方法。
【請求項９】請求項１ないし６のいずれかにおいて、
前記熱処理工程では、熱処理温度を４００℃以上かつ５
００℃未満に設定し、処理時間を３時間以上とすること
を特徴とする半導体装置の製造方法。
【請求項１０】請求項１ないし６のいずれかにおい
て、前記熱処理工程では、熱処理温度を５００℃以上か
つ６００℃未満に設定し、処理時間を１時間以上かつ３
時間未満とすることを特徴とする半導体装置の製造方
法。
【請求項１１】請求項１ないし６のいずれかにおい
て、前記熱処理工程では、熱処理温度を６００℃以上に
設定し、処理時間を１時間未満とすることを特徴とする
半導体装置の製造方法。
【請求項１２】請求項１ないし１１のいずれかにおい
て、前記熱処理工程の後、前記トランジスタ形成工程を
行なう前に、前記半導体膜に水素プラズマを照射するプラズマ照射工
程を行なうことを特徴とする半導体装置の製造方法。
【請求項１３】請求項１２において、前記熱処理工程
を行なった以降、前記プラズマ照射工程を行なうまで前
記半導体膜が大気に触れない状態下に前記基板を保持す
ることを特徴とする半導体装置の製造方法。
【請求項１４】請求項１３において、前記熱処理工程
および前記プラズマ照射工程を同一の処理室内で行な
い、前記熱処理工程を行なった以降、前記プラズマ処理
工程を終了するまで当該処理室内に大気を導入しないこ
とを特徴とする半導体装置の製造方法。
【請求項１５】請求項１ないし１４のいずれかにおい
て、前記半導体膜形成工程を行なった以降、前記トラン
ジスタ形成工程で前記半導体膜表面にゲート絶縁膜を形
成するまで、前記半導体膜が大気に触れない状態下に前
記基板を保持することを特徴とする半導体装置の製造方
法。
【請求項１６】請求項１５において、前記半導体膜形
成工程から前記熱処理工程までを同一の処理室内で行な
い、前記半導体膜形成工程を行なった以降、前記熱処理
工程を終了するまで当該処理室内に大気を導入しないこ
とを特徴とする半導体装置の製造方法。
【請求項１７】請求項１ないし１６のいずれかにおい
て、前記トランジスタ形成工程では、前記半導体膜の表
面にゲート絶縁膜を形成した後、該ゲート絶縁膜および
前記半導体膜をパターニングすることを特徴とする半導
体装置の製造方法。
【請求項１８】請求項１ないし１７のいずれかにおい
て、前記結晶化工程は、前記半導体膜に対するレーザア
ニール、電子ビームアニール、およびランプアニールの
うちのいずれかのアニール処理であることを特徴とする
半導体装置の製造方法。
【請求項１９】請求項１ないし１８のいずれかにおい
て、前記熱処理工程を行った前記半導体膜を用いて同一
基板上にＮ型の薄膜トランジスタおよびＰ型の薄膜トラ
ンジスタを形成することを特徴とする半導体装置の製造
方法。