JP2003174037A

JP2003174037A - 薄膜トランジスタ及びその製造方法、インバータ並びに電子機器

Info

Publication number: JP2003174037A
Application number: JP2001374486A
Authority: JP
Inventors: Hiroshi Tanabe; 浩田邉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-12-07
Filing date: 2001-12-07
Publication date: 2003-06-20

Abstract

(57)【要約】【課題】レーザ結晶化技術を利用して高いキャリア移
動度と大きなオン電流とを同時に実現する。【解決手段】開示されている薄膜トランジスタは、レ
ーザ結晶化により形成された多結晶シリコン薄膜から成
る半導体薄膜３（３Ａ、３Ｂ）を構成している結晶粒子
サイズの長さ方向は、インバータを構成しているＣＭＯ
Ｓトランジスタ２５のＰ型ＭＯＳトランジスタ２３及び
Ｎ型ＭＯＳトランジスタ２４のチャネル領域４を走行す
るキャリアの走行方向に沿って揃えられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タ及びその製造方法、インバータ並びに電子機器に係
り、詳しくは、多結晶半導体薄膜を用いた薄膜トランジ
スタ及びその製造方法、インバータ並びに電子機器に関
する。

【０００２】

【従来の技術】非結晶（アモルファス）半導体薄膜、多
結晶半導体薄膜等の半導体薄膜を用いた薄膜トランジス
タ（Thin Film Transistor:ＴＦＴ）が、液晶ディスプ
レイ装置のようなディスプレイ装置の駆動素子（スイッ
チング素子）として広く使用されている。このＴＦＴ
は、ガラス基板のような絶縁基板上に形成した上述のよ
うな半導体薄膜を活性領域として利用して、ＭＯＳ型Ｆ
ＥＴ（Metal Oxide Semiconductor type Field Effect
Transistor）を製造するものであり、特性的に安定した
駆動素子を容易に製造することができる利点がある。

【０００３】図１６は、従来のＴＦＴの構成を示す断面
図である。同ＴＦＴは、同図に示すように、ガラス基板
から成る絶縁基板５１と、絶縁基板５１上に基板コート
絶縁膜５２を介して形成された多結晶シリコン薄膜から
成る半導体薄膜５３と、半導体薄膜５３の略中央部に形
成されたチャネル領域５４と、半導体薄膜５３の端部に
形成されてソース領域あるいはドレイン領域として動作
する一対の半導体領域５５、５６と、半導体領域５５、
５６とチャネル領域５４との間に形成された高不純物濃
度領域及び低不純物濃度領域から成る一対のＬＤＤ(Lig
htly Doped Drain)領域５７、５８と、チャネル領域５
４上に二酸化シリコン膜（ＳｉＯ₂）から成るゲート絶
縁膜５９を介して形成されたゲート電極６０と、全体を
覆う二酸化シリコン膜から成る層間絶縁膜６１と、一対
の半導体領域５５、５６からそれぞれ層間絶縁膜６０の
表面に引き出された一対の電極６２、６３とから構成さ
れている。

【０００４】上述のようなＴＦＴを製造するには、絶縁
基板５１上に基板コート絶縁膜５２を介して活性領域と
しての役割を担う半導体薄膜５３を形成することが必要
であるが、従来からＴＦＴの製造方法として２つの技術
が知られている。その１つは、水素化アモルファスシリ
コン技術であり、絶縁基板上にプラズマＣＶＤ法等の成
膜手段によって非結晶シリコン薄膜を形成するものであ
る。この技術は、製造プロセスの最高温度が略３００℃
である低温プロセスを利用することにより、基板材料と
して安価な低融点ガラス基板を使用できるので、コスト
ダウンを図ることができ、略１cm²／Vsecのキャリア移
動度を実現している。他の１つは、多結晶シリコンＴＦ
Ｔ技術であり、高いキャリア移動度を得るために耐熱性
に優れた石英基板を絶縁基板として用いて、石英基板上
に熱ＣＶＤ法のような成膜手段によって多結晶シリコン
薄膜を形成するものである。この多結晶シリコンＴＦＴ
技術は、製造プロセスの最高温度が略１０００℃となる
高温プロセスを利用することにより、３０〜１００cm²
／Vsecのキャリア移動度を実現している。

【０００５】このようにして製造されたＴＦＴはいずれ
も、アクティブマトリックス型の液晶ディスプレイ装置
のようなディスプレイ装置に適用されて、ディスプレイ
を構成する各画素のスイッチングを行うスイッチング素
子として、ディスプレイパネルの周辺部に配置されたド
ライバ集積回路により駆動されるように構成されてい
る。このように各画素毎にスイッチング素子を接続した
アクティブマトリックス型の液晶ディスプレイ装置によ
れば、周辺ドライバ集積回路から液晶駆動用の電気信号
を供給するパッシブマトリックス型のそれと比較して、
クロストークが低減されるので良好な画像品質が得られ
る液晶ディスプレイ装置を提供することができる。

【０００６】ここで、最近の液晶ディスプレイ装置に対
する小型化、高解像度化の要求により、ＴＦＴが形成さ
れる絶縁基板と周辺ドライバ集積回路との接続ピッチが
ますます狭小化してきている。この点で、上述した２つ
の技術のうち、特に多結晶シリコンＴＦＴ技術により形
成された多結晶シリコン薄膜を活性領域として利用する
液晶ディスプレイ装置によれば、３０〜１００cm²／Vse
cの高いキャリア移動度を得ることができるため、高速
動作が可能になるだけでなく、各画素を駆動するスイッ
チング素子と周辺ドライバ集積回路とを同時に同一絶縁
基板上に形成することができるので、上述の小型化、高
解像度化の要求を満足させることができるようになって
きている。

【０００７】しかしながら、上述の多結晶シリコンＴＦ
Ｔ技術では、多結晶シリコン薄膜を形成するために略１
０００℃にも及ぶ高温プロセスを必要とするので、半導
体薄膜を形成する絶縁基板として安価な低融点ガラスを
使用できず、石英基板のように耐熱性に優れた高価な絶
縁基板を使用せざるを得なかった。したがって、より低
い温度で多結晶シリコン薄膜を形成できる技術が要望さ
れており、このような要望を満たす技術としてレーザ結
晶化技術が提供されるに至っている。このレーザ結晶化
技術は、エキシマレーザのようなレーザを利用して、予
め形成した非結晶シリコン薄膜にレーザビームによるエ
ネルギービームを照射して非結晶シリコン薄膜を部分的
に多結晶シリコン薄膜に改質させる技術であり、レーザ
ビームにより部分的な加熱を行って非結晶シリコンを多
結晶化するので、絶縁基板はほとんど加熱されないため
安価な低融点ガラスを用いることができるようになる。

【０００８】図１７は、上述したようなレーザ結晶化技
術に用いるパルスレーザ照射装置の構成を示すブロック
図である。同パルスレーザ照射装置は、パルスレーザ光
源６５と、パルスレーザ光源６５から発生されたパルス
レーザの光路７０を直角方向に変換して絶縁基板７２上
に形成された非結晶シリコン薄膜７１に部分的に照射す
る複数のミラー６６〜６８と、空間的な光の強度の均一
化を行うためのビームホモジナイザ６９と、絶縁基板７
２を保持してＸ−Ｙステージ７３により移動する基板保
持装置７４とから構成されている。以上のような構成に
おいて、絶縁基板７２をＸ−Ｙステージ７３によりＸ−
Ｙ方向に移動して、パルスレーザ光源６４からのレーザ
ビームを光路７０に沿って非結晶シリコン薄膜７１に照
射することにより、非結晶シリコン薄膜７１の多結晶化
を行う。

【０００９】ところで、上述したようなパルスレーザ照
射装置を用いて非結晶シリコン薄膜を改質させることに
より形成した多結晶シリコン薄膜は、多結晶を構成して
いる結晶粒子サイズが小さいため、このような多結晶シ
リコン薄膜を用いて製造したＴＦＴでは、結晶粒界に存
在する多数トラップによりキャリアが捕獲されてしまう
欠点が生ずる。それゆえ、上記ＴＦＴは、通常のＬＳＩ
（Large Scale Integration：大規模集積回路）を構成
している単結晶半導体を用いたＭＯＳ型ＦＥＴに比較し
て、キャリア移動度が小さく、かつオン電流が小さくな
るという問題がある。

【００１０】上述したようなレーザ結晶化技術により形
成した多結晶シリコン薄膜を用いて高いキャリア移動度
を得るようにしたＴＦＴが、例えば特開２０００−６８
５２０号公報に開示されている。同薄膜トランジスタ
は、図１８（ｃ）に示すように、ガラス基板のような透
明絶縁基板２０１と、透明絶縁基板２０１上に形成され
た下層絶縁膜２０２と、熱伝導率が下層絶縁膜２０２よ
りも小さな材料から成る上層絶縁膜２０３と、多結晶シ
リコン薄膜２１０がレーザビーム照射により形成された
非結晶シリコン薄膜２０４とから構成されている。この
ＴＦＴは、図１８（ａ）に示すような、ｘ、ｙ方向のエ
ネルギ密度分布を有するレーザビームを、予め形成した
非結晶シリコン薄膜２０４に照射することにより多結晶
シリコン薄膜２１０を形成する。この際、上層絶縁膜２
０３の熱伝導率が下層絶縁膜２０２よりも小さいので、
図１８（ｂ）に示すような温度分布に基づいて、非結晶
シリコン薄膜２０４の結晶化は上層絶縁膜２０３との間
の領域から始まり、上層絶縁膜２０３上の領域に向けて
結晶が成長するので、上層絶縁膜２０３の間の領域では
結晶粒の大きな大結晶粒領域２１０ｂが形成される一
方、上層絶縁膜２０３の上方の領域では小結晶粒領域２
１０ａが形成される。このように、ＴＦＴを形成する多
結晶シリコン薄膜の結晶粒を大きくすることにより、高
いキャリア移動度を実現している。

【００１１】また、レーザ結晶化技術により形成した多
結晶シリコン薄膜を用いてオン抵抗を低くするようにし
たＴＦＴが、例えば特開平１１−１２１７５３号公報に
開示されている。同薄膜トランジスタは、図１９（ａ）
の平面図及び図１９（ｂ）の断面図に示すように、絶縁
基板１０１上の多結晶シリコン薄膜１０４はシリコン結
晶粒１０６から構成されて、多結晶シリコン薄膜１０４
の上部には層間絶縁膜１０９内にゲート電極１０５が設
けられて、ゲート電極１０５に合わせて多結晶シリコン
薄膜１０４にはソース及びドレインとなる不純物領域１
０７、１０８が形成されている。ここで、シリコン結晶
粒１０６はソースとドレイン間を流れるチャネル電流と
平行な向きにのみ結晶粒を大きくして、ばらつきを最小
限に抑えながらオン抵抗を下げるようにしている。ま
た、チャネル電流と平行な向きの結晶粒の長さD１をゲ
ート長Lよりも長く形成することにより、チャネル電流
に対する結晶粒の効果を適切に抑制するようにしてい
る。このＦＥＴは、図２０（ａ）の平面図及び図２０
（ｂ）の断面図に示すように、非結晶シリコン薄膜１０
３に対してライン状のエキシマレーザ１０２をスキャン
することにより多結晶化する。図２０（ｃ）は、エキシ
マレーザ１０２のエネルギー強度（縦軸）とスキャン方
向（横軸）との関係を示している。このように、ＴＦＴ
を形成する多結晶シリコン薄膜の結晶粒を、チャネル電
流と平行な向きに大きく形成することにより、オン抵抗
を下げる（オン電流を大きくする）ようにしている。

【００１２】

【発明が解決しようとする課題】ところで、特開２００
０−６８５２０号公報記載の従来の薄膜トランジスタで
は高いキャリア移動度のみを実現している一方、特開平
１１−１２１７５３号公報記載の従来の薄膜トランジス
タでは大きなオン電流のみを実現しているので、いずれ
においても同時に高いキャリア移動度と大きなオン電流
とを実現することができない、という問題がある。すな
わち、特開２０００−６８５２０号公報記載の従来の薄
膜トランジスタでは高いキャリア移動度を実現すること
を主眼としてなされ、一方、特開平１１−１２１７５３
号公報記載の従来の薄膜トランジスタでは大きなオン電
流を実現することを主眼としてなされているので、レー
ザ結晶化技術をともに利用しているものの、高いキャリ
ア移動度と大きなオン電流とを同時に実現することがで
きない。

【００１３】この発明は、上述の事情に鑑みてなされた
もので、レーザ結晶化技術を利用して高いキャリア移動
度と大きなオン電流とを同時に実現することができるよ
うにした薄膜トランジスタ及びその製造方法、インバー
タ並びに電子機器を提供することを目的としている。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、絶縁基板上に形成された半
導体薄膜にエネルギービームを照射することにより改質
される結晶性半導体薄膜を活性領域として利用する薄膜
トランジスタに係り、上記結晶性半導体薄膜を構成して
いる結晶粒子サイズの長さ方向が、チャネル領域を走行
するキャリアの走行方向に沿って揃えられていることを
特徴としている。

【００１５】また、請求項２記載の発明は、絶縁基板上
に形成された非結晶半導体薄膜にレーザビームを照射す
ることにより改質される多結晶性半導体薄膜を活性領域
として利用する薄膜トランジスタに係り、上記多結晶性
半導体薄膜を構成している結晶粒子サイズの長さ方向
が、チャネル領域を走行するキャリアの走行方向に沿っ
て揃えられていることを特徴としている。

【００１６】また、請求項３記載の発明は、絶縁基板上
に形成された半導体薄膜にエネルギービームを照射する
ことにより改質される結晶性半導体薄膜を活性領域とし
て利用する薄膜トランジスタの製造方法に係り、上記絶
縁基板上に上記半導体薄膜を形成する半導体薄膜形成工
程と、上記半導体薄膜の任意の領域に上記エネルギービ
ームを照射することにより上記半導体薄膜を結晶性半導
体薄膜に改質させて、該結晶性半導体薄膜を構成してい
る結晶粒子サイズの長さ方向を、後工程によって形成さ
れるチャネル領域を走行するキャリヤの走行方向に沿っ
て揃えさせるエネルギービーム照射工程とを含むことを
特徴としている。

【００１７】また、請求項４記載の発明は、絶縁基板上
に形成された非結晶半導体薄膜にレーザビームを照射す
ることにより改質される多結晶性半導体薄膜を活性領域
として利用する薄膜トランジスタの製造方法に係り、上
記絶縁基板上に上記非結晶半導体薄膜を形成する非結晶
半導体薄膜形成工程と、上記非結晶半導体薄膜の任意の
領域に上記レーザビームを照射することにより上記非結
晶半導体薄膜を多結晶半導体薄膜に改質させて、該多結
晶半導体薄膜を構成している結晶粒子サイズの長さ方向
を、後工程によって形成されるチャネル領域を走行する
キャリヤの走行方向に沿って揃えさせるレーザビーム照
射工程とを含むことを特徴としている。

【００１８】また、請求項５記載の発明は、請求項４記
載の薄膜トランジスタの製造方法に係り、上記レーザビ
ーム照射工程において、上記レーザビームを上記多結晶
半導体薄膜の上記チャネル領域を走行するキャリアの走
行方向に沿って照射することを特徴としている。

【００１９】また、請求項６記載の発明は、請求項５記
載の薄膜トランジスタの製造方法に係り、上記レーザビ
ームを１パルス以上照射することを特徴としている。

【００２０】また、請求項７記載の発明は、請求項１又
は２記載の上記薄膜トランジスタにより構成されるイン
バータを特徴としている。

【００２１】また、請求項８記載の発明は、請求項７記
載のインバータに係り、上記薄膜トランジスタがＰ型Ｍ
ＩＳトランジスタとＮ型ＭＩＳトランジスタとから成
り、該Ｐ型ＭＩＳトランジスタと上記Ｎ型ＭＩＳトラン
ジスタとを組み合わせたＣＭＩＳトランジスタから構成
されることを特徴としている。

【００２２】また、請求項９記載の発明は、上記請求項
１又は２記載の上記薄膜トランジスタにより構成される
電子機器を特徴としている。

【００２３】また、請求項１０記載の発明は、上記請求
項７又は８記載の上記薄膜トランジスタにより構成され
る電子機器を特徴としている。

【００２４】発明の前提まず、この発明の完成のきっかけとなった実験結果につ
いて説明する。この出願に係る発明者は、レーザ結晶化
技術において非結晶半導体薄膜に対して照射するエキシ
マレーザによるレーザビームの集光範囲を所定範囲に絞
ることにより、後述するようにビーム端を起点とした結
晶成長が生じることを見い出した。例えばエキシマレー
ザによるレーザビームを、この集光範囲を、特に一方向
に沿って３μｍ〜１０μｍにまで小さく絞って非結晶半
導体薄膜に照射することにより、ビーム端を起点とした
結晶成長が生じて、図９（ａ）のＳＥＭ(ScanningElect
ron Microscope)写真、このＳＥＭ写真のＤ部分を拡大
して示す図９（ｂ）の拡大写真から明らかなように、幅
Ｗが略５μｍ、長さＭが略１００μｍにわたる面積（但
し、長さＭの寸法は一部のみを示す）の多結晶領域Ｅを
形成することができた。ここで、多結晶領域Ｅは、結晶
粒界を強調するためにセコエッチ（Seccoetching）処理
を施した後、ＳＥＭ写真撮影を行った。エキシマレーザ
のビーム端の照射強度が低いために、多結晶化は溶融し
きい値をぎりぎり越えた部分（両端部）から開始して、
ビーム端の照射強度が高い中心部に向かって進展する。
その結果、図９（ｂ）の拡大写真に示すように、その横
長の結晶は概ね端部から中心部へ向かう方向に長辺部が
倣うように配置されていることがわかった。

【００２５】図９に示したように、ビーム端から中心部
まで到達する単一粒に比べるとやや小さい結晶粒子の存
在も見られるが、横長の形状を示す結晶粒子が大部分を
占めている。したがって、結晶粒子サイズの長さ方向
を、チャネル領域を走行するキャリアの走行方向に沿っ
て横長方向に揃えることで、従来のＴＦＴに比較して、
高いキャリア移動度と大きなオン電流とを同時に実現す
ることができるようになる。

【００２６】

【発明の実施の形態】以下、図面を参照して、上述の実
験結果に基づいて、この発明の実施の形態について説明
する。説明は実施例を用いて具体的に行う。 ◇第１実施例図１は、この発明の第１実施例である薄膜トランジスタ
の構成を示す断面図、図２及び図３は同薄膜トランジス
タの製造方法を工程順に示す工程図、図４乃至図８は同
薄膜トランジスタの製造方法の主要部を説明する図、ま
た、図９は、この発明の前提となったレーザビーム照射
により形成された多結晶シリコン薄膜を示すＳＥＭ写真
である。この例の薄膜トランジスタは、図１に示すよう
に、ガラス基板から成る絶縁基板１と、絶縁基板１上に
基板カバー絶縁膜２を介して形成された多結晶シリコン
薄膜から成る半導体薄膜３と、半導体薄膜３の略中央部
に形成されたチャネル領域４と、半導体薄膜３の端部に
形成されてソース領域あるいはドレイン領域として動作
する一対の半導体領域５、６と、チャネル領域４上に積
層された二酸化シリコン膜から成る第１のゲート絶縁膜
７及び第２のゲート絶縁膜８と、第２のゲート絶縁膜８
上に形成された高濃度半導体層９と金属層１０との積層
体から成るゲート電極１１と、全体を覆う二酸化シリコ
ン膜から成る層間絶縁膜１２と、一対の半導体領域５、
６からそれぞれ層間絶縁膜１２の表面に引き出された一
対の電極１３、１４とから構成されている。ここで、半
導体薄膜３を構成している結晶粒子サイズの長さ方向
は、チャネル領域４を走行するキャリアの走行方向に沿
って揃えられている。この例の薄膜トランジスタは、Ｐ
型ＭＯＳトランジスタあるいはＮ型ＭＯＳトランジスタ
から成る。

【００２７】次に、図２及び図３を参照して、同薄膜ト
ランジスタの製造方法を工程順に説明する。一例とし
て、薄膜トランジスタはＰ型ＭＯＳトランジスタとＮ型
ＭＯＳトランジスタとから成り、両トランジスタを組み
合わせたＣ（Complementary）型ＭＯＳトランジスタに
よりインバータを構成する例で説明する。まず、図２
（ａ）に示すように、洗浄により有機物、金属、微粒子
等を除去した膜厚が０．５〜１．１ｍｍのガラス基板か
ら成る絶縁基板１を用いて、ＬＰＣＶＤ（Low Pressure
Chemical Vapor Deposition:減圧化学的気相成長）法
により、シランと酸素ガスとを原料として用いて、略４
５０℃（基板温度）で熱処理して、膜厚が略１μｍの二
酸化シリコン膜から成る基板カバー絶縁膜２を形成す
る。ＬＰＣＶＤ法を用いることにより、基板保持領域を
除き基板外表面を全体をカバーすることも可能である。
あるいは、ＴＥＯＳ(Tetraethoxysilane:テトラエトキ
シシラン)と酸素ガスを原料としたプラズマＣＶＤ法、
ＴＥＯＳとオゾンを原料とし常圧ＣＶＤ法、あるいは堆
積領域とプラズマ生成領域が分離されたリモートプラズ
マＣＶＤ法等を利用することも可能であり、基板材料
（アルカリ金属濃度を極力低減したガラス、表面を研磨
加工した石英ガラス等）が含む半導体デバイスに有害な
不純物の拡散防止ができる材料が基板カバー絶縁膜とし
て有効となる。

【００２８】次に、基板カバー絶縁膜２上に、ＬＰＣＶ
Ｄ法によりジシランガスを原料ガスとして用いて、略５
００℃で熱処理して膜厚が略７５ｎｍの非結晶シリコン
薄膜から成る半導体薄膜１５を形成する。この場合、非
結晶シリコン薄膜中に含まれる水素原子濃度は略１原子
％以下となるので、レーザビーム照射工程での水素放出
による膜荒れ等を防ぐことができる。あるいは、周知の
プラズマＣＶＤ法により、基板温度、水素／シラン流量
比、水素／４フッ化シラン流量比等を調整することによ
って、同様に水素原子濃度が低い非結晶シリコン薄膜を
形成することができる。

【００２９】次に、基板１を有機物、金属、微粒子、表
面酸化膜等を除去するための洗浄工程を経た後、図２
（ｂ）に示すように、前述の実験結果に基づいて、レー
ザ結晶化技術を利用して多結晶シリコン薄膜を形成す
る。すなわち、非結晶シリコン薄膜から成る半導体薄膜
１５に対してエキシマレーザによるレーザビーム１６を
照射して、非結晶シリコン薄膜を多結晶シリコン薄膜か
ら成る半導体薄膜３に改質させる。レーザ結晶化は、基
板１を半導体薄膜形成装置内に配置した後、９９．９９
９９％以上の高純度の窒素を用いて、７００Torr以上の
圧力の雰囲気内でレーザビーム１６を照射して行う。レ
ーザビーム１６の照射は１パルス以上照射して行う。

【００３０】ここで、レーザビーム照射は、一例とし
て、図４に示すように、非結晶シリコン薄膜から成る半
導体薄膜１５の表面の横方向Ｘに沿った２個所（第１の
個所１７Ａ及び第２の個所１７Ｂ）にそれぞれ、図示左
側に示したような強度分布（第１の強度分布１８Ａ及び
第２の強度分布１８Ｂ）で行って、第１の多結晶シリコ
ン薄膜から成る第１の半導体薄膜３Ａ、第２の多結晶シ
リコン薄膜から成る第２の半導体薄膜３Ｂを形成する。
レーザビーム１６の強度分布１８Ａ、１８Ｂはいずれ
も、横方向Ｘと直交する縦方向Ｙに沿って、端部から中
央部に向かって強度（エネルギー）が大きくなるように
設定されている。なお、符号１９は、結晶粒界を示して
いる。また、レーザビーム照射により形成された多結晶
シリコン薄膜から成る半導体薄膜３以外の領域は、非結
晶シリコン薄膜から成る半導体薄膜１５がそのまま存在
している。

【００３１】次に、図２（ｃ）に示すように、ガスを排
気した後に基板搬送室を介して、基板１をプラズマＣＶ
Ｄ室に搬送して、ゲート絶縁膜を形成する。これには、
まず、プラズマＣＶＤ法により、シラン、ヘリウム、酸
素ガスを原料として用いて、略３５０℃で熱処理して、
膜厚が略１０ｎｍの二酸化シリコン膜から成る第１のゲ
ート絶縁膜７を形成する。この後必要に応じて、水素プ
ラズマ処理、アニール処理を行う。ここまでが、前述し
た実験結果に基づいて処理される。

【００３２】次に、図３（ｄ）に示すように、フォトリ
ソグラフィ技術を利用してエッチング法により、多結晶
シリコン薄膜から成る半導体薄膜３及び第１のゲート絶
縁膜７から成る積層膜のアイランド２０を形成する。す
なわち、このアイランド２０の形成は、図５に示すよう
に、アイランド２０の形成予定領域をレジストパターン
２１でマスクしてエッチングを行った後、レジストパタ
ーン２１を除去することにより、図６に示すように、ア
イランド２０を残すことができる。そのエッチングに
は、多結晶シリコン薄膜（半導体薄膜３）に比べて二酸
化シリコン膜（第１のゲート絶縁膜７）のエッチングレ
ートが高いエッチング条件を選択することが望ましい。
このようなエッチングを行うことにより、アイランド２
０のパターン断面の端部２０Ａが階段状あるいはテーパ
状になるように形成されるので、ゲートリークを防いで
信頼性の高い薄膜トランジスタを製造することができる
ようになる。

【００３３】次に、図３（ｅ）に示すように、第１のゲ
ート絶縁膜７上に第２のゲート絶縁膜８を形成する。こ
れには、有機物、金属、微粒子等を除去するための洗浄
を行った後、ＬＰＣＶＤ法により、シランと酸素ガスと
を原料として用いて、略４５０℃で熱処理して、全面に
膜厚が略３０ｎｍの二酸化シリコン膜から成る第２のゲ
ート絶縁膜８を形成する。あるいは、上述のＬＰＣＶＤ
法に代えて、ＴＥＯＳと酸素ガスを原料としたプラズマ
ＣＶＤ法、ＴＥＯＳとオゾンを原料として常圧ＣＶＤ
法、プラズマＣＶＤ法等を利用することも可能である。

【００３４】次に、図３（ｅ）に示すように、第２のゲ
ート絶縁膜８上に高濃度半導体層９を形成する。これに
は、プラズマＣＶＤ法あるいはＬＰＣＶＤ法により、全
面に膜厚が略８０ｎｍの結晶性のリンドープドシリコン
から成る高濃度（ｎ⁺）半導体層を形成した後、フォト
リソグラフィ技術を利用してエッチング法により不要部
を除去して、所望のパターンの高濃度半導体層９を形成
する。

【００３５】次に、図３（ｅ）に示すように、高濃度半
導体層９をマスクとして、多結晶シリコン薄膜から成る
半導体薄膜３に所望の不純物をイオン注入してソース領
域あるいはドレイン領域として動作する半導体領域５、
６を形成する。これには、Ｐ型ＭＯＳトランジスタを形
成すべき多結晶シリコン領域（図４の第２の個所１７
Ｂ）にはＰ型不純物をイオン注入する一方、Ｎ型ＭＯＳ
トランジスタを形成すべき多結晶シリコン領域（図４の
第１の個所１７Ａ）にはＮ型不純物をイオン注入して、
それぞれの個所１７Ａ、１７Ｂに半導体領域５、６を形
成する。不純物のイオン注入は、注入される不純物イオ
ンの質量分離を行わないイオンドーピング、プラズマド
ーピング、レーザドーピング等を必要に応じて選択する
ことができる。

【００３６】次に、図３（ｆ）に示すように、高濃度
半導体層９上に金属層１０を形成する。これには、プラ
ズマＣＶＤ法あるいはＬＰＣＶＤ法により、全面に略１
１０ｎｍのタングステンシリサイド膜から成る金属層を
形成した後、フォトリソグラフィ技術を利用してエッチ
ング法により不要部を除去して、所望のパターンの金属
層１０を形成する。以上により、高濃度半導体層９及び
金属層１０の積層膜から成るゲート電極１１を形成す
る。ゲート電極１１の直下の半導体領域３はチャネル領
域４となる。

【００３７】次に、図１に示したように、層間絶縁膜１
２、電極１３、１４を形成して、薄膜トランジスタを完
成させる。これには、まず、ＣＶＤ法により、全面に二
酸化シリコン膜から成る層間絶縁膜１２を形成した後、
フォトリソグラフィ技術を利用してエッチング法によ
り、層間絶縁膜１２にコンタクトホール２２を開口す
る。次に、アルミニウム、銅、これらをベースとした合
金、タングステン、モリブデン等の高融点金属から成る
抵抗の低い金属膜をコンタクトホール２２内に形成し
て、半導体領域５、６にそれぞれ接続する電極１３、１
４を形成する。ここで、層間絶縁膜１２としては、膜の
平坦化が図れるＴＥＯＳ系酸化膜やシリカ系塗布膜、有
機系塗布膜を用いることができる。

【００３８】図７は、上述のような薄膜トランジスタに
より形成したＰ型ＭＯＳトランジスタ２３とＮ型ＭＯＳ
トランジスタ２４とを組み合わせて構成したＣＭＯＳト
ランジスタ２５から成るインバータを示している。ま
た、図８は、上述した一連の製造工程によるパターンを
同一紙面上に重ねて示している。図８から明らかなよう
に、レーザ結晶化により形成された多結晶シリコン薄膜
から成る半導体薄膜３（３Ａ、３Ｂ）を構成している結
晶粒子サイズの長さ方向は、インバータを構成している
ＣＭＯＳトランジスタ２５のＰ型ＭＯＳトランジスタ２
３及びＮ型ＭＯＳトランジスタ２４のチャネル領域４を
走行するキャリアの走行方向に沿って揃えられている。
このような構成によって、多結晶シリコン薄膜を構成し
ている結晶粒子サイズを大きくすることができるので、
結晶粒界に存在する多数トラップによりキャリアが捕獲
されてしまうことを軽減することができる。

【００３９】このように、この例の薄膜トランジスタに
よれば、レーザ結晶化により形成された多結晶シリコン
薄膜から成る半導体薄膜３（３Ａ、３Ｂ）を構成してい
る結晶粒子サイズの長さ方向は、インバータを構成して
いるＣＭＯＳトランジスタ２５のＰ型ＭＯＳトランジス
タ２３及びＮ型ＭＯＳトランジスタ２４のチャネル領域
４を走行するキャリアの走行方向に沿って揃えられてい
るので、多結晶シリコン薄膜を構成している結晶粒子サ
イズを大きくすることができる。また、この例の薄膜ト
ランジスタの製造方法によれば、非結晶シリコン薄膜か
ら成る半導体薄膜１５の任意の領域にレーザビーム１６
を照射することにより非結晶シリコン薄膜から成る半導
体薄膜１５を多結晶シリコン薄膜から成る半導体薄膜３
に改質させて、多結晶半導体薄膜を構成している結晶粒
子サイズの長さ方向を、後工程によって形成されるチャ
ネル領域４を走行するキャリヤの走行方向に沿って揃え
させるようにしたので、多結晶シリコン薄膜を構成して
いる結晶粒子サイズを容易に大きくすることができる。
したがって、レーザ結晶化技術を利用して高いキャリア
移動度と大きなオン電流とを同時に実現することができ
る。

【００４０】◇第２実施例図１０は、この発明の第２実施例である薄膜トランジス
タの構成を示す断面図、図１１は同薄膜トランジスタの
製造方法の主要部を示す工程図である。この第２実施例
の薄膜トランジスタの構成が上述の第１実施例のそれと
大きく異なるところは、ゲート絶縁膜の構成を変更する
ようにした点である。すなわち、この例の薄膜トランジ
スタは、図１０に示すように、ゲート絶縁膜を構成する
第１のゲート絶縁膜７及び第２のゲート絶縁膜８は、チ
ャネル領域４の上部にのみ形成されている。この例の薄
膜トランジスタを製造するには、第１の実施例の薄膜ト
ランジスタの製造方法における図３（ｅ）工程の代わり
に、図１１に示したように、ゲート電極１１をエッチン
グにより形成する際に、同時に第１のゲート絶縁膜７及
び第２のゲート絶縁膜８の不要部をエッチングすればよ
い。これ以外は、上述した第１実施例と略同様である。
それゆえ、同一の番号を伏してその説明を省略する。

【００４１】このように、この例の構成によれば、第１
実施例と比較してゲート絶縁膜の構成が異なるだけなの
で、第１実施例において述べたのと略同様な効果を得る
ことができる。

【００４２】◇第３実施例図１２は、この発明の第３実施例である薄膜トランジス
タの製造方法の主要部を説明する図である。この第３実
施例の薄膜トランジスタの製造方法が上述の第１実施例
のそれと大きく異なるところは、レーザビーム照射を半
導体薄膜の表面の横方向Ｘに沿った１個所で行うように
した点である。すなわち、この例の薄膜トランジスタの
製造方法は、非結晶シリコン薄膜から成る半導体薄膜１
５の表面の横方向Ｘに沿った１個所１７Ｃに、図示左側
に示したような強度分布１８Ｃで行って、多結晶シリコ
ン薄膜から成る半導体薄膜３Ｃを形成した。レーザビー
ム１６の強度分布１８Ｃは、横方向Ｘと直交する縦方向
Ｙに沿って、端部から中央部に向かって強度（エネルギ
ー）が大きくなるように設定されている。これ以外は、
上述した第１実施例と略同様である。それゆえ、同一の
番号を伏してその説明を省略する。

【００４３】このように、この例の構成によれば、第１
実施例と比較してレーザビーム照射方法が異なるだけな
ので、第１実施例において述べたのと略同様な効果を得
ることができる。

【００４４】◇第４実施例この発明の第４実施例は、予めアライメントマークを形
成して、このアライメントマークを基準にレーザビーム
照射を行うようにしたものである。以下、この例の薄膜
トランジスタの製造方法について工程順に説明する。な
お、この例の説明は、図２及び図３を参照して行った第
１の実施例に準じて行う。まず、洗浄により有機物、金
属、微粒子等を除去したガラス基板から成る絶縁基板上
に、基板カバー絶縁膜及びタングステンシリサイド膜を
順次に形成する。次に、フォトリソグラフィ技術を利用
してエッチング法により、両膜の不要部を除去して絶縁
基板上にアライメントマークを形成する。次に、アライ
メントマーク上に二酸化シリコン薄膜等から成るマーク
保護膜を形成する。

【００４５】次に、アライメントマークを基準にレーザ
ビーム照射を行って、非結晶シリコン薄膜から成る半導
体薄膜を多結晶シリコン薄膜から成る半導体薄膜に改質
する。この後は、そのアライメントマークや、多結晶シ
リコン薄膜をパターニングして形成した新たなアライメ
ントマークを基準に、後工程のアライメントを行う。こ
の例によれば、アライメントマークを形成してこのアラ
イメントマークを基準にレーザビーム照射を行うので、
レーザビーム照射を正確にかつ効率的に行うことができ
る。

【００４６】この例の変形例として、レーザビーム照射
と同時にアライメントマークを形成する薄膜トランジス
タの製造方法について工程順に説明する。まず、非結晶
シリコン薄膜から成る半導体薄膜に対してレーザビーム
照射を行うと同時に、照射／非照射の相違に基づく改質
の度合いの相違を利用して、アライメントマークをシリ
コン薄膜上に形成する。

【００４７】次に、そのアライメントマークを利用して
フォトリソグラフィ時の目合わせを行った後、エッチン
グ工程を経て、多結晶シリコン薄膜から成る半導体薄膜
及び第１のゲート絶縁膜の積層膜のアイランドを形成す
る。このような変形例によっても、第４実施例と略同様
な効果を得ることができる。

【００４８】◇第５実施例図１３は、この発明の第５
実施例であるメモリの構成を示す図である。この例の
メモリは、図１３に示すように、２ⁿ×２^mビットのスト
レージセル３５と、２ⁿ語の中から２^mビットの一語を指
定する行デコータ２９と、アクセスされている行の２^m
ビットの中から２ｋビットを指定する列デコーダ３３
と、データ線２７と、行アドレス２８と、増幅器／ドラ
イバ３０と、ビット線３１と、列アドレス３２と、ワー
ド線３４とから構成されている。ここで、各構成要素は
この発明による薄膜トランジスタあるいはインバータが
用いられている。

【００４９】このように、この例の構成によれば、高い
キャリア移動度と大きなオン電流とを同時に実現する薄
膜トランジスタによってメモリが構成されているので、
高速で駆動能力の高いメモリを得ることができる。

【００５０】◇第６実施例図１４は、この発明の第６実施例であるプロジェクタの
構成を示す図である。この例のプロジェクタは、図１４
に示すように、ハロゲンランプ３６と、ハロゲンランプ
３６により生成された光が入力されるダイクロイックミ
ラー３７と、ダイクロイックミラー３７からの光が入力
される赤成分３８Ｒ、緑成分３８Ｇ及び青成分３８Ｂを
有するライトバルブ３８と、ライトバルブ３８からの映
像が投影レンズ３９を介して投影されるスクリーン４０
とから構成されている。ここで、各構成要素はこの発明
による薄膜トランジスタあるいはインバータが用いられ
ている。

【００５１】このように、この例の構成によれば、高い
キャリア移動度と大きなオン電流とを同時に実現する薄
膜トランジスタによってプロジェクタが構成されている
ので、高性能で動作するプロジェクタを得ることができ
る。

【００５２】◇第７実施例図１５は、この発明の第７実施例である液晶ディスプレ
イ装置の構成を示す図である。この例の液晶ディスプレ
イ装置は、図１５に示すように、データドライバ４１
と、ゲートドライバ４２と、アクティブマトリックスア
レイ４３と、アクティブマトリックスアレイ４３に接続
された画素４４と、液晶ディスプレイ４５と、外部から
データを入力してデータドライバ４１を介して液晶ディ
スプレイ４５に表示させるデータ入力線４６とから構成
されている。ここで、各構成要素はこの発明による薄膜
トランジスタあるいはインバータが用いられている。

【００５３】このように、この例の構成によれば、高い
キャリア移動度と大きなオン電流とを同時に実現する薄
膜トランジスタによって液晶ディスプレイが構成されて
いるので、高性能で動作する液晶ディスプレイ装置を得
ることができる。

【００５４】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、薄膜ト
ランジスタを構成するＦＥＴはＭＯＳ型トランジスタに
限らず、ゲート絶縁膜として窒化膜などの酸化膜以外の
絶縁膜を用いたＭＩＳトランジスタにも適用することが
できる。また、絶縁基板、ゲート絶縁膜、層間絶縁膜等
の絶縁材料は一例を示したものであり、これらに限らず
同様な機能を有するものであれば、同様に用いることが
できる。また、この発明は、リーク電流低減あるいはソ
ース、ドレイン耐圧確保を目的としたＬＤＤ構造、マル
チゲート構造等にも適用することができる。

【００５５】

【発明の効果】以上説明したように、この発明の薄膜ト
ランジスタによれば、レーザ結晶化により形成された半
導体薄膜を構成している結晶粒子サイズの長さ方向は、
チャネル領域を走行するキャリアの走行方向に沿って揃
えられているので、結晶粒子サイズを大きくすることが
できる。また、この例の薄膜トランジスタの製造方法に
よれば、半導体薄膜の任意の領域にエネルギビームを照
射することにより半導体薄膜を改質させて、半導体薄膜
を構成している結晶粒子サイズの長さ方向を、後工程に
よって形成されるチャネル領域を走行するキャリヤの走
行方向に沿って揃えさせるようにしたので、結晶粒子サ
イズを容易に大きくすることができる。したがって、レ
ーザ結晶化技術を利用して高いキャリア移動度と大きな
オン電流とを同時に実現することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例である薄膜トランジスタ
の構成を示す断面図である。

【図２】同薄膜トランジスタの製造方法を工程順に示す
工程図である。

【図３】同薄膜トランジスタの製造方法を工程順に示す
工程図である。

【図４】同薄膜トランジスタの製造方法の主要部を説明
する図である。

【図５】同薄膜トランジスタの製造方法の主要部を説明
する図である。

【図６】同薄膜トランジスタの製造方法の主要部を説明
する図である。

【図７】同薄膜トランジスタの製造方法の主要部を説明
する図である。

【図８】同薄膜トランジスタの製造方法の主要部を説明
する図である。

【図９】この発明の前提となったレーザビーム照射によ
り形成された多結晶シリコン薄膜を示すＳＥＭ写真であ
る。

【図１０】この発明の第２実施例である薄膜トランジス
タの構成を示す断面図である。

【図１１】同薄膜トランジスタの製造方法の主要部を示
す工程図である。

【図１２】この発明の第３実施例である薄膜トランジス
タの製造方法の主要部を説明する図である。

【図１３】この発明の第５実施例であるメモリの構成を
示す図である。

【図１４】この発明の第６実施例であるプロジェクタの
構成を示す図である。

【図１５】この発明の第７実施例である液晶ディスプレ
イ装置の構成を示す図である。

【図１６】従来の薄膜トランジスタの構成を示す断面図
である。

【図１７】同薄膜トランジスタを製造するためのレーザ
結晶化技術に用いるパルスレーザ照射装置の構成を示す
ブロック図である。

【図１８】従来のＴＦＴの構成を示す図である。

【図１９】従来のＴＦＴの構成を示す図である。

【図２０】従来のＴＦＴの構成を示す図である。

【符号の説明】

１絶縁基板（ガラス基板）２基板カバー絶縁膜３、３Ａ、３Ｂ、３Ｃ半導体薄膜（多結晶半導体
薄膜）４チャネル領域５、６半導体領域（ソース領域あるいはドレイン
領域）７第１のゲート絶縁膜８第２のゲート絶縁膜９高濃度半導体層１０金属層１１ゲート電極１２層間絶縁膜１３、１４電極１５半導体薄膜（非結晶半導体薄膜）１６レーザビーム１７Ａ、１７Ｂ、１７Ｃ個所１８Ａ、１８Ｂ、１８Ｃ強度分布１９結晶粒界２０アイランド２０Ａアイランドの端部２１レジストパターン２２コンタクトホール２３Ｐ型ＭＯＳトランジスタ２４Ｎ型ＭＯＳトランジスタ２５ＣＭＯＳトランジスタ２７データ線２８行アドレス２９行デコーダ３０増幅器／ドライバ３１ビット線３２列アドレス３３列デコーダ３４ワード線３５ストレージセル３６ハロゲンランプ３７ダイクロイックミラー３８ライトバルブ３８Ｒ赤成分３８Ｇ緑成分３８Ｂ青成分３９投影レンズ４０スクリーン４１データドライバ４２ゲートドライバ４３アクティブマトリックスアレイ４４画素４５液晶ディスプレイ４６データ入力線

フロントページの続きＦターム(参考） 2H092 JA25 KA04 KA05 KA10 MA07 MA08 MA26 MA27 MA30 NA22 NA24 PA01 5F052 AA02 BA01 BA18 BB07 DA02 DB02 JA01 5F110 AA07 BB02 BB04 CC02 DD02 DD03 DD13 DD18 EE05 EE08 EE14 EE45 FF02 FF09 FF30 FF32 FF35 FF36 GG02 GG13 GG16 GG25 GG45 GG47 GG57 HJ12 HJ13 HJ18 HK05 PP03 PP06 PP13 PP24

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成された半導体薄膜にエ
ネルギービームを照射することにより改質される結晶性
半導体薄膜を活性領域として利用する薄膜トランジスタ
であって、前記結晶性半導体薄膜を構成している結晶粒子サイズの
長さ方向が、チャネル領域を走行するキャリアの走行方
向に沿って揃えられていることを特徴とする薄膜トラン
ジスタ。
【請求項２】絶縁基板上に形成された非結晶半導体薄
膜にレーザビームを照射することにより改質される多結
晶性半導体薄膜を活性領域として利用する薄膜トランジ
スタであって、前記多結晶性半導体薄膜を構成している結晶粒子サイズ
の長さ方向が、チャネル領域を走行するキャリアの走行
方向に沿って揃えられていることを特徴とする薄膜トラ
ンジスタ。
【請求項３】絶縁基板上に形成された半導体薄膜にエ
ネルギービームを照射することにより改質される結晶性
半導体薄膜を活性領域として利用する薄膜トランジスタ
の製造方法であって、前記絶縁基板上に前記半導体薄膜を形成する半導体薄膜
形成工程と、前記半導体薄膜の任意の領域に前記エネルギービームを
照射することにより前記半導体薄膜を結晶性半導体薄膜
に改質させて、該結晶性半導体薄膜を構成している結晶
粒子サイズの長さ方向を、後工程によって形成されるチ
ャネル領域を走行するキャリヤの走行方向に沿って揃え
させるエネルギービーム照射工程とを含むことを特徴と
する薄膜トランジスタの製造方法。
【請求項４】絶縁基板上に形成された非結晶半導体薄
膜にレーザビームを照射することにより改質される多結
晶性半導体薄膜を活性領域として利用する薄膜トランジ
スタの製造方法であって、前記絶縁基板上に前記非結晶半導体薄膜を形成する非結
晶半導体薄膜形成工程と、前記非結晶半導体薄膜の任意の領域に前記レーザビーム
を照射することにより前記非結晶半導体薄膜を多結晶半
導体薄膜に改質させて、該多結晶半導体薄膜を構成して
いる結晶粒子サイズの長さ方向を、後工程によって形成
されるチャネル領域を走行するキャリヤの走行方向に沿
って揃えさせるレーザビーム照射工程とを含むことを特
徴とする薄膜トランジスタの製造方法。
【請求項５】前記レーザビーム照射工程において、前
記レーザビームを前記多結晶半導体薄膜の前記チャネル
領域を走行するキャリアの走行方向に沿って照射するこ
とを特徴とする請求項４記載の薄膜トランジスタの製造
方法。
【請求項６】前記レーザビームを１パルス以上照射す
ることを特徴とする請求項５記載の薄膜トランジスタの
製造方法。
【請求項７】前記請求項１又は２記載の前記薄膜トラ
ンジスタにより構成されることを特徴とするインバー
タ。
【請求項８】前記薄膜トランジスタがＰ型ＭＩＳトラ
ンジスタとＮ型ＭＩＳトランジスタとから成り、該Ｐ型
ＭＩＳトランジスタと前記Ｎ型ＭＩＳトランジスタとを
組み合わせたＣＭＩＳトランジスタから構成されること
を特徴とする請求項７記載のインバータ。
【請求項９】前記請求項１又は２記載の前記薄膜トラ
ンジスタにより構成されることを特徴とする電子機器。
【請求項１０】前記請求項７又は８記載の前記インバ
ータにより構成されることを特徴とする電子機器。