JP3244552B2 - アクティブ・マトリックス型表示装置及びその製造方法 - Google Patents
アクティブ・マトリックス型表示装置及びその製造方法Info
- Publication number
- JP3244552B2 JP3244552B2 JP32962292A JP32962292A JP3244552B2 JP 3244552 B2 JP3244552 B2 JP 3244552B2 JP 32962292 A JP32962292 A JP 32962292A JP 32962292 A JP32962292 A JP 32962292A JP 3244552 B2 JP3244552 B2 JP 3244552B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- image display
- gate
- display area
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】本発明は、アクティブ・マトリックス型表
示装置及びその製造方法に関する。
示装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、アクティブ・マトリックス型液晶
表示装置の画素スイッチ素子を構成するＴＦＴは、図８
に示すように画素電極１９とデータ線１７が同層でＴＦ
Ｔを形成していたため、データ線が最上層になり、デー
タ線間に遮光層を形成し画像表示領域外周部に見切りを
形成することができなかった。よって、図９に示すよう
に対向基板２２上のカラーフィルター（以下、ＣＦと称
す）２３外周部に遮光層２７で見切りを形成していた。
表示装置の画素スイッチ素子を構成するＴＦＴは、図８
に示すように画素電極１９とデータ線１７が同層でＴＦ
Ｔを形成していたため、データ線が最上層になり、デー
タ線間に遮光層を形成し画像表示領域外周部に見切りを
形成することができなかった。よって、図９に示すよう
に対向基板２２上のカラーフィルター（以下、ＣＦと称
す）２３外周部に遮光層２７で見切りを形成していた。
【０００３】
【発明が解決しようとする課題】ＴＦＴ基板２６と対向
基板２２を貼り合わせる方法として、紫外線照射により
シール剤２２を硬化させているが、この際、画像表示領
域２５に形成しているＴＦＴ素子を保護するために対向
基板側から紫外線光を照射する。対向基板上の遮光層２
７は紫外線光を通さないため、シール剤２４を確実に硬
化させるためには、対向基板上のＣＦ外周部遮光層２７
から対向基板端までシール用の透明絶縁領域を設けなけ
ればならない。前記透明絶縁領域により、画像表示領域
外周部の見切りとなる遮光領域面積を拡大することがで
きないため、モジュールに組み込む際の合わせ精度が要
求され、実装の簡略化，低コスト化の妨げとなる問題点
を有する。また、ＴＦＴ基板側の画像表示領域２５の拡
大が図れず、画素数の増加や画像表示領域がバックライ
トの光を透過する割合である開口率を向上することがで
きないといった微細化の妨げとなる問題点をも有する。
基板２２を貼り合わせる方法として、紫外線照射により
シール剤２２を硬化させているが、この際、画像表示領
域２５に形成しているＴＦＴ素子を保護するために対向
基板側から紫外線光を照射する。対向基板上の遮光層２
７は紫外線光を通さないため、シール剤２４を確実に硬
化させるためには、対向基板上のＣＦ外周部遮光層２７
から対向基板端までシール用の透明絶縁領域を設けなけ
ればならない。前記透明絶縁領域により、画像表示領域
外周部の見切りとなる遮光領域面積を拡大することがで
きないため、モジュールに組み込む際の合わせ精度が要
求され、実装の簡略化，低コスト化の妨げとなる問題点
を有する。また、ＴＦＴ基板側の画像表示領域２５の拡
大が図れず、画素数の増加や画像表示領域がバックライ
トの光を透過する割合である開口率を向上することがで
きないといった微細化の妨げとなる問題点をも有する。
【０００４】
【課題を解決するための手段】本発明は、一対の基板間
に液晶を有し、前記一対の基板の一方の基板に、ゲート
線と、データ線と、前記ゲート線とデータ線に接続され
たトランジスタと、前記トランジスタに接続された画素
電極とを有する画像表示領域を具備したアクティブ・マ
トリックス型表示装置の製造方法において、前記一方の
基板に、シリコン、ゲート絶縁膜及びゲート電極を有す
る前記トランジスタを形成する工程と、前記シリコン、
前記ゲート絶縁膜及び前記ゲート電極上に第１の層間絶
縁膜を、該第１の層間絶縁膜上に前記データ線を、該デ
ータ線上に第２の層間絶縁膜を形成する工程と、前記画
像表示領域では前記第２の層間絶縁膜上に配置するよう
に、且つ前記画像表示領域の周辺では前記一方の基板上
で前記画像表示領域に沿いシール材と重なる領域に、遮
光膜を形成する工程と、前記画像表示領域において、前
記遮光膜と接するように前記画素電極を形成する工程と
を有することを特徴とする。本発明は、さらに一対の基
板間に液晶を有し、前記一対の基板の一方の基板にゲー
ト線と、データ線と、前記ゲート線とデータ線に接続さ
れたトランジスタと、前記トランジスタに接続された画
素電極とを有する画像表示領域を具備したアクティブ・
マトリックス型表示装置において、前記一方の基板にシ
リコン及びゲート絶縁膜を介して形成されたゲート電極
を備えた前記トランジスタと、前記シリコン、前記ゲー
ト絶縁膜及び前記ゲート電極上に配置された第１の層間
絶縁膜、該第１の層間絶縁膜上に配置された前記データ
線、及び該データ線上に配置された第２の層間絶縁膜
と、前記画像表示領域では前記第２の層間絶縁膜上に配
置され、且つ前記画像表示領域の周辺では前記一方の基
板上で前記画像表示領域に沿いシール材と重なる領域に
配置された遮光膜とを有し、前記画素電極は、前記遮光
膜と接するように形成されてなることを特徴とする。
に液晶を有し、前記一対の基板の一方の基板に、ゲート
線と、データ線と、前記ゲート線とデータ線に接続され
たトランジスタと、前記トランジスタに接続された画素
電極とを有する画像表示領域を具備したアクティブ・マ
トリックス型表示装置の製造方法において、前記一方の
基板に、シリコン、ゲート絶縁膜及びゲート電極を有す
る前記トランジスタを形成する工程と、前記シリコン、
前記ゲート絶縁膜及び前記ゲート電極上に第１の層間絶
縁膜を、該第１の層間絶縁膜上に前記データ線を、該デ
ータ線上に第２の層間絶縁膜を形成する工程と、前記画
像表示領域では前記第２の層間絶縁膜上に配置するよう
に、且つ前記画像表示領域の周辺では前記一方の基板上
で前記画像表示領域に沿いシール材と重なる領域に、遮
光膜を形成する工程と、前記画像表示領域において、前
記遮光膜と接するように前記画素電極を形成する工程と
を有することを特徴とする。本発明は、さらに一対の基
板間に液晶を有し、前記一対の基板の一方の基板にゲー
ト線と、データ線と、前記ゲート線とデータ線に接続さ
れたトランジスタと、前記トランジスタに接続された画
素電極とを有する画像表示領域を具備したアクティブ・
マトリックス型表示装置において、前記一方の基板にシ
リコン及びゲート絶縁膜を介して形成されたゲート電極
を備えた前記トランジスタと、前記シリコン、前記ゲー
ト絶縁膜及び前記ゲート電極上に配置された第１の層間
絶縁膜、該第１の層間絶縁膜上に配置された前記データ
線、及び該データ線上に配置された第２の層間絶縁膜
と、前記画像表示領域では前記第２の層間絶縁膜上に配
置され、且つ前記画像表示領域の周辺では前記一方の基
板上で前記画像表示領域に沿いシール材と重なる領域に
配置された遮光膜とを有し、前記画素電極は、前記遮光
膜と接するように形成されてなることを特徴とする。
【０００５】
【実施例】本発明のアクティブ・マトリックス型液晶表
示装置のＴＦＴ基板の構成図を、図１に示す。本発明の
アクティブ・マトリックス型液晶表示装置のＴＦＴ基板
側画素領域外周部に遮光層１を形成することにより、画
像表示領域を明確化している。前記アクティブ・マトリ
ックス型液晶表示装置は、データ線駆動用ドライバとゲ
ート線駆動用ドライバを画素と同一基板上に内蔵してい
る。データ線は、サンプルホルダーに取り込んだビデオ
信号を画素に順次送信している。またゲート線には、走
査信号を印加している。走査信号によりＯＮしたＴＦＴ
２は、データ線に取り込まれたビデオ信号を液晶セル３
に書き込む。液晶はここではダイナミックメモリーとし
て使われる。一般に液晶の時定数は１００ｍｓ前後であ
るから、これより短い周期でリフレッシュすれば十分信
号を保持することができる。また、必要に応じて保持容
量を液晶容量と並列に付加すると保持特性はさらに向上
する。保持容量の構成の仕方としては、透明導電膜を画
素電極の下に設ける方法，前段のゲート線に画素電極を
重ねる方法，専用の容量線をゲート線または信号線と平
行に配置して作り込む方法等がある。
示装置のＴＦＴ基板の構成図を、図１に示す。本発明の
アクティブ・マトリックス型液晶表示装置のＴＦＴ基板
側画素領域外周部に遮光層１を形成することにより、画
像表示領域を明確化している。前記アクティブ・マトリ
ックス型液晶表示装置は、データ線駆動用ドライバとゲ
ート線駆動用ドライバを画素と同一基板上に内蔵してい
る。データ線は、サンプルホルダーに取り込んだビデオ
信号を画素に順次送信している。またゲート線には、走
査信号を印加している。走査信号によりＯＮしたＴＦＴ
２は、データ線に取り込まれたビデオ信号を液晶セル３
に書き込む。液晶はここではダイナミックメモリーとし
て使われる。一般に液晶の時定数は１００ｍｓ前後であ
るから、これより短い周期でリフレッシュすれば十分信
号を保持することができる。また、必要に応じて保持容
量を液晶容量と並列に付加すると保持特性はさらに向上
する。保持容量の構成の仕方としては、透明導電膜を画
素電極の下に設ける方法，前段のゲート線に画素電極を
重ねる方法，専用の容量線をゲート線または信号線と平
行に配置して作り込む方法等がある。
【０００６】次に、本発明のアクティブ・マトリックス
型液晶表示装置のＴＦＴ基板の工程プロセスについて詳
細に説明する。図２、図３は、本発明のアクティブ・マ
トリックス型液晶表示装置のＴＦＴ基板の工程断面図を
表している。
型液晶表示装置のＴＦＴ基板の工程プロセスについて詳
細に説明する。図２、図３は、本発明のアクティブ・マ
トリックス型液晶表示装置のＴＦＴ基板の工程断面図を
表している。
【０００７】透明絶縁性基板９上にチャネル導電膜１０
を５００〜１５００Å成膜する。チャネル導電膜として
は、駆動用ドライバを内蔵するため、ＣＭＯＳ構造が形
成可能でＴＦＴのＯＮ／０ＦＦ比が高い多結晶シリコン
を使用する。多結晶シリコン成膜方法としては、モノシ
ラン（以下、ＳｉＨ4と称す）を５５０℃〜６５０℃の
温度で熱分解して堆積する減圧ＣＶＤ（Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法がある。ま
た、更にＴＦＴのＯＮ電流を向上させるために、前駆膜
としてプラズマＣＶＤ装置や減圧ＣＶＤ装置により非晶
質シリコンを堆積した後、５５０〜６５０℃で４時間以
上の熱アニールを施すことにより、シリコン結晶を１μ
ｍ以上に大粒径化することができる。結晶を大粒径化す
るには、熱アニールの他にエキシマ・レーザやアルゴン
・レーザなどのレーザアニール等がある。次に、前記多
結晶シリコン膜をフォトリソグラフィ法により島状にパ
ターニングした後、ゲート絶縁膜１１を形成する。ゲー
ト絶縁膜には透明絶縁性基板として石英基板を使用した
場合、ＭＯＳ工程を流用した高温ドライ酸化により緻密
で信頼性の高い酸化膜を形成できる。また、窒化膜やＨ
ＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ＣＶＤ Ｓ
ｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ Ｆｉｌｍ）等を用いて
も良い。次にゲート線１２を形成する。ゲート線材料と
しては、多結晶シリコンを使用する。しかし、多結晶シ
リコンはシート抵抗が２０Ω以上と高いため、横方向の
画素数が増大するとゲート走査線遅延を生じ易くなる。
そこで、更に低抵抗なモリブデンシリサイド（以下、Ｍ
ｏＳｉXと称す）やタングステンシリサイド（以下、Ｗ
ＳｉXと称す）などの金属化合物やクロム（以下、Ｃｒ
と称す）やモリブデン（以下、Ｍｏと称す），タングス
テン（以下、Ｗと称す）などの金属配線を使用する場合
もある。次に、ゲート線をマスクとして、イオン打ち込
みにより、自己整合的にソース領域１３，ドレイン領域
１４を形成する。次に、基板全面に第１の層間絶縁膜を
形成する。第１の層間絶縁膜は、常圧ＣＶＤ法や、テト
ラエトキシシラン（以下、ＴＥＯＳと称す）ガスを用い
てＳｉＯ2膜を成膜する。前記ＳｉＯ2膜の他にプラズマ
ＣＶＤ法を用いて窒化膜を成膜しても良い。次に、デー
タ線と多結晶シリコンで形成したチャネル導電層１０を
導通させるためにソース領域１３上に開孔部を開け、デ
ータ線１７を形成する。データ線の材料としては、アル
ミニュウム（以下、Ａｌと称す）やＣｒ，Ｍｏ，Ｗなど
のメタル配線を行う。データ線と同層に画素電極１９を
形成してもかまわないが、データ線が最上層にくるた
め、データ線間上に画像表示領域見切り用の遮光層１を
形成できない。また、画素が高精細化してくると、パタ
ーンルール上、データ線と画素電極間のライン・アンド
・スペースが厳しくなり、容量カップリングが大きくな
る。これにより、リーク電流が大きくなり、コントラス
ト不足による表示品質劣化の原因となる。そこで、本発
明ではデータ線を画素電極より下層に埋め込んだ。これ
により、画素電極とデータ線のスペースを考慮する必要
がなく、画素電極領域を広げることが可能となり、光を
透過させることができる開口部面積を稼ぐことができ
る。データ線をフォトリソグラフィ法によりパターニン
グした後、基板全面に第２層間絶縁膜を成膜する。第２
層間絶縁膜の成膜方法としては、データ線材料として使
用する金属薄膜の溶融温度以下の温度で処理しなければ
ならない。そこで、データ線にＡｌを使用する場合、４
５０℃以下の低温で絶縁膜を形成する必要がある。そこ
で、プラズマＴＥＯＳ装置やプラズマ・オゾンＴＥＯＳ
装置，常圧オゾンＴＥＯＳ装置などで低温に絶縁膜を形
成する。前記第２層間絶縁膜上に金属あるいは金属化合
物をスパッタ法等により堆積し、フォトリソグラフィ法
によりパターニングして遮光層１を形成する。前記遮光
層は、画像表示領域外周部の見切りだけでなく、図３
（ｃ）のように画像表示領域中のデータ線やゲート線上
を遮光することも可能である。前記遮光層としては、Ａ
ｌ，Ｃｒ，Ｍｏ，Ｗ等の金属薄膜や、ＭｏＳｉX，ＷＳ
ｉX等の金属化合物薄膜の他に、黒色系の有機薄膜を用
いても良い。次に、ドレイン領域１４上にウエット・エ
ッチングあるいはドライ・エッチングにより開孔し、画
素電極１９でをスパッタ法により成膜し、フォトリソグ
ラフィ法によりパターニングする。画素電極としては、
透明導電膜であるインジュム・スズ酸化物（以下、ＩＴ
Ｏと称す）等を用いる。遮光層と画素電極の工程は逆で
も問題ない。以上の工程により、ＴＦＴを形成する。
を５００〜１５００Å成膜する。チャネル導電膜として
は、駆動用ドライバを内蔵するため、ＣＭＯＳ構造が形
成可能でＴＦＴのＯＮ／０ＦＦ比が高い多結晶シリコン
を使用する。多結晶シリコン成膜方法としては、モノシ
ラン（以下、ＳｉＨ4と称す）を５５０℃〜６５０℃の
温度で熱分解して堆積する減圧ＣＶＤ（Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法がある。ま
た、更にＴＦＴのＯＮ電流を向上させるために、前駆膜
としてプラズマＣＶＤ装置や減圧ＣＶＤ装置により非晶
質シリコンを堆積した後、５５０〜６５０℃で４時間以
上の熱アニールを施すことにより、シリコン結晶を１μ
ｍ以上に大粒径化することができる。結晶を大粒径化す
るには、熱アニールの他にエキシマ・レーザやアルゴン
・レーザなどのレーザアニール等がある。次に、前記多
結晶シリコン膜をフォトリソグラフィ法により島状にパ
ターニングした後、ゲート絶縁膜１１を形成する。ゲー
ト絶縁膜には透明絶縁性基板として石英基板を使用した
場合、ＭＯＳ工程を流用した高温ドライ酸化により緻密
で信頼性の高い酸化膜を形成できる。また、窒化膜やＨ
ＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ＣＶＤ Ｓ
ｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ Ｆｉｌｍ）等を用いて
も良い。次にゲート線１２を形成する。ゲート線材料と
しては、多結晶シリコンを使用する。しかし、多結晶シ
リコンはシート抵抗が２０Ω以上と高いため、横方向の
画素数が増大するとゲート走査線遅延を生じ易くなる。
そこで、更に低抵抗なモリブデンシリサイド（以下、Ｍ
ｏＳｉXと称す）やタングステンシリサイド（以下、Ｗ
ＳｉXと称す）などの金属化合物やクロム（以下、Ｃｒ
と称す）やモリブデン（以下、Ｍｏと称す），タングス
テン（以下、Ｗと称す）などの金属配線を使用する場合
もある。次に、ゲート線をマスクとして、イオン打ち込
みにより、自己整合的にソース領域１３，ドレイン領域
１４を形成する。次に、基板全面に第１の層間絶縁膜を
形成する。第１の層間絶縁膜は、常圧ＣＶＤ法や、テト
ラエトキシシラン（以下、ＴＥＯＳと称す）ガスを用い
てＳｉＯ2膜を成膜する。前記ＳｉＯ2膜の他にプラズマ
ＣＶＤ法を用いて窒化膜を成膜しても良い。次に、デー
タ線と多結晶シリコンで形成したチャネル導電層１０を
導通させるためにソース領域１３上に開孔部を開け、デ
ータ線１７を形成する。データ線の材料としては、アル
ミニュウム（以下、Ａｌと称す）やＣｒ，Ｍｏ，Ｗなど
のメタル配線を行う。データ線と同層に画素電極１９を
形成してもかまわないが、データ線が最上層にくるた
め、データ線間上に画像表示領域見切り用の遮光層１を
形成できない。また、画素が高精細化してくると、パタ
ーンルール上、データ線と画素電極間のライン・アンド
・スペースが厳しくなり、容量カップリングが大きくな
る。これにより、リーク電流が大きくなり、コントラス
ト不足による表示品質劣化の原因となる。そこで、本発
明ではデータ線を画素電極より下層に埋め込んだ。これ
により、画素電極とデータ線のスペースを考慮する必要
がなく、画素電極領域を広げることが可能となり、光を
透過させることができる開口部面積を稼ぐことができ
る。データ線をフォトリソグラフィ法によりパターニン
グした後、基板全面に第２層間絶縁膜を成膜する。第２
層間絶縁膜の成膜方法としては、データ線材料として使
用する金属薄膜の溶融温度以下の温度で処理しなければ
ならない。そこで、データ線にＡｌを使用する場合、４
５０℃以下の低温で絶縁膜を形成する必要がある。そこ
で、プラズマＴＥＯＳ装置やプラズマ・オゾンＴＥＯＳ
装置，常圧オゾンＴＥＯＳ装置などで低温に絶縁膜を形
成する。前記第２層間絶縁膜上に金属あるいは金属化合
物をスパッタ法等により堆積し、フォトリソグラフィ法
によりパターニングして遮光層１を形成する。前記遮光
層は、画像表示領域外周部の見切りだけでなく、図３
（ｃ）のように画像表示領域中のデータ線やゲート線上
を遮光することも可能である。前記遮光層としては、Ａ
ｌ，Ｃｒ，Ｍｏ，Ｗ等の金属薄膜や、ＭｏＳｉX，ＷＳ
ｉX等の金属化合物薄膜の他に、黒色系の有機薄膜を用
いても良い。次に、ドレイン領域１４上にウエット・エ
ッチングあるいはドライ・エッチングにより開孔し、画
素電極１９でをスパッタ法により成膜し、フォトリソグ
ラフィ法によりパターニングする。画素電極としては、
透明導電膜であるインジュム・スズ酸化物（以下、ＩＴ
Ｏと称す）等を用いる。遮光層と画素電極の工程は逆で
も問題ない。以上の工程により、ＴＦＴを形成する。
【０００８】次に、画像表示領域外周部の構成を実施例
に基づいて説明する。最初に、データ線のサンプルホル
ダーと画素間に形成する遮光層について２種類の構造を
試みた。第１の構造の平面図及び断面図を図４に示す。
図４（ｂ）は、図４（ａ）のＡ−Ａ´線の断面を表して
いる。透明絶縁性基板上９に第１層間絶縁膜１６が堆積
し、前記絶縁膜上にデータ配線１７が通り、第２層間絶
縁膜１８上に遮光膜が堆積される。前記遮光膜は金属あ
るいは金属化合物により形成するため、第２の層間絶縁
膜に欠陥がある場合、データ線同士が遮光膜を介してシ
ョートし、縦方向の線欠陥を生じる可能性がある。デー
タ線は、Ａｌ等の金属により配線するので、それ自体、
遮光層の役目を果たす。そこで、第２の構造として図５
に示すように隣あうデータ線間のみに遮光膜１をフォト
リソグラフィ法により島状に形成した。これにより、絶
縁膜不良によるデータ線同士がショートするのを大幅に
防ぐことが可能となり、表示不良を抑制できる。
に基づいて説明する。最初に、データ線のサンプルホル
ダーと画素間に形成する遮光層について２種類の構造を
試みた。第１の構造の平面図及び断面図を図４に示す。
図４（ｂ）は、図４（ａ）のＡ−Ａ´線の断面を表して
いる。透明絶縁性基板上９に第１層間絶縁膜１６が堆積
し、前記絶縁膜上にデータ配線１７が通り、第２層間絶
縁膜１８上に遮光膜が堆積される。前記遮光膜は金属あ
るいは金属化合物により形成するため、第２の層間絶縁
膜に欠陥がある場合、データ線同士が遮光膜を介してシ
ョートし、縦方向の線欠陥を生じる可能性がある。デー
タ線は、Ａｌ等の金属により配線するので、それ自体、
遮光層の役目を果たす。そこで、第２の構造として図５
に示すように隣あうデータ線間のみに遮光膜１をフォト
リソグラフィ法により島状に形成した。これにより、絶
縁膜不良によるデータ線同士がショートするのを大幅に
防ぐことが可能となり、表示不良を抑制できる。
【０００９】次に、ゲート線駆動用ドライバと画素間に
形成する遮光層についても本実施例では、２種類の構造
を試みた。第１の構造の平面図及び断面図を図６に示
す。図６（ｂ）は、図６（ａ）のＣ−Ｃ´線の断面図を
表している。透明絶縁性基板９上にゲート線１２を形成
し、前記ゲート線上に第１層間絶縁膜１６と第２層間絶
縁膜１８を成膜し、最上層に遮光膜１を形成した構造を
している。また、ゲート線は最下層に埋め込まれている
ため、第１層間絶縁膜上にデータ線で使用する金属薄膜
を遮光膜１の代わりに形成しても良い（図示なし）。こ
の構造は、前記図４で示したデータ線の構造と同様に層
間絶縁膜に欠陥が生じた場合、ゲート配線同士でショー
トし、横方向の線欠陥になる可能性がある。そこで第２
の構造として図７に示すように隣あうゲート線間にフォ
トリソグラフィ法により島状にパターニングして遮光層
１を形成した。この際、ゲート線が多結晶シリコンなど
の透過性の材料を用いた場合は、図７（ｂ）に示すよう
に第１層間絶縁膜１６上に、ゲート線膜上１２を覆うよ
うにデータ線１７で使用した金属材料を島状に堆積す
る。これにより、見切り領域を遮光することが可能とな
り、第１層間絶縁膜及び第２層間絶縁膜不良による表示
不良を抑制できる。
形成する遮光層についても本実施例では、２種類の構造
を試みた。第１の構造の平面図及び断面図を図６に示
す。図６（ｂ）は、図６（ａ）のＣ−Ｃ´線の断面図を
表している。透明絶縁性基板９上にゲート線１２を形成
し、前記ゲート線上に第１層間絶縁膜１６と第２層間絶
縁膜１８を成膜し、最上層に遮光膜１を形成した構造を
している。また、ゲート線は最下層に埋め込まれている
ため、第１層間絶縁膜上にデータ線で使用する金属薄膜
を遮光膜１の代わりに形成しても良い（図示なし）。こ
の構造は、前記図４で示したデータ線の構造と同様に層
間絶縁膜に欠陥が生じた場合、ゲート配線同士でショー
トし、横方向の線欠陥になる可能性がある。そこで第２
の構造として図７に示すように隣あうゲート線間にフォ
トリソグラフィ法により島状にパターニングして遮光層
１を形成した。この際、ゲート線が多結晶シリコンなど
の透過性の材料を用いた場合は、図７（ｂ）に示すよう
に第１層間絶縁膜１６上に、ゲート線膜上１２を覆うよ
うにデータ線１７で使用した金属材料を島状に堆積す
る。これにより、見切り領域を遮光することが可能とな
り、第１層間絶縁膜及び第２層間絶縁膜不良による表示
不良を抑制できる。
【００１０】画像表示領域外周部の見切りをＴＦＴ基板
上に作り込むことにより、以下の効果が得られた。
上に作り込むことにより、以下の効果が得られた。
【００１１】図１０に示すように、従来のシール領域
に遮光領域を広げることができるため見切り幅が広くな
る。これにより、本発明の液晶表示装置をテレビやビデ
オムービー，プロジェクター等のモジュールに組み込む
際の合わせ精度に余裕ができるため、実装面での簡略
化，低コスト化が図れる。
に遮光領域を広げることができるため見切り幅が広くな
る。これにより、本発明の液晶表示装置をテレビやビデ
オムービー，プロジェクター等のモジュールに組み込む
際の合わせ精度に余裕ができるため、実装面での簡略
化，低コスト化が図れる。
【００１２】図１２に示すように、対向基板上の遮光
層２７を形成せずに、ＴＦＴ基板２６上の遮光層１上部
にシール領域を形成できるため、ＴＦＴ基板に形成した
画像表示領域２５を広げることが可能となり、アクティ
ブ・マトリックス型液晶表示装置の外形サイズを拡大さ
せることなく、画素数の増加や開口率の向上を図れる。
層２７を形成せずに、ＴＦＴ基板２６上の遮光層１上部
にシール領域を形成できるため、ＴＦＴ基板に形成した
画像表示領域２５を広げることが可能となり、アクティ
ブ・マトリックス型液晶表示装置の外形サイズを拡大さ
せることなく、画素数の増加や開口率の向上を図れる。
【発明の効果】本発明は上記の構成要件を具備すること
により、以下に述べる如き顕著な効果を奏することがで
きる。 （ａ）トランジスタが形成された一方の基板側に遮光層
を形成するため、他方の基板側に遮光層を形成する場合
と比較して、他方の基板とのアライメントずれ等を考慮
して遮光層を大きめに形成する必要がなく、画像表示領
域を広げることが可能である。 （ｂ）画像表示領域にデータ線やゲート線に重なるよう
に遮光層を設けるため、画素電極周辺の光漏れを遮光層
により防ぐことができる。また、この遮光層を、画像表
示領域の外周に画像表示領域に沿って形成するため、ア
ライメントずれがなく、開口率を向上させることが可能
となる。
により、以下に述べる如き顕著な効果を奏することがで
きる。 （ａ）トランジスタが形成された一方の基板側に遮光層
を形成するため、他方の基板側に遮光層を形成する場合
と比較して、他方の基板とのアライメントずれ等を考慮
して遮光層を大きめに形成する必要がなく、画像表示領
域を広げることが可能である。 （ｂ）画像表示領域にデータ線やゲート線に重なるよう
に遮光層を設けるため、画素電極周辺の光漏れを遮光層
により防ぐことができる。また、この遮光層を、画像表
示領域の外周に画像表示領域に沿って形成するため、ア
ライメントずれがなく、開口率を向上させることが可能
となる。
【図１】本発明の実施例を示すアクティブ・マトリック
ス型液晶表示装置の平面構成図。
ス型液晶表示装置の平面構成図。
【図２】本発明の実施例を示すアクティブ・マトリック
ス型液晶表示装置の画素ＴＦＴのデータ線形成までの工
程断面図。
ス型液晶表示装置の画素ＴＦＴのデータ線形成までの工
程断面図。
【図３】本発明の実施例を示すアクティブマトリックス
型液晶表示装置の画素ＴＦＴの前記図２以降の工程断面
図。
型液晶表示装置の画素ＴＦＴの前記図２以降の工程断面
図。
【図４】本発明の実施例を示すアクティブ・マトリック
ス型液晶表示装置のサンプルホルダーと画像表示領域間
の構成図。（ａ）は平面図。（ｂ）はＡ−Ａ´線上の断
面図。
ス型液晶表示装置のサンプルホルダーと画像表示領域間
の構成図。（ａ）は平面図。（ｂ）はＡ−Ａ´線上の断
面図。
【図５】本発明の実施例を示すアクティブ・マトリック
ス型液晶表示装置のサンプルホルダーと画像表示領域間
の構成図。（ａ）は平面図。（ｂ）はＢ−Ｂ´線上の断
面図。
ス型液晶表示装置のサンプルホルダーと画像表示領域間
の構成図。（ａ）は平面図。（ｂ）はＢ−Ｂ´線上の断
面図。
【図６】本発明の実施例を示すアクティブ・マトリック
ス型液晶表示装置のゲート線駆動用ドライバと画像表示
領域間の構成図。（ａ）は平面図。（ｂ）はＣ−Ｃ´線
上の断面図。
ス型液晶表示装置のゲート線駆動用ドライバと画像表示
領域間の構成図。（ａ）は平面図。（ｂ）はＣ−Ｃ´線
上の断面図。
【図７】本発明の実施例を示すアクティブ・マトリック
ス型液晶表示装置のゲート線駆動用ドライバと画像表示
領域間の構成図。（ａ）は平面図。（ｂ）はＤ−Ｄ´線
上の断面図。
ス型液晶表示装置のゲート線駆動用ドライバと画像表示
領域間の構成図。（ａ）は平面図。（ｂ）はＤ−Ｄ´線
上の断面図。
【図８】従来のアクティブ・マトリックス型液晶表示装
置の画素ＴＦＴの断面図。
置の画素ＴＦＴの断面図。
【図９】従来のアクティブ・マトリックス型液晶表示装
置の断面図。
置の断面図。
【図１０】本発明の実施例を示すアクティブ・マトリッ
クス型液晶表示装置の断面図。
クス型液晶表示装置の断面図。
【図１１】本発明の実施例を示すアクティブ・マトリッ
クス型液晶表示装置の断面図。
クス型液晶表示装置の断面図。
１ 遮光層 ２ ＴＦＴ素子 ３ 液晶セル ４ データ線駆動用クロック信号入力端子 ５ データ線駆動用スタート信号入力端子 ６ ビデオ信号入力端子 ７ ゲート線駆動用クロック信号入力端子 ８ ゲート線駆動用スタート信号入力端子 ９ 透明絶縁性基板 １０ チャネル導電層 １１ ゲート絶縁膜 １２ ゲート線 １３ ソース領域 １４ ドレイン領域 １５ イオン不純物 １６ 第１層間絶縁膜 １７ データ線 １８ 第２層間絶縁膜 １９ 画素電極 ２０ 液晶 ２１ 偏向板 ２２ 対向基板 ２３ カラーフィルター ２４ シール剤 ２５ 画像表示領域（画素） ２６ ＴＦＴ基板 ２７ 対向基板側画像表示領域（カラーフィルタ
ー）外周遮光層
ー）外周遮光層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−241181（ＪＰ，Ａ) 特開 平３−12636（ＪＰ，Ａ) 特開 平４−86809（ＪＰ，Ａ) 特開 平３−228022（ＪＰ，Ａ) 特開 平４−253028（ＪＰ，Ａ) 特開 平４−56921（ＪＰ，Ａ) 実開 平３−47588（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】 一対の基板間に液晶を有し、前記一対
の基板の一方の基板に、ゲート線と、データ線と、前記
ゲート線とデータ線に接続されたトランジスタと、前記
トランジスタに接続された画素電極とを有する画像表示
領域を具備したアクティブ・マトリックス型表示装置の
製造方法において、 前記一方の基板に、シリコン、ゲート絶縁膜及びゲート
電極を有する前記トランジスタを形成する工程と、 前記シリコン、前記ゲート絶縁膜及び前記ゲート電極上
に第１の層間絶縁膜を、該第１の層間絶縁膜上に前記デ
ータ線を、該データ線上に第２の層間絶縁膜を形成する
工程と、 前記画像表示領域では前記第２の層間絶縁膜上に配置す
るように、且つ前記画像表示領域の周辺では前記一方の
基板上で前記画像表示領域に沿いシール材と重なる領域
に、遮光膜を形成する工程と、 前記画像表示領域において、前記遮光膜と接するように
前記画素電極を形成する工程とを有することを特徴とす
るアクティブ・マトリックス型表示装置の製造方法。 - 【請求項２】 一対の基板間に液晶を有し、前記一対
の基板の一方の基板にゲート線と、データ線と、前記ゲ
ート線とデータ線に接続されたトランジスタと、前記ト
ランジスタに接続された画素電極とを有する画像表示領
域を具備したアクティブ・マトリックス型表示装置にお
いて、 前記一方の基板にシリコン及びゲート絶縁膜を介して形
成されたゲート電極を備えた前記トランジスタと、 前記シリコン、前記ゲート絶縁膜及び前記ゲート電極上
に配置された第１の層間絶縁膜、該第１の層間絶縁膜上
に配置された前記データ線、及び該データ線上に配置さ
れた第２の層間絶縁膜と、 前記画像表示領域では前記第２の層間絶縁膜上に配置さ
れ、且つ前記画像表示領域の周辺では前記一方の基板上
で前記画像表示領域に沿いシール材と重なる領域に配置
された遮光膜とを有し、 前記画素電極は、前記遮光膜と接するように形成されて
なることを特徴とするアクティブ・マトリックス型表示
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32962292A JP3244552B2 (ja) | 1992-12-09 | 1992-12-09 | アクティブ・マトリックス型表示装置及びその製造方法 |
| JP2000149710A JP3760082B2 (ja) | 1992-12-09 | 2000-05-22 | アクティブ・マトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32962292A JP3244552B2 (ja) | 1992-12-09 | 1992-12-09 | アクティブ・マトリックス型表示装置及びその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149710A Division JP3760082B2 (ja) | 1992-12-09 | 2000-05-22 | アクティブ・マトリックス型液晶表示装置 |
| JP2000149711A Division JP3733278B2 (ja) | 1992-12-09 | 2000-05-22 | アクティブ・マトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175157A JPH06175157A (ja) | 1994-06-24 |
| JP3244552B2 true JP3244552B2 (ja) | 2002-01-07 |
Family
ID=18223416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32962292A Expired - Lifetime JP3244552B2 (ja) | 1992-12-09 | 1992-12-09 | アクティブ・マトリックス型表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3244552B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3163576B2 (ja) * | 1995-06-01 | 2001-05-08 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| JP4619462B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JP3771982B2 (ja) * | 1996-12-03 | 2006-05-10 | ソニー株式会社 | 表示用半導体装置 |
| JP3343645B2 (ja) | 1997-03-25 | 2002-11-11 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US6433841B1 (en) | 1997-12-19 | 2002-08-13 | Seiko Epson Corporation | Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same |
| JP2003035909A (ja) * | 2001-07-24 | 2003-02-07 | Toshiba Corp | 平面表示素子および平面表示素子の製造方法 |
| JP4432937B2 (ja) | 2006-06-06 | 2010-03-17 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| JP5422757B2 (ja) * | 2013-01-16 | 2014-02-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP6486213B2 (ja) * | 2015-06-12 | 2019-03-20 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1992
- 1992-12-09 JP JP32962292A patent/JP3244552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06175157A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995159B2 (ja) | 液晶表示装置及びその製造方法 | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US20040109128A1 (en) | Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device | |
| JP2001166338A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP3788387B2 (ja) | 電気光学装置および電気光学装置の製造方法 | |
| US20110210347A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4285533B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3219685B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3244552B2 (ja) | アクティブ・マトリックス型表示装置及びその製造方法 | |
| KR20040093792A (ko) | 박막트랜지스터 및 그의 형성방법 | |
| JPH08160454A (ja) | 液晶表示装置 | |
| JP3469662B2 (ja) | 液晶表示装置 | |
| KR20070069054A (ko) | 전기 광학 장치, 그 제조 방법, 및 전자기기 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JP3733278B2 (ja) | アクティブ・マトリックス型液晶表示装置 | |
| JP3760082B2 (ja) | アクティブ・マトリックス型液晶表示装置 | |
| JP3815508B2 (ja) | アクティブ・マトリックス型液晶表示装置及びアクティブ・マトリックス型液晶表示装置の製造方法 | |
| JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3614166B6 (ja) | アクティブ・マトリックス型表示装置 | |
| JP3614166B2 (ja) | アクティブ・マトリックス型表示装置 | |
| JP2000098407A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP2001296551A (ja) | 液晶表示装置 | |
| JP2004327539A (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
| JP2000321601A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |