JP2004327539A - 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 - Google Patents

Abstract

【課題】例えば周辺回路内蔵型であると共に画像表示領域にも低温プロセスによるポリシリコン型のＴＦＴを備えてなる半導体装置を製造する際に、これらの周辺回路を構成するＴＦＴや、画像表示領域に作り込まれるＴＦＴに係るトランジスタ特性を効率的に向上させる。
【解決手段】基板上における画像表示領域に、画素スイッチング用のＴＦＴの導電性遮光膜を形成すると同時に、画像表示領域の周辺領域に、周辺回路を構成するＴＦＴ（３０及び３１）のチャネル領域となる領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの導電性遮光膜（２０４ａ）を形成する工程と、導電性遮光膜上に下地絶縁膜（２０６ａ）を介してアモルファスシリコン膜を形成する工程と、アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、該形成されたポリシリコン膜を、前記チャネル領域をなす半導体層（１ａ）として夫々有するＴＦＴを形成する工程とを備える。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、駆動回路内蔵型の液晶装置など、同一基板上に駆動回路或いは周辺回路が作り込まれた電気光学装置等を構成するのに好適に用いられる、ポリシリコン型の薄膜トランジスタ（以下適宜、“ＴＦＴ”と称する）を備えた半導体装置を製造する方法の技術分野に属する。本発明は更に、このような製造方法により製造される半導体装置、並びに該半導体装置を備えてなる例えば液晶装置等の電気光学装置、及び例えば液晶プロジェクタ等の電子機器の技術分野に属する。
【０００２】
【背景技術】
この種の周辺回路内蔵型の液晶装置等の電気光学装置では、その素子基板上の画像表示領域に、画素スイッチング用のＴＦＴが作り込まれる。他方、同一素子基板上の周辺領域には、走査線駆動回路やデータ線駆動回路等の駆動回路或いは周辺回路を構成するＴＦＴが作り込まれる。そして、係る駆動回路によって、走査線駆動やデータ線駆動が行われることで、各画素では画素スイッチング用のＴＦＴによるスイッチング駆動が行われ、全体として、アクティブマトリクス駆動による画像表示動作が行われる。
【０００３】
ここで、より高品位の画像表示を行うためには、各ＴＦＴとしては、アモルファスシリコン膜を半導体層として用いたアモルファスシリコン型のＴＦＴよりも、トランジスタ特性に優れたポリシリコン型のＴＦＴが作り込まれる場合も多い。ポリシリコン膜を形成する方法としては、固相成長法やエネルギービームを照射する方法等が知られている。この中で、ポリシリコン膜の作成時に基板にダメージを与えることなく効率的に結晶成長を促進させる手段として、エネルギービームを照射する方法が有効である。エネルギービームを照射する方法としては、電子ビームアニール法、フラッシュビームアニール法、ランプアニール法、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、レーザアニール法等がある。近年、特にレーザアニールによって結晶化を促進させる方法が汎用化してきている（特許文献１参照）。
【０００４】
【特許文献】
特許文献１ 特開平０４−２８６３１８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、前述の如くレーザアニールを利用した結晶化による結晶粒の改善だけでは、ポリシリコン型のＴＦＴに係るトランジスタ特性を向上させるには限界がある。特に、データ線駆動回路等を含む周辺回路を構成するＴＦＴについては、画素スイッチング用のＴＦＴの場合と異なり、そのスイッチング特性或いはオフ電流特性のみならず、オン電流特性についても或いは駆動能力や駆動周波数特性についても要求が厳しい。このため、従来のレーザアニールを用いてポリシリコン膜を成膜する技術では、より高いトランジスタ特性を有するＴＦＴを形成するのが困難であるという技術的問題点がある。
【０００６】
他方で、プロジェクタ用途など強力な光源光を扱う電気光学装置における、特に画素スイッチング用のＴＦＴの場合には、何らの遮光も施さないのでは、そのチャネル領域への光源光の入射によって、光リーク電流が発生する。即ち、動作時における光源光の入射によって、トランジスタ特性が著しく低下しかねないという問題点もある。
【０００７】
本発明は上記課題に鑑みなされたものであり、例えば周辺回路内蔵型であると共に画像表示領域にもポリシリコン型のＴＦＴを備えてなる半導体装置を製造する際に、これらの周辺回路を構成するＴＦＴや、画像表示領域に作り込まれるＴＦＴに係るトランジスタ特性を効率的に向上させ得る半導体装置の製造方法を提供すること、更にこのような製造方法によって製造されるトランジスタ特性に優れたＴＦＴを備えてなる半導体装置、並びに該半導体装置を具備してなる電気光学装置及び電子機器を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は上記課題を解決するために、基板上における画像表示領域及びその周辺に位置する周辺領域に、材料膜を形成する工程と、形成された該材料膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第１薄膜トランジスタの下側に位置することになる所定パターンの第１材料膜を形成すると同時に、前記周辺領域に、周辺回路を構成する第２薄膜トランジスタのチャネル領域となる領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第２材料膜を形成する工程と、前記第１及び第２材料膜上に下地絶縁膜を介して又は直接に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第１及び第２薄膜トランジスタを形成する工程とを備える。
【０００９】
本発明の第１の半導体装置の製造方法によれば、先ず、基板上における画像表示領域及び周辺領域の両者に、例えば導電膜、絶縁膜、半導体膜、遮光膜等の材料膜を形成する。そして、画像表示領域には、このような材料膜をパターニングすることによって、所定パターンの第１材料膜を形成する。これと同時に、周辺領域には、所定パターンの第２材料膜を形成する。ここで特に、第２材料膜は、周辺回路を構成する第２薄膜トランジスタのチャネル領域となる領域を、基板の面上で側方から少なくとも部分的に囲むように形成される。その後、第１及び第２材料膜上にアモルファスシリコン膜を形成し、これにレーザ等のエネルギービームを照射することによって結晶化してポリシリコン膜を形成する。レーザ照射を用いたレーザアニールの際、周辺領域では、第２薄膜トランジスタのチャネル領域となる領域は、側方から第２材料膜によって囲まれている。ここで、平坦面上の領域と比べて、側方に設けられた低い壁や土手によって一方位或いは方位から囲まれた領域の方が、レーザアニールによるアモルファスシリコンの結晶成長が良好に進む現象は、本願発明者らによって確認されている。従って、本発明の如く囲みの内側に位置する面上で結晶化される、第２薄膜トランジスタにおけるチャネル領域をなす半導体層部分は、優れた結晶性を有するポリシリコン膜として成長することになる。このため、その後、この領域に形成された結晶性に優れたポリシリコン膜から、チャネル領域をなす半導体層を形成することで、第２薄膜トランジスタのトランジスタ特性を効率良く向上させることができる。
【００１０】
以上の結果、周辺回路を構成する第２薄膜トランジスタに係るトランジスタ特性を効率的に向上させ得る。しかも、画像表示領域においても、第２薄膜トランジスタと同時に同一工程によって、第１薄膜トランジスタを形成可能である。加えて、第１薄膜トランジスタの下側に形成された所定パターンの第１材料膜を利用して、遮光機能、配線機能、バックゲート機能等の各種機能を画像表示領域内における各画素で実現可能となる。
【００１１】
本発明の第１の半導体装置の製造方法の一態様では、前記第１及び第２材料膜を形成する工程は、前記第２薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で二方、三方又は四方から囲むように前記第２材料膜を形成する。
【００１２】
この態様によれば、周辺領域において、第２薄膜トランジスタのチャネル領域となる領域は、レーザアニール時には、所定パターンの第２材料膜によって、基板の面上で二方、三方又は四方から囲まれている。従って、この領域では、レーザアニールによるアモルファスシリコンの結晶成長が良好に進み、最終的には、トランジスタ特性に優れた第２薄膜トランジスタを構築可能となる。
【００１３】
或いは、本発明の第１の半導体装置の製造方法の他の態様では、前記第１及び第２材料膜を形成する工程は、前記第２薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で囲むのに代えて、前記第２薄膜トランジスタのチャネル領域となる領域に対して前記基板の面上で一方から隣接する領域に前記第２材料膜を形成する。
【００１４】
この態様によれば、レーザアニール時には、周辺領域において第２薄膜トランジスタのチャネル領域となる領域に対して一方から隣接する領域に、所定パターンの第２材料膜が形成されている。従って、このチャネル領域となる領域では、レーザアニールによるアモルファスシリコンの結晶成長が良好に進み、最終的には、トランジスタ特性に優れた第２薄膜トランジスタを構築可能となる。尚、前述の態様の如く、複数方位から囲まれた領域の方が、結晶性が、より一層良くなる傾向はあるものの、平坦な領域における結晶化の場合と比較すれば、本態様によれば、第２材料膜に隣接する領域では、第２材料膜からの距離や第２材料膜の高さ等に応じて、相応に結晶性を向上させることが可能となる。
【００１５】
本発明の第１の半導体装置の製造方法の他の態様では、前記第１及び第２材料膜を形成する工程は、前記基板の面上で、前記第２薄膜トランジスタのチャネル領域となる領域並びにソース及びドレインとなる領域とに沿って延びるように前記第２材料膜を形成する。
【００１６】
この態様によれば、レーザアニール時には、第２材料膜が、第２薄膜トランジスタのチャネル領域となる領域並びにソース及びドレインとなる領域とに沿って延びるように形成されている。従って、当該レーザアニールによって、第２薄膜トランジスタを構成する半導体層は、チャネル領域からソース及びドレインに至るまで、結晶性が良好となる。よって、第２薄膜トランジスタのトランジスタ特性を顕著に向上させることが可能となる。
【００１７】
本発明の第１の半導体装置の製造方法の他の態様では、前記第１及び第２材料膜は、導電膜からなり、前記第１及び第２薄膜トランジスタのうち少なくとも一方のバックゲートを構成する。
【００１８】
この態様によれば、第１及び第２材料膜は、導電膜からなり、第１薄膜トランジスタや第２薄膜トランジスタの下側には、導電膜が形成されている積層構造が基板上に得られる。そして、このような導電膜から、バックゲートが形成されることで、第１薄膜トランジスタ及び第２薄膜トランジスタのうち少なくとも一方は、バックゲート型ＴＦＴとして構築されることになる。
【００１９】
本発明の第１の半導体装置の製造方法の他の態様では、前記材料膜を形成する工程は、前記材料膜として、遮光膜を形成し、前記第１及び第２材料膜を形成する工程は、前記画像表示領域に、前記第１材料膜として、画素スイッチング用の第１薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第１遮光膜を形成する。
【００２０】
この態様によれば、第１及び第２材料膜は、例えばクロム、チタン、モリブデン、タングステン、アルミニウム等の遮光膜からなり、第１薄膜トランジスタや第２薄膜トランジスタの下側には、遮光膜が形成されている積層構造が基板上に得られる。そして、このような遮光膜によって、チャネル領域を基板の下側から覆うことで、製造された第１薄膜トランジスタは、例えば、バックライトからの外部照射光や、基板の裏面反射光等の戻り光に対する遮光性能に優れることになり、光リーク電流が顕著に低減されることになる。この結果、特にオフ電流特性など第１薄膜トランジスタにおけるトランジスタ特性を効率良く向上させることが可能となる。
【００２１】
この態様では、前記第１及び第２遮光膜を形成する工程は、前記第１薄膜トランジスタのチャネル領域に加えてソース及びドレインとなる領域を、前記基板の面上で完全に覆うように前記第１遮光膜を形成してもよい。
【００２２】
このように製造すれば、画像表示領域において、第１遮光膜は、第１薄膜トランジスタのチャネル領域に加えてソース及びドレインとなる領域を、完全に覆うので、第１薄膜トランジスタにおける、外部照射光や戻り光等に対する遮光性能に、より一層優れることになる。
【００２３】
或いはこの態様では、前記第１及び第２遮光膜を形成する工程は、前記遮光膜をパターニングすることによって、前記画像表示領域において、前記第１薄膜トランジスタのソース及びドレインとなる領域を、前記基板の面上で側方から少なくとも部分的に囲むように第３遮光膜を形成してもよい。
【００２４】
このように製造すれば、第１薄膜トランジスタについては、そのソース及びドレインとなる領域が、側方から第３遮光膜によって囲まれる。よって、レーザアニール時に、ソース及びドレインとなる領域におけるポリシリコン膜の結晶性が向上する。しかも、完成時には、第１薄膜トランジスタのチャネル領域となる領域については、第１遮光膜によって外部照射光や戻り光等を遮光できるので、全体として、トランジスタ特性により一層優れた第１薄膜トランジスタを構築できる。
【００２５】
本発明の第１の半導体装置の製造方法の他の態様では、前記１及び第２材料膜を形成する工程は、前記第１材料膜の縁部が前記第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第１材料膜を形成する。
【００２６】
この態様によれば、画像表示領域では、第１材料膜の縁部が第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共にソース及びドレインのうち少なくとも一方となる領域が縁部の存在に応じた段差を跨って延びる。従って、レーザアニール時に、当該段差の付近で結晶性がよくなる。即ち、チャネルとソースとの接合部を含めたソース付近や、チャネルとドレインとの接合部を含めたドレイン付近で、結晶性がよくなる。この結果、接合部の結晶性に大きく依存するオフ電流特性に優れた第１薄膜トランジスタを製造できるので、特に、画素スイッチング用として強く要求されているオフ電流特性を効率的に高めることができるので実用上大変有利である。
【００２７】
本発明の第１の半導体装置の製造方法の他の態様では、前記第１及び第２薄膜トランジスタは夫々、トップゲート型であり、前記第１及び第２薄膜トランジスタを形成する工程は、前記ポリシリコン膜を形成する工程の後に、前記ポリシリコン膜上に前記第１及び第２薄膜トランジスタのゲート絶縁膜を形成する工程と、該形成されたゲート絶縁膜上にゲート電極を形成する工程とを含む。
【００２８】
この態様によれば、第１及び第２薄膜トランジスタを形成する工程では、ポリシリコン膜上に第１及び第２薄膜トランジスタのゲート絶縁膜を形成し、更に、このゲート絶縁膜上にゲート電極を形成する。これにより、第１及び第２薄膜トランジスタを夫々、トップゲート型のＴＦＴとして構築可能となる。
【００２９】
但し、前記第１及び第２薄膜トランジスタは、ボトムゲート型であり、前記第１及び第２薄膜トランジスタを形成する工程は、前記アモルファスシリコン膜を形成する工程の前に、前記第１及び第２薄膜トランジスタのゲート絶縁膜を形成する工程を含んでもよい。
【００３０】
本発明の第２の半導体装置の製造方法は上記課題を解決するために、基板上における画像表示領域に、遮光膜を形成する工程と、形成された該遮光膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第１薄膜トランジスタの下側に位置することになる所定パターンの第１遮光膜を形成する工程と、前記第１遮光膜上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に、アモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第１薄膜トランジスタを形成する工程とを備えており、前記第１遮光膜を形成する工程は、前記第１遮光膜の縁部が前記第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第１遮光膜を形成する。
【００３１】
本発明の第２の半導体装置の製造方法によれば、先ず、基板上における画像表示領域に、例えばクロム、チタン、モリブデン、タングステン、アルミニウム等の遮光膜を形成する。そして、このような材料膜をパターニングすることによって、所定パターンの第１遮光膜を形成する。ここで特に、第１遮光膜は、その縁部が第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共にソース及びドレインのうち少なくとも一方となる領域が、第１遮光膜の縁部の存在に応じた段差を跨って延びるように形成される。その後、第１遮光膜上にアモルファスシリコン膜を形成し、これにエネルギービームを照射することによって結晶化してポリシリコン膜を形成する。このようなレーザアニールの際、第１遮光膜の縁部が第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共にソース及びドレインのうち少なくとも一方となる領域が縁部の存在に応じた段差を跨って延びるので、当該段差の付近で結晶性がよくなる。即ち、チャネルとソースとの接合部を含めたソース付近や、チャネルとドレインとの接合部を含めたドレイン付近で、結晶性がよくなる。加えて、第１薄膜トランジスタの下側に第１遮光膜を利用して、第１薄膜トランジスタは、外部照射光や戻り光等に対する遮光性能に優れることになり、光リーク電流が顕著に低減されることになる。この結果、接合部の結晶性に大きく依存するオフ電流特性に優れた第１薄膜トランジスタを製造できる。特に、画素スイッチング用として強く要求されているオフ電流特性を効率的に高めることができるので実用上大変有利である。
【００３２】
以上の結果、画像表示領域に配置された画素スイッチング用の第１薄膜トランジスタに係るトランジスタ特性を効率的に向上させ得る。
【００３３】
本発明の第１の半導体装置は上記課題を解決するために、基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第１薄膜トランジスタと、該第１薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第１材料膜とを備えており、前記基板上における前記画像表示領域の周辺に位置する周辺領域に、周辺回路を構成すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第２薄膜トランジスタと、該第２薄膜トランジスタの前記チャネル領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第２材料膜とを備えており、前記第１及び前記第２材料膜は、同じ一又は複数膜からなり、前記第１及び第２薄膜トランジスタは、同じ複数膜からなる同一積層構造を有する。
【００３４】
本発明の第１の半導体装置によれば、上述した本発明の第１の半導体装置の製造方法によって製造される半導体装置と同様の構成を有し、周辺回路を構成する第２薄膜トランジスタに係るトランジスタ特性は、効率的に高められている。しかも、第１及び第２薄膜トランジスタは、同時に同一工程によって形成可能である。加えて、第１薄膜トランジスタの下側に形成された所定パターンの第１材料膜を利用して、遮光機能、配線機能、バックゲート機能等の各種機能を画像表示領域内における各画素で実現可能となる。
【００３５】
本発明の第１の半導体装置の一態様では、前記材料膜は、遮光膜からなり、前記第１材料膜は、画素スイッチング用の第１薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第１遮光膜からなる。
【００３６】
この態様によれば、第１材料膜は、例えばクロム、チタン、モリブデン、タングステン、アルミニウム等の遮光膜からなり、第１薄膜トランジスタの下側には、遮光膜が形成されている積層構造が基板上に得られる。そして、このような遮光膜によって、チャネル領域を基板の下側から覆うことで、製造された第１薄膜トランジスタは、例えば、バックライトからの外部照射光や、基板の裏面反射光等の戻り光に対する遮光性能に優れることになり、光リーク電流が顕著に低減されることになる。この結果、特にオフ電流特性など第１薄膜トランジスタにおけるトランジスタ特性を効率良く向上させることが可能となる。
【００３７】
但し、前記第１及び第２材料膜は、導電膜からなり、前記第１及び第２薄膜トランジスタのバックゲートを構成してもよい。或いは、下地に敷かれる膜は、導電膜でなくてもよく、絶縁膜或いは半導体膜でもよい。
【００３８】
本発明の第２の半導体装置は上記課題を解決するために、基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第１薄膜トランジスタと、該第１薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第１遮光膜とを備えており、前記第１遮光膜は、その縁部が前記第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように形成されている。
【００３９】
本発明の第２の半導体装置によれば、上述した本発明の第２の半導体装置の製造方法によって製造される半導体装置と同様の構成を有し、画像表示領域に配置された画素スイッチング用の第１薄膜トランジスタに係るトランジスタ特性は、効率的に高められている。
【００４０】
本発明の電気光学装置は、上述した本発明の第１又は第２の半導体装置と、該半導体装置上に形成されており前記第１薄膜トランジスタによりスイッチング制御される画素電極と、前記画素電極によって、電気的に駆動される電気光学物質とを備える。
【００４１】
本発明の電気光学装置は、上述した本発明の第１又は第２の半導体装置を備えるので、画素スイッチング用の薄膜トランジスタや周辺回路を構成する薄膜トランジスタは、トランジスタ特性に優れており、高品位の画像表示が可能となる。
【００４２】
尚、このような電気光学装置は、例えば、一対の基板間に電気光学物質が挟持されてなる液晶装置等でもよいし、一枚の基板上の所定位置に有機ＥＬ材料が配備されたＥＬ表示装置等でもよい。
【００４３】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４４】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【００４５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４６】
【発明の実施の形態】
以下、本発明の各実施形態を図面に基づいて説明する。
【００４７】
（半導体装置の第１実施形態）
本発明の半導体装置の構成及び製造方法に係る第１実施形態について、図１から図５を参照して説明する。図１は、本実施形態の半導体装置に用いられる周辺回路部におけるＴＦＴの構成を示す平面図である。図２は、図１のａ−ａ´断面図である。図３は、本実施形態の半導体装置に用いられる画素部の構成を示す平面図である。図４は、図３のｂ−ｂ´断面図である。図５は、本発明の半導体装置の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、右半面）及び周辺回路部を構成するＴＦＴ（図中、左半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。
【００４８】
先ず、本実施形態の半導体装置の周辺回路部のＴＦＴの構成及び画素部の画素スイッチング用のＴＦＴの構成について図１から図４を参照して説明する。
【００４９】
ここで、本実施形態に係る半導体装置の周辺回路部は、駆動電流特性に優れた多数の相補型ＴＦＴを含んで構成されている。そこで、周辺回路部のＴＦＴとしては、ポリシリコン膜を、チャネル領域をなす半導体層として有し、Ｎチャネル型ＴＦＴ部とＰチャネル型ＴＦＴ部とを夫々１つずつ含んでなる相補型ＴＦＴであるインバータの構成を一例として図１及び図２に示し、これを元に半導体装置の製造方法及び構成について説明を行う。一方、画素部の画素スイッチング用のＴＦＴについても同じく、ポリシリコン膜を、チャネル領域をなす半導体層として有するＴＦＴであり、その構成を図３及び図４に示す。尚、画素スイッチング用のＴＦＴは、高駆動周波数にも対応可能なように、好ましくは、電子がキャリアであるためキャリア移動度に優れたＮチャネル型ＴＦＴからなる。
【００５０】
図１に示すように、周辺回路部のＴＦＴは、ＴＦＴ３０ａ及びＴＦＴ３１ａの２つのＴＦＴを備える。ＴＦＴ３０ａは、Ｐチャネル型ＴＦＴからなり、ＴＦＴ３１ａは、Ｎチャネル型ＴＦＴからなる。ここで、ＴＦＴ３０ａ及びＴＦＴ３１ａは夫々、本実施形態に係る半導体装置の製造工程において同時に形成されるポリシリコン膜からなる半導体層１ａを備える。ＴＦＴ３０ａ及びＴＦＴ３１ａの夫々において、半導体層１ａの一端側（図１及び図２中、左端側）は、コンタクトホール２１４ａを介してソース電極２１６ａに接続されており、他の一端側（図１及び図２中、右端側）は、コンタクトホール２２０ａを介して、周辺回路部における各種信号の出力端子であるドレイン電極２２２ａに接続されている。そして、ソース電極２１６ａは、周辺回路部の高電位側の定電圧電源ＶＤＤに接続されており、ドレイン電極２２２ａは、周辺回路部の低電位側の低電圧電源ＶＳＳに接続されている。また、ＴＦＴ３０ａ及びＴＦＴ３１ａは夫々、共通のゲート電極２１０ａを備え、ゲート電極２１０ａは、周辺回路部における各種信号の入力端子となっている。更に、半導体層１ａは、その一部として、ゲート絶縁膜を含む絶縁膜２０８ａ（図２参照）を挟んでゲート電極２１０ａの下部に位置する領域に、チャネル領域２５０ａを含んで構成されている。ここで特に、周辺回路部のＴＦＴ３０ａ及びＴＦＴ３１ａは、夫々のチャネル領域２５０ａを囲むように、導電性遮光膜２０４ａを備えて構成されている。尚、この導電性遮光膜２０４ａの構成、形成方法、及び作用効果ついては、後で詳述する。
【００５１】
次に、図３に示すように、画素部は、画素スイッチング用のＴＦＴ３０ｂ及び画素電極９ａを備える。ＴＦＴ３０ｂは、製造工程において、周辺回路部の半導体層１ａと同時に形成されるポリシリコン膜からなる半導体層１ｂを備える。ＴＦＴ３０ｂにおいて、半導体層１ｂの一端側は、コンタクトホール２１４ｂを介して、データ線の一部であるソース電極２１６ｂに接続されており、他の一端側は、コンタクトホール２２０ｂを介して画素電極９ａに接続されている。図３中、透明な画素電極９ａの背後には、液晶容量に並列な蓄積容量７０が構築されている。蓄積容量７０は、半導体層１ｂの一端側から延設されており、不純物ドープにより低抵抗化された画素電位側容量電極３０１を有する。蓄積容量７０は、このような画素電位側容量電極３０１に誘電体膜を介して対向配置されると共に容量線３００の一部からなる固定電位側容量電極を更に有する。尚、容量線３００は、ゲート電極２１０ｂと同一の導電膜から形成されている。
【００５２】
また、ＴＦＴ３０ｂは、ゲート電極２１０ｂを備える。ここで、ソース電極２１６ｂからは、例えば画像信号等が供給される。そして、画像信号は、ゲート電極２１０ｂに供給される、例えば走査信号等に基づいてサンプリングされ、画素電極９ａに供給されることとなる。更に、半導体層１ｂは、その一部として、ゲート絶縁膜を含む絶縁膜２０８ｂ（図４参照）を挟んでゲート電極２１０ｂの下部に位置する領域に、チャネル領域２５０ｂを含んで構成されている。
【００５３】
ここで特に、画素部のＴＦＴ３０ｂは、チャネル領域２５０ｂの全面を下側から覆うように、導電性遮光膜２０４ｂを備えて構成されている。上述の周辺回路部における導電性遮光膜２０４ａは、後で詳述するような本実施形態の半導体装置の製造工程において、画素部の導電性遮光膜２０４ｂと同時に形成され、同一膜からなる。このように、画素部において導電性遮光膜２０４ｂを形成することにより、画素スイッチング用のＴＦＴ３０ｂのチャネル領域２０４ｂに、本実施形態の半導体装置における、例えば、バックライトからの外部照射光や、裏面反射光等の戻り光が照射され、光による励起で光リーク電流が発生してＴＦＴの特性が変化することを、未然に防止することが可能となっている。
【００５４】
次に、図５に示す工程図を参照して、本実施形態の半導体装置の製造方法を、特には、周辺回路部及び画素部の夫々のＴＦＴの形成方法の比較をもって、順を追って説明する。ここで、図５の左半面は、図１のａ―ａ´断面図に対応する個所における、周辺回路部のＴＦＴの形成方法及び手順を示したものであり、図５の右半面は、図３のｂ―ｂ´断面図に対応する個所における、画素スイッチング用ＴＦＴの形成方法及び手順を示したものである。
【００５５】
先ず、図５に示すように、工程（１）では、例えばガラス等からなる基板２００が用意される。
【００５６】
次に、工程（２）では、基板２００上の全面に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、例えば、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜２０２を形成する。ここで、絶縁膜２０２は、この上に積層される導電性遮光膜２０４にエッチングを施す際に（工程（３）参照）、例えば、エッチングガス（或いは、エッチング液）とガラスからの不純物が反応することを防止する。尚、絶縁膜２０２は、周辺回路部及び画素部の両方において共通であるので同一の符号を付して示す。
【００５７】
続いて、基板２００の全面に、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体や金属シリサイド等の金属合金膜からなる導電性遮光膜２０４を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚で形成する。
【００５８】
但し、ＴＦＴを低温プロセスによるポリシリコン膜から形成する本実施形態に係る製造プロセスにおいては、導電性遮光膜は、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属から形成してもよい。或いは、導電性遮光膜は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属等を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００５９】
次に、工程（３）では、周辺回路部及び画素部の両方において同時に、フォトリソグラフィ及びエッチングを施すことにより、図１及び図３に示すような周辺回路部及び画素部夫々の所定のパターンに形成する。即ち、導電性遮光膜から、周辺回路部の導電性遮光膜２０４ａ及び画素部の導電性遮光膜２０４ｂを同時且つ同一工程により形成する。ここで特に、周辺回路部の導電性遮光膜２０４ａは、図１に示したパターンにて形成されることにより、主として、本発明に係るアモルファスシリコン膜の「結晶成長制御」のための凸部として利用され、一方、画素部の導電性遮光膜２０４ｂは、主として、光リーク電流低減のための遮光膜として利用される。尚、導電性遮光膜２０４ａによる「結晶成長制御」についての作用効果については後で詳述する。
【００６０】
続いて、工程（４）では、周辺回路部及び画素部の両方において同時に、上述の工程（２）における絶縁膜２０２の形成と同様の方法で、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜２０６、即ち周辺回路部の下地絶縁膜２０６ａ及び画素部の下地絶縁膜２０６ｂを形成する。この下地絶縁膜２０６の膜厚は、例えば約１００〜２０００ｎｍ程度とする。
【００６１】
次に、周辺回路部及び画素部の両方において同時に、下地絶縁膜２０６上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）法等により、アモルファスシリコン膜を形成する。その後、エキシマレーザ等を用いたレーザアニールを、比較的低温な約３００℃で、アモルファスシリコン膜の全面に施すことにより、アモルファスシリコン膜を結晶化させてポリシリコン膜とする。ここで好ましくは、例えば波長３０８ｎｍ程度のＸｅＣｌや、波長２４８ｎｍ程度のＫｒＦ等の、シリコン膜の吸収の大きい紫外光のエキシマレーザが用いられる。このような結晶を成長させる際、周辺回路においては、上述の導電性遮光膜２０４ａからなる凸部の存在によって、その凸部に囲まれたチャネル領域２５０ａ領域を含む領域におけるアモルファスシリコン膜の結晶化が効果的に促進され、その領域における結晶粒が均一化する。このような「結晶成長制御」についての作用効果については、後で詳述する。
【００６２】
ここでは、エネルギービームとして、レーザを用いた場合を例として説明したが、前述したようにレーザばかりでなく、電子ビームアニール法、フラッシュビームアニール法、ランプアニール法、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法等を用いることも出来る。固相成長法を用いても良い。
【００６３】
ここで、シリコン膜の結晶化の後、リン（Ｐ）やボロン（Ｂ）等のドーパント（不純物）をイオン打ち込み法或いはイオンドーピング法等により導入してもよい。好ましくは、イオンドーピング法を用いることにより、約３００℃の比較的低温環境中でドーパントの活性化が行われる。
【００６４】
続いて、工程（５）では、このように形成されたポリシリコン膜に、周辺回路部及び画素部の両方において同時にフォトリソグラフィ及びエッチングを施すことにより、ＴＦＴのソース領域、チャネル領域及びドレイン領域を含む所定パターンの半導体層１、即ち周辺回路部の半導体層１ａ及び画素部の半導体層１ｂが形成される。このように、周辺回路部の半導体層１ａ及び画素部の半導体層１ｂは同時に且つ同一工程によって形成される。
【００６５】
次に、周辺回路部及び画素部の両方において同時に、上述の減圧ＣＶＤ等により、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜２０８（ゲート絶縁膜を含む）を形成する。即ち、周辺回路部における絶縁膜２０８ａ及び画素部における絶縁膜２０８ｂを形成する。
【００６６】
続いて、周辺回路部及び画素部の両方において同時に、絶縁膜２０８の上に、導電性のゲート電極２１０を形成する。即ち、周辺回路部におけるゲート電極２１０ａ及び画素部におけるゲート電極２１０ｂを形成する。このゲート電極２１０は、上述の減圧ＣＶＤ法等により、導電性のポリシリコン膜を堆積した後、フォトリソグラフィ及びエッチング施すことにより、周辺回路部及び画素部の夫々において所定のパターンを有するようにパターニングされて形成される。尚、本実施形態の半導体装置の比較的低温環境下の製造工程においては、例えば、Ｃｒ、Ｔａ、Ａｌ等の低抵抗金属からなるゲート電極２１０を、スパッタリング等により形成することも可能である。
【００６７】
尚、この工程（５）では、画素部において、ゲート電極２１０ｂをマスクとして、半導体層１ｂに対する不純物の注入を実施することで（好ましくは、約３００℃の比較的低温環境中でのイオンドーピング法を用いる）、半導体層１ｂ中におけるソース領域、チャネル領域及びドレイン領域を形成するようにするとよい。ここで、注入されるドーパント（不純物）がボロン（Ｂ）等のＶ族元素のイオンである場合には、最終的に形成されるＴＦＴはＰチャネル型として、ドーパント（不純物）がリン（Ｐ）等のＩＩＩ族元素のイオンである場合にはＮチャネル型として、夫々形成されることになる。ここで好ましくは、画素部のＴＦＴ３０ｂは、ＩＩＩ族元素のイオン注入により、Ｎチャネル型ＴＦＴとして形成される。一方、周辺回路部においては、先ず、画素部と同時に、Ｖ族元素のイオン注入によりＮチャネル型ＴＦＴであるＴＦＴ３１ａの半導体層１ａ中におけるソース領域、チャネル領域及びドレイン領域を形成し、続いてＮチャネルＴＦＴのみをフォトレジスト等で被覆してＩＩＩ族元素のイオン注入によりＰチャネル型ＴＦＴであるＴＦＴ３０ａの半導体層１ａ中におけるソース領域、チャネル領域及びドレイン領域を形成するようにするとよい。このように、ゲート電極２０６をマスクとして不純物の導入を行えば、いわゆる自己整合的にソース領域、チャネル領域及びドレイン領域を形成することが可能となる。
【００６８】
次に、工程（６）では、周辺回路部及び画素部の両方において同時に、例えば、シリコン酸化膜等からなる第１層間絶縁膜２１２を形成した後、第１層間絶縁膜２１２にドライエッチング等を施すことで、半導体層１ａのソース領域に通ずるコンタクトホール２１４及び半導体層１ａのドレイン領域に通ずるコンタクトホール２２０を穿設し、第１層間絶縁膜２１２上及びコンタクトホール２１４及びコンタクトホール２２０の内部を含めて、例えばアルミニウム等からなるソース電極２１６及びドレイン電極２２２を形成する。ソース電極２１６の形成の後、第２層間絶縁膜２１８を形成する。
【００６９】
以上の工程（１）〜（６）により、基板２００上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。ここで特に、上述の本実施形態の半導体装置の製造方法は、例えば４００℃といった約６００℃以下である比較的低温環境下で行われる低温ポリシリコンプロセスからなるため、例えば９００℃或いはそれ以上といった約１０００℃以上である高温ポリシリコンプロセスにおいて適用が困難な、比較的安価な例えばガラス基板等を利用することが可能となっており、本実施形態に係る半導体装置からなる電気光学装置の低コスト化及び大画面化が比較的容易に可能となっている。
【００７０】
ここで、本実施形態に係る半導体装置の製造方法においては特に、周辺回路部において、アモルファスシリコン膜をレーザアニールによって結晶化させてポリシリコン膜とする際に、その結晶成長をより促進させるため、「結晶成長制御」が行われている。
【００７１】
より具体的には、上述の工程（３）において、画素部のチャネル領域２５０ｂにおける光リーク電流を防止するために設けられる画素部の導電性遮光膜２０４ｂが画素部に形成されるのと同時に、周辺回路部には、導電性遮光膜２０４ａが図１に示したようなパターンにて形成されている。そして、その後の工程（４）においてアモルファスシリコン膜が形成された段階で、図５に示すように、そのパターンの領域が導電性遮光膜の膜厚分だけ突出した状態となっている。続いて、上述のようにアモルファスシリコン膜の全面にレーザアニールを施す際に、導電性遮光膜２０４ａによって形成された凸部付近、特に導電性遮光膜２０４ａに囲まれた部分では、ＴＦＴ特性を大きく左右させるチャネル領域２５０ａの部分の結晶粒の粒径がより大きく成長され、複数の結晶粒間で略均一に形成される。即ち、この部分では、ＴＦＴの半導体層としてのポリシリコン膜の膜質が向上されている。これは、後に詳述するように凸部による段差付近では、シリコンの結晶成長がより促進されるという性質を利用したものである。
【００７２】
ここで、本願発明者の研究により明らかになった、上述のような凸部による結晶成長への効果を、図６から図９に示す具体例を参照して説明する。
【００７３】
ここに図６から図９に示す具体例は、本実施形態の半導体装置の製造工程の一部を模擬して、ガラス基板上に導電性遮光膜、下地絶縁膜、及びアモルファスシリコン膜を積層した後、全面にレーザアニールを施した場合の結果である。
【００７４】
以下において、図６及び図７に示す例を“具体例１”、図８及び図９に示す例を“具体例２”として説明する。ここに図６及び図８は夫々、レーザアニールによる結晶化後の基板平面を上から臨んだ平面図であり、図７は、図６のＨ−Ｈ´断面図であり、図９は、図８のＡ−Ａ´断面図である。尚、具体例１及び具体例２において積層された夫々の膜構成及び形成方法は、上述の本実施形態の半導体装置の一部と対応しており、対応する夫々の層にはその対応関係を示すために、同じ符号を付して称する。例えば、周辺回路部の導電性遮光膜２０４ａに対応する具体例１の導電性遮光膜２０４ｃ及び具体例２の導電性遮光膜２０４ｄのように示す。
【００７５】
図６及び図７に示すように、平坦なガラス基板２００ｃ上に、その平面内における領域Ｗ１に、導電性遮光膜２０４ｃが積層され、次に、基板平面の全面に渡って下地絶縁膜２０６ｃ及びアモルファスシリコン膜１ｃが積層されている。その後、基板平面の全面に渡って、上述の工程（４）と同様に比較的低温な約３００℃の環境下でレーザアニールが施され、アモルファスシリコン膜が結晶化されてポリシリコン膜とされている。尚、本具体例は、レーザアニールの他の条件として、例えば、レーザ光のスキャン方向等については任意とし、複数のスキャン方向等を含む複数条件下での平均的な結果を代表して示すものとする。
【００７６】
このような構成及びその形成方法によって、図６及び図７に示すように、基板平面状の境界線Ｐにおいて導電性遮光膜２０４ｃによる段差が形成されており、最終的な結晶化後のポリシリコンの結晶粒が、その境界線Ｐにおける段差部からＸ方向へ行くのに従って次第に小さくなる結果が得られている。即ち、基板平面状の導電性遮光膜２０４ｃが形成されていない領域Ｗ２のうち、境界線Ｐにおける段差部に接する部分から、例えば２μｍ以内といったような比較的近距離の範囲内において、例えば結晶粒径約１μｍといった程度まで、結晶粒が最も大きく成長している。しかも、複数の結晶粒間でその粒径が略均一に形成されているのが見られる。
【００７７】
これに対して、領域Ｗ２のうち、境界線Ｐにおける段差部から、例えば２μｍ以上といったような比較的遠い領域においては、結晶粒が大きく成長せずに比較的小さいものが含まれている。例えば結晶粒径約０．１μｍ程度の小さいものが含まれている。しかも、結晶粒の面内分布及び結晶粒径においてはばらつきが大きくなっているのが見られる。
【００７８】
更に、図８及び図９に示す具体例２においては、具体例１と同様の工程で、異なるパターンにて導電性遮光膜２０４ｄが形成されている。即ち、図８及び図９に示すように、導電性遮光膜２０４ｄを両側に、約３μｍの間隔を空けて形成し、その間に全体として曲がった溝を形成したような構成となっている。尚、具体例２における各種積層膜の形成手順は、具体例１と同様であるため、説明を省略する。
【００７９】
図８に示すように、両側から導電性遮光膜２０４ｄを形成すると、両側に形成された境界線Ｐにおける段差部及び境界線Ｐ’における段差部´は夫々互いに、上述の具体例１において良好な結晶成長が見られた距離範囲内に位置する。従って、境界線Ｐにおける段差部及び境界線Ｐ’における段差部に挟まれた領域Ｗ２の全面に渡って、レーザアニールによるアモルファスシリコン膜の結晶化が促進される。この結果、最終的な結晶化後のポリシリコン膜は、比較的大きな結晶粒径にて、しかも結晶粒間の粒径が比較的均一に分布するよう形成されている。
【００８０】
以上のような具体例１及び具体例２に示される結果より、レーザアニールによって結晶化されたポリシリコン膜を形成する場合、その結晶粒について粒径を大きく且つ均一に形成したい領域の付近に、上述のような、例えば、導電性遮光膜等による段差部を意図的に設けることにより、その段差部の近傍の結晶化を促進させることが可能となっている。即ち、比較的大きい結晶粒で、且つ、結晶粒間の粒径ばらつきを小さく形成したい部分に、意図的に段差を設けることによって「結晶成長制御」が可能となることが具体例１及び具体例２によって明らかとなっている。
【００８１】
以上のような具体例と同様な効果を得るため、本実施形態の半導体装置の製造工程では特に、周辺回路部のＴＦＴにおいて、導電性遮光膜２０４ａが、意図的に図１のようなパターンで形成されており、導電性遮光膜２０４ａによって形成された段差部が、半導体層１ａのチャネル領域２５０ａを囲むように形成されている。このため、その段差部に囲まれた領域の結晶成長が促進され、チャネル領域２５０ａとなるポリシリコン膜部分には、結果的に比較的大きな粒径の均一なポリシリコン膜の結晶が形成されることとなる。
【００８２】
ここで特に、本実施形態に係る半導体装置が搭載されてなる電気光学装置では、その周辺回路部において、ポリシリコン膜からなるＴＦＴの高いキャリア移動度、及びキャリア移動度に律則される高いオン電流特性が要求される。しかるに、高いキャリア移動度を得るためには、ＴＦＴの製造工程において結晶粒を大きく成長させ、且つ結晶粒径が均一に分布するポリシリコン膜を形成することが非常に有効である。
【００８３】
従って、本実施形態の半導体装置の製造方法によれば、上述のような「結晶成長制御」を行うことによって、高いキャリア移動度の相補型ＴＦＴを周辺回路部に備えた半導体装置を作成することが可能である。
【００８４】
また、本実施形態の半導体装置の製造方法では、上述の「結晶成長制御」のために形成される凸部（段差部）は、画素部における導電性遮光膜２０４ｂの形成と同時に且つ同一工程で形成される。このため、別途に専用の工程を設けることなく、比較的容易にして且つ基板上における積層構造の複雑化を避けつつ、高いキャリア移動度のＴＦＴを周辺回路部に形成することが可能となっている。即ち、本実施形態に係る半導体装置においては、画素部及び周辺回路部の両方に同時に設けられた導電性遮光膜によって、光リーク電流の発生が防止された良好なオフ電流特性を有する画素スイッチング用のＴＦＴと、高いキャリア移動度によって良好なオン電流特性を有する周辺回路部のＴＦＴの両立を図ることが可能となっている。
【００８５】
（半導体装置の第２実施形態）
本発明の半導体装置の構成及び製造方法に係る第２実施形態について、図１０を参照して説明する。ここに図１０は、第２実施形態に係る半導体装置の周辺回路部に用いられるＴＦＴの構成を示す平面図である。尚、図１０において、図１から図４に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００８６】
図１０に示すように、本実施形態に係る半導体装置の周辺回路部に設けられるＴＦＴは、図１に示した導電性遮光膜２０４ａの場合と異なり、導電性遮光膜２０４ａ−２が、ポリシリコン膜からなる半導体層１ａの略全面に渡って両側面から挟むようなパターンで形成されて構成されている。即ち、上述の工程（３）において、アモルファスシリコン膜が基板上の全面に積層された段階で、その後の工程（４）で形成される半導体層１ａのパターンの全長に渡って、即ち半導体層１ａのうちソース電極２１６ａに接続される部分から、コンタクトホール２２０ａを介してドレイン電極２２２ａに接続される部分の全長に沿って、導電性遮光膜２０４ａ−２による両側の段差部に、側方から囲まれた溝のような領域Ｂ（図１０に斜線のハッチングをかけて示した領域）が形成される。このとき、第１実施形態と同様に、アモルファスシリコン膜の全面にレーザアニールを施すと、領域Ｂの全面に渡って結晶成長が促進され、比較的大きな結晶粒径を有し、結晶粒間の粒径ばらつきのない均一なポリシリコン膜が形成されることとなる。その他の構成及び製造方法については、第１実施形態の場合と同様である。
【００８７】
従って、第２実施形態に係る周辺回路部のＴＦＴは、その半導体層１ａにおいて、チャネル領域に加えてソース領域及びドレイン領域においても高いキャリア移動度を有することとなり、第１実施形態と比較して更に高いオン電流特性を有する相補型ＴＦＴとして形成される。
【００８８】
このような第２実施形態におけるオン電流特性の向上に代えて又は加えて、第２実施形態に係るＴＦＴでは、ソース領域及びチャネル領域間の接合部分並びにドレイン領域及びチャネル領域間の接合部分における結晶性の向上による、オフ電流特性の向上が図られる。
【００８９】
従って、特に周辺回路と比べてオフ電流特性が非常に重要となる画素スイッチング用のＴＦＴ（図３及び図４参照）において、このように接合部分における結晶性の向上により、オフ電流特性を向上させれば、動作時における電位保持特性を向上させられる。これにより、高品位の画像表示を比較的容易にして実行可能となる。
【００９０】
加えて、特に画素スイッチング用のＴＦＴにてＬＤＤ構造を採用した場合における、ＬＤＤ領域のポリシリコン膜の結晶性を向上させることによっても、オフ電流特性を顕著に向上させることができ、画質を高める上で、一層有利である。
【００９１】
尚、本実施形態においても第１実施形態と同様に、導電性遮光膜２０４ａ−２は、画素部における導電性遮光膜２０４ａと同時に形成されるため、比較的容易に且つ基板上における積層構造の複雑化を回避しつつ、上述のような良好な特性を持つＴＦＴが得られる。また、このような「結晶成長制御」によって得られるその他の利得についても、第１実施形態の場合と同様である。
【００９２】
（電気光学装置の実施形態）
次に、図１１から図１３を参照して本発明の半導体装置を備えた電気光学装置の実施形態について説明する。本実施形態は、上述した半導体装置の実施形態をＴＦＴアレイ基板として備えたものであり、該ＴＦＴアレイ基板と対向基板とを対向配置して、両者間に液晶等の電気光学物質を挟持してなる電気光学装置に係る実施形態である。
【００９３】
まず、本発明の電気光学装置の全体構成について、図１１及び図１２を参照して説明する。ここに、図１１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図１２は、図１１のＨ−Ｈ´断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００９４】
図１１及び図１２において、本発明に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００９５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００９６】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、本実施形態においては、前記の画像表示領域１０ａの周辺を規定する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００９７】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には特に、上述した本発明の半導体装置の第１実施形態及び第２実施形態における周辺回路の一例たるデータ線駆動回路１０１、並びに外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われる領域には、本発明の半導体装置の第１実施形態及び第２実施形態における周辺回路の他の一例たる走査線駆動回路１０４が設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００９８】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナーに対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００９９】
図１２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１００】
次に、本実施形態に係る電気光学装置の画像表示領域１０ａ内の構成について、図１３を参照しながら説明する。ここに図１３は、電気光学装置の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【０１０１】
図１３において、マトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【０１０２】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【０１０３】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された対向電極２１（図１２参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が付加される。この蓄積容量７０は、走査線３ａに並んで設けられ、定電位に固定された固定電位側容量電極としての容量線３００を含んで構成されている。
【０１０４】
以上図１１から図１３を参照して説明した電気光学装置においては、ＴＦＴアレイ基板１０として、前述した半導体装置の第１又は第２実施形態が用いられているので、データ線駆動回路１０１及び走査線駆動回路１０４を構成するポリシリコン型のＴＦＴは、トランジスタ特性に優れる。しかも、画素スイッチング用のＴＦＴ３０についても、導電性遮光膜で遮光されること並びに、これに加えて又は代えて、ポリシリコン膜の結晶性を向上したことにより、オフ電流特性の向上が顕著に図られている。従って、本実施形態に係る電気光学装置は、高品位の画像表示が可能となる。
【０１０５】
尚、図１１及び図１２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。いずれの回路を構成するＴＦＴについても、前述した実施形態の如く結晶性に優れたポリシリコン膜を利用してＴＦＴとして構築することにより、そのトランジスタ特性を顕著に向上させられる。
【０１０６】
（電子機器）
このように構成された電気光学装置は、各種の電子機器の表示部として用いることができるが、その一例を、図１４〜図１６を参照しつつ具体的に説明する。
【０１０７】
図１４は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【０１０８】
図１４において、電子機器は、表示情報出力源７７、表示情報処理回路７１、電源回路７２、タイミングジェネレータ７３及び液晶表示装置７４を有する。また、液晶表示装置７４は、液晶表示パネル７５及び駆動回路７６を有する。液晶装置７４としては、前述した電気光学装置を用いることができる。
【０１０９】
表示情報出力源７７は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のようなメモリ、各種ディスク等のストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等のような表示情報を、表示情報処理回路７１に供給する。
【０１１０】
表示情報処理回路７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等のような周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫとともに駆動回路７６へ供給する。電源回路７２は、各構成要素に所定の電圧を供給する。
【０１１１】
図１５は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した電気光学装置１００を含んで構成される。
【０１１２】
図１６は、他の電子機器である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した電気光学装置１００からなる表示部とを有している。
【０１１３】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置の製造方法、及び半導体装置の製造方法によって製造される半導体装置、並びに、半導体装置を備える電気光学装置及び電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の半導体装置に係る第１実施形態の周辺回路部におけるＴＦＴの構成を示す平面図である。
【図２】図１のａ−ａ´断面図である。
【図３】本発明の半導体装置に係る第１実施形態の画素部の構成を示す平面図である。
【図４】図３のｂ−ｂ´断面図である。
【図５】本発明の半導体装置の製造方法を示す工程図である。
【図６】具体例１に係る基板平面上のレーザアニールによる結晶化後の状態を示す平面図である。
【図７】図６のＨ−Ｈ´断面図である。
【図８】具体例２に係る基板平面上のレーザアニールによる結晶化後の状態を示す平面図である。
【図９】図８のＡ−Ａ´断面図である。
【図１０】本発明の半導体装置に係る第２実施形態の周辺回路部におけるＴＦＴの構成を示す平面図である。
【図１１】本発明に係る電気光学装置の一実施形態である液晶装置の全体構成を示す平面図である。
【図１２】図１１の、Ｈ−Ｈ´断面図である。
【図１３】本発明に係る電気光学装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。
【図１４】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１５】本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示す斜視図である。
【図１６】本発明に係る電子機器の一実施形態である携帯電話機を示す斜視図である。
【符号の説明】
１・・・半導体層、９ａ・・・画素電極、３０・・・ＴＦＴ、２００・・・基板、２０２・・・絶縁膜、２０４・・・導電性遮光膜、２０６・・・下地絶縁膜、２０８・・・絶縁膜、２１０・・・ゲート電極、２１２・・・第１層間絶縁膜、２１４・・・コンタクトホール、２１６・・・ソース電極、２１８・・・第２層間絶縁膜、２２０・・・コンタクトホール、２２２・・・ドレイン電極、３００・・・容量線

Claims (16)

1. 基板上における画像表示領域及びその周辺に位置する周辺領域に、材料膜を形成する工程と、
   形成された該材料膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第１薄膜トランジスタの下側に位置することになる所定パターンの第１材料膜を形成すると同時に、前記周辺領域に、周辺回路を構成する第２薄膜トランジスタのチャネル領域となる領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第２材料膜を形成する工程と、
   前記第１及び第２材料膜上に下地絶縁膜を介して又は直接に、アモルファスシリコン膜を形成する工程と、
   前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、
   形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第１及び第２薄膜トランジスタを形成する工程と
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記第１及び第２材料膜を形成する工程は、前記第２薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で二方、三方又は四方から囲むように前記第２材料膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１及び第２材料膜を形成する工程は、前記第２薄膜トランジスタのチャネル領域となる領域を、前記基板の面上で囲むのに代えて、前記第２薄膜トランジスタのチャネル領域となる領域に対して前記基板の面上で一方から隣接する領域に前記第２材料膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記第１及び第２材料膜を形成する工程は、前記基板の面上で、前記第２薄膜トランジスタのチャネル領域となる領域並びにソース及びドレインとなる領域とに沿って延びるように前記第２材料膜を形成することを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
5. 前記第１及び第２材料膜は、導電膜からなり、前記第１及び第２薄膜トランジスタのうち少なくとも一方のバックゲートを構成することを特徴とする請求項１から４のいずれか一項に記載の半導体装置の製造方法。
6. 前記材料膜を形成する工程は、前記材料膜として、遮光膜を形成し、
   前記第１及び第２材料膜を形成する工程は、前記画像表示領域に、前記第１材料膜として、画素スイッチング用の第１薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第１遮光膜を形成することを特徴とする請求項１から５のいずれか一項に記載の半導体装置の製造方法。
7. 前記第１及び第２遮光膜を形成する工程は、前記第１薄膜トランジスタのチャネル領域に加えてソース及びドレインとなる領域を、前記基板の面上で完全に覆うように前記第１遮光膜を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第１及び第２遮光膜を形成する工程は、前記遮光膜をパターニングすることによって、前記画像表示領域において、前記第１薄膜トランジスタのソース及びドレインとなる領域を、前記基板の面上で側方から少なくとも部分的に囲むように第３遮光膜を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
9. 前記１及び第２材料膜を形成する工程は、前記第１材料膜の縁部が前記第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第１材料膜を形成することを特徴とする請求項１から６のいずれか一項に記載の半導体装置の製造方法。
10. 前記第１及び第２薄膜トランジスタは夫々、トップゲート型であり、
    前記第１及び第２薄膜トランジスタを形成する工程は、前記ポリシリコン膜を形成する工程の後に、前記ポリシリコン膜上に前記第１及び第２薄膜トランジスタのゲート絶縁膜を形成する工程と、該形成されたゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする請求項１から９のいずれか一項に記載の半導体装置の製造方法。
11. 基板上における画像表示領域に、遮光膜を形成する工程と、
    形成された該遮光膜をパターニングすることによって、前記画像表示領域に、画素スイッチング用の第１薄膜トランジスタの下側に位置することになる所定パターンの第１遮光膜を形成する工程と、
    前記第１遮光膜上に下地絶縁膜を形成する工程と、
    前記下地絶縁膜上に、アモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜にエネルギービームを照射することによって結晶化してポリシリコン膜を形成する工程と、
    形成された該ポリシリコン膜を、前記チャネル領域をなす半導体層として夫々有する前記第１薄膜トランジスタを形成する工程と
    を備えており、
    前記第１遮光膜を形成する工程は、前記第１遮光膜の縁部が前記第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように前記第１遮光膜を形成することを特徴とする半導体装置の製造方法。
12. 基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第１薄膜トランジスタと、該第１薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第１材料膜とを備えており、前記基板上における前記画像表示領域の周辺に位置する周辺領域に、周辺回路を構成すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第２薄膜トランジスタと、該第２薄膜トランジスタの前記チャネル領域を前記基板の面上で側方から少なくとも部分的に囲む所定パターンの第２材料膜と
    を備えており、
    前記第１及び前記第２材料膜は、同じ一又は複数膜からなり、
    前記第１及び第２薄膜トランジスタは、同じ複数膜からなる同一積層構造を有することを特徴とする半導体装置。
13. 前記材料膜は、遮光膜からなり、
    前記第１材料膜は、画素スイッチング用の第１薄膜トランジスタの少なくともチャネル領域となる領域を前記基板上で下側から覆う所定パターンの第１遮光膜からなることを特徴とする請求項１２に記載の半導体装置。
14. 基板上における画像表示領域に、画素電極と、該画素電極をスイッチング制御すると共にポリシリコン膜をチャネル領域をなす半導体層として有する第１薄膜トランジスタと、該第１薄膜トランジスタの少なくとも前記チャネル領域の下側に配置された所定パターンの第１遮光膜とを備えており、
    前記第１遮光膜は、その縁部が前記第１薄膜トランジスタのソース及びドレインのうち少なくとも一方となる領域内に位置すると共に前記ソース及びドレインのうち少なくとも一方となる領域が前記縁部の存在に応じた段差を跨って延びるように形成されていることを特徴とする半導体装置。
15. 請求項１２から１４のいずれか一項に記載の半導体装置と、
    該半導体装置上に形成されており前記第１薄膜トランジスタによりスイッチング制御される画素電極と、
    前記画素電極によって、電気的に駆動される電気光学物質と
    を備えたことを特徴とする電気光学装置。
16. 請求項１５に記載の電気光学装置を具備してなることを特徴とする電子機器。

Images