CN113113424A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN113113424A CN113113424A CN202110284789.8A CN202110284789A CN113113424A CN 113113424 A CN113113424 A CN 113113424A CN 202110284789 A CN202110284789 A CN 202110284789A CN 113113424 A CN113113424 A CN 113113424A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- insulating layer
- retaining wall
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 239000010409 thin film Substances 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 14
- 239000001301 oxygen Substances 0.000 abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 abstract description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 289
- 238000000034 method Methods 0.000 description 10
- 239000004372 Polyvinyl alcohol Substances 0.000 description 9
- 229920002451 polyvinyl alcohol Polymers 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 230000005281 excited state Effects 0.000 description 5
- 230000009545 invasion Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000006059 cover glass Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- -1 moisture Chemical compound 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000003301 hydrolyzing effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
本发明提供一种显示面板，所述显示面板包括：基板、薄膜晶体管层以及至少一第一环形挡墙，通过在所述第一薄膜晶体管的氧化物半导体层的外围设置所述第一环形挡墙，所述第一环形挡墙保护氧化物半导体层免受水氧等的入侵，进而在保护器件优异电学特性的同时，明显改善薄膜晶体管的信赖性。并且在制备氧化物半导体层与所述第一环形挡墙时，所述第一环形挡墙的材料与所述氧化物半导体层材料相同，所述第一环形挡墙与所述氧化物半导体层通过同一光罩制备形成，并没有给新的结构增加了其他光罩，进而并没有增加多余成本。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种显示面板。
背景技术
LTPO(低温多晶氧化物，在同一面板内制作低温多晶硅TFT与氧化物TFT)是一种低功耗的有机电激光显示(OrganicLight-Emitting Diode，OLED)，LTPO TFT具有比LTPS(低温多晶硅)TFT更低的驱动功率。LTPS显示静止图像需要60Hz，但是LTPO可以降低到1Hz，驱动功率大大降低。LTPO将部分晶体管转换成氧化物，漏电流更少，可使电容器电压(电荷)保持一秒钟，以驱动1Hz。LTPS漏电流更大，即使驱动静止像素也需要60Hz；否则，亮度会大幅降低，而LTPO不会。因此LTPO产品具有较低的功耗越来越受到人们的追捧。
与LTPS相比，制造LTPO需要更多的膜层结构。常规的LTPO显示器件，包含低温多晶硅和氧化物两组TFT器件结构，该制程存在制程复杂、信赖性低且光罩数量多的问题。同时氧化物TFT的工作特性对周围气氛很敏感，如氧气，湿气，氢的含量等，例如水氧入侵导致的氧化物薄膜晶体管的阈值电压偏移会造成薄膜晶体管失效。
发明内容
本发明提供一种显示面板，通过在第一薄膜晶体管的氧化物半导体层的周围设置第一环形挡墙，进而保护氧化物半导体层免受水氧等的入侵。
为了达到上述目的，本发明提供一种显示面板，包括：基板；薄膜晶体管层，设于所述基板上，所述薄膜晶体管层包括第一薄膜晶体管以及第二薄膜晶体管；以及至少一第一环形挡墙，围绕所述第二薄膜晶体管的氧化物半导体层。
进一步地，所述的显示面板还包括：第一绝缘层，设于所述基板上方；
所述氧化物半导体层与所述第一环形挡墙同层设于所述第一绝缘层上，所述氧化物半导体层与所述第一环形挡墙材料相同。
进一步地，所述第一环形挡墙的截面形状为对称图形，包括：方形、圆形或花瓣形。
进一步地，所述第一环形挡墙的高度大于等于所述氧化物半导体层的高度。
进一步地，所述第一薄膜晶体管包括低温多晶硅半导体层，所述的显示面板还包括：缓冲层，设于所述基板上，所述低温多晶硅半导体层设于所述缓冲层上；至少一第二环形挡墙，围绕所述低温多晶硅半导体层。
进一步地，所述低温多晶硅半导体层与所述第二环形挡墙同层设于所述缓冲层上，所述低温多晶硅半导体层与所述第二环形挡墙材料相同。
进一步地，所述的显示面板还包括：栅极绝缘层，设于所述缓冲层上且覆盖所述低温多晶硅半导体层以及所述第二环形挡墙；第一栅极层，设于所述栅极绝缘层上且被所述第一绝缘层覆盖；所述第一绝缘层设置在所述第一栅极层和所述氧化物半导体层之间。
进一步地，所述的显示面板还包括：第三绝缘层，设于所述氧化物半导体层上；第二栅极层，设于所述第三绝缘层上；第二绝缘层，设于所述第一绝缘层上且覆盖所述第二栅极层、所述氧化物半导体层以及所述第一环形挡墙。
进一步地，所述的显示面板还包括：第一源漏电极层，设于所述第二绝缘层上，所述第一源漏电极层向下贯穿所述第二绝缘层、所述第一绝缘层及部分所述栅极绝缘层直至所述低温多晶硅半导体层的上表面；以及第二源漏电极层，设于所述第二绝缘层上；所述第二源漏电极层贯穿部分所述第二绝缘层连接所述氧化物半导体层；钝化层，设于所述第二绝缘层上且覆盖所述第一源漏电极层以及所述第二源漏电极层。
进一步地，所述的显示面板还包括：第一遮光层，设于所述基板上且被所述缓冲层覆盖；第二遮光层，设于所述栅极绝缘层上且被所述第一缓冲层覆盖。
本发明的有益效果：本发明提供一种显示面板，通过在所述第一薄膜晶体管的氧化物半导体层的外围设置所述第一环形挡墙，所述第一环形挡墙保护氧化物半导体层免受水氧等的入侵，进而在保护器件优异电学特性的同时，明显改善薄膜晶体管的信赖性。并且在制备氧化物半导体层与所述第一环形挡墙时，所述第一环形挡墙的材料与所述氧化物半导体层材料相同，所述第一环形挡墙与所述氧化物半导体层通过同一光罩制备形成，这并没有给新的结构增加了其他光罩，进而并没有增加多余成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1提供的显示面板的结构示意图；
图2是本发明所述实施例1提供的第一环形挡墙的方形图案平面图；
图3是本发明所述实施例1提供的第一环形挡墙的圆形图案平面图；
图4是本发明所述实施例1提供的第一环形挡墙的花瓣图案平面图；
图5是本发明所述实施例1提供的封装层的结构示意图；
图6是本发明所述实施例1提供的偏光片的结构示意图；
图7是本发明实施例2提供的显示面板的结构示意图。
附图标记说明：
显示面板100、100a；基板101；薄膜晶体管层102；
第一环形挡墙107；第一遮光层105；第二遮光层106；
平坦化层103；像素定义层108；支撑层109；
显示功能层114；封装层115；触控层117；
偏光片118；盖板玻璃119；柔性衬底1011；
阻隔层1012；缓冲层1021；栅极绝缘层1022；
第一绝缘层1023；第二绝缘层1024；钝化层1025；
第一薄膜晶体管110；第二薄膜晶体管120；低温多晶硅半导体层111；
第一栅极层112；第一源漏电极层113；金属电极走线1131；
氧化物半导体层121；第三绝缘层122；第二栅极层123；
第二源漏电极层124；第一电极走线1241；第二电极走线1242；
第一无机层1151；有机层1152；第二无机层1153；
第一TAC层1181；PVA层1182；第二TAC层1183；
第二环形挡墙125a；开槽1081；第一电极104。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
如图1所示，本发明提供一种显示面板100。所述显示面板100包括：基板101、薄膜晶体管层102以及至少一第一环形挡墙107。
所述薄膜晶体管层102设于所述基板101上，所述薄膜晶体管层102中设有第一薄膜晶体管110以及第二薄膜晶体管120；所述至少一第一环形挡墙107围绕所述第一薄膜晶体管110的氧化物半导体层121。本发明通过在所述氧化物半导体层121设计一种具有高阻隔挡墙的新型LTPO结构，利用环形挡墙保护氧化物半导体层121免受水氧等的入侵，进而保护器件优异电学特性的同时，明显改善薄膜晶体管的信赖性，从而制备出性能优异的柔性显示屏幕。
以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例1
如图1所示，本发明实施例1提供的显示面板100，其包括：基板101、第一遮光层105、第二遮光层106、薄膜晶体管层102、第一环形挡墙107、平坦化层103、像素定义层108、支撑层109、显示功能层114、封装层115、触控层117、偏光片118以及盖板玻璃119。
所述基板101包括：柔性衬底1011以及阻隔层1012。所述柔性衬底1011具有阻隔水氧作用，柔性衬底1011可具有较好的抗冲击能力，可以有效保护其他器件。柔性衬底1011的材质为聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一种或多种。所述阻隔层1012设于所述柔性衬底1011上，所述阻隔层1012的材料包括硅系化合物，其用于阻隔水氧的作用。
所述薄膜晶体管层102设于所述阻隔层1012上。所述薄膜晶体管层102包括：缓冲层1021、栅极绝缘层1022、第一绝缘层1023、第二绝缘层1024以及钝化层1025。
所述缓冲层1021设于所述阻隔层1012上；所述第一遮光层105设于阻隔层1012上被所述缓冲层1021覆盖，所述缓冲层1021的材质可以采用SiO2、SiNx中的一种或多种组合。
所述栅极绝缘层1022设于所述缓冲层1021上，所述栅极绝缘层1022的材质可以采用SiO2、SiNx中的一种或多种组合；所述第一绝缘层1023设于所述栅极绝缘层1022上，所述第一绝缘层1023的材质可以采用SiO2、SiNx中的一种或多种组合；所述第二绝缘层1024设于所述第一绝缘层1023上，所述第二绝缘层1024的材质可以采用SiO2、SiNx中的一种或多种组合；所述钝化层1025设于所述第二绝缘层1024上。
其中，所述薄膜晶体管层102中设有第一薄膜晶体管110以及第二薄膜晶体管120。所述第一薄膜晶体管110为低温多晶硅薄膜晶体管，所述第二薄膜晶体管120为氧化物薄膜晶体管，所述第一薄膜晶体管110与所述第二薄膜晶体管120形成LTPO的驱动架构。
所述第一薄膜晶体管110包括：低温多晶硅半导体层111、第一栅极层112以及第一源漏电极层113。
所述低温多晶硅半导体层111设于缓冲层1021上且被所述栅极绝缘层1022覆盖。所述低温多晶硅半导体层111的材料包括低温多晶硅；在制备时，通过沉积一层非晶硅材料，然后通过高温固化法、准分子激光退火法或金属诱导结晶法等方法使非晶硅转化为多晶硅层，然后经过图案化工艺形成多晶硅半导体层。所述栅极绝缘层1022其主要是用于防止所述第一栅极层112与所述低温多晶硅半导体层111之间接触产生短路现象。所述栅极绝缘层1022的材质可以采用SiO2、SiNx中的一种或多种组合。
所述第一栅极层112设于所述栅极绝缘层1022上且被所述第一绝缘层1023覆盖。所述第一栅极层112的材质为金属，如铜Cu或钼Mo。
所述第一源漏电极层113设于第二绝缘层1024上且被所述钝化层1025覆盖，所述第一源漏电极层113穿过所述第二绝缘层1024、所述第一绝缘层1023及部分所述栅极绝缘层1022直至所述低温多晶硅半导体层111的上表面。所述第一源漏电极层113包括金属电极走线1131，所述金属电极走线1131的右端穿过所述第二绝缘层1024、所述第一绝缘层1023以及部分所述栅极绝缘层1022连接至所述低温多晶硅半导体层111的左端；所述金属电极走线1131的左端穿过所述第二绝缘层1024、所述第一绝缘层1023、所述栅极绝缘层1022以及部分所述缓冲层1021连接至所述第一遮光层105的左端。
所述第二遮光层106设于所述栅极绝缘层1022上且被所述第一绝缘层1023覆盖。在实施例1中，所述第二遮光层106与所述第一栅极层112设于同一层，所述第二遮光层106与所述第一栅极层112的材料相同，所述第二遮光层106与所述第一栅极层112通过同一光罩制备形成，即通过沉积一金属材料并图案化得到所述第二遮光层106与所述第一栅极层112。
所述第二薄膜晶体管120包括：氧化物半导体层121、第三绝缘层122、第二栅极层123以及第二源漏电极层124。
所述氧化物半导体层121与所述第一环形挡墙107同层设于第一绝缘层1023上；所述氧化物半导体层121的材料包括ITZO(氧化铟锡锌)或者IGZO(氧化铟镓锌)。所述第一环形挡墙107围绕所述第一薄膜晶体管110的氧化物半导体层121，所述第一环形挡墙107的高度大于等于所述氧化物半导体层121的高度，所述第一环形挡墙107保护氧化物半导体层121免受水氧等的入侵，进而保护器件优异电学特性的同时，明显改善薄膜晶体管的信赖性；所述第一环形挡墙107的截面形状为对称图形，包括：方形(如图2所示)、圆形(如图3所示)或花瓣形(如图4所示)。所述第一环形挡墙107的材料与所述氧化物半导体层材料相同，所述第一环形挡墙107与所述氧化物半导体层121通过同一光罩制备形成，即在制备时，通过沉积一层氧化物半导体材料，然后经过图案化工艺形成述第一环形挡墙107与所述氧化物半导体层121，这并没有给新的结构增加了其他步骤。本实施例并没有对第一环形挡墙107的数量做具体限制，所述第一环形挡墙107作为所述氧化物半导体层121外围的牺牲层，主动吸附入侵的水氧，进而保护所述氧化物半导体层121。
所述第三绝缘层122设于所述氧化物半导体层121上，其主要是用于防止所述第二栅极层123与所述氧化物半导体层121之间接触产生短路现象。所述第三绝缘层122的材质可以采用SiO2、SiNx中的一种或多种组合。
所述第二栅极层123设置于所述第三绝缘层122上，所述第二绝缘层1024将所述氧化物半导体层121、所述第二栅极层123以及所述第一环形挡墙107覆盖；所述第三绝缘层122的材质可以采用SiO2、SiNx中的一种或多种组合。
所述第二源漏电极层124设于第二绝缘层1024上被所述钝化层1025覆盖，所述第二源漏电极层124包括第一电极走线1241以及第二电极走线1242，所述第一电极走线1241的一端(图中的左端)穿过部分所述第二绝缘层1024连接所述氧化物半导体层121的左端，所述第一电极走线1241的另一端(图中的右端)穿过所述第二绝缘层1024、所述第一绝缘层1023以及部分所述栅极绝缘层1022连接所述低温多晶硅半导体层111的右端。所述第二电极走线1242穿过部分所述第二绝缘层1024连接所述氧化物半导体层121的右端。所述第二薄膜晶体管120通过所述第二源漏电极层124连接至所述第一薄膜晶体管110。
所述平坦化层103设于所述薄膜晶体管层102上，其用以提高所述薄膜晶体管层102的平坦度。
所述第一电极104设于所述平坦化层103且连接所述第一薄膜晶体管110，具体地，所述第一电极104穿过所述平坦化层103以及部分所述钝化层1025连接所述金属电极走线1131。
所述像素定义层108设于所述第一电极104上，所述像素定义层108包括一开槽1081，部分所述第一电极104暴露于所述开槽1081中。所述支撑层109设于所述像素定义层108上。
所述显示功能层114设于部分所述第一电极104以及支撑层109上。所述显示功能层114包括有机发光层1141以及阴极1142，所述有机发光层1141设于部分所述第一电极104以及支撑层109上，所述阴极1142设于所述有机发光层1141上。本实施例中所述的有机发光层12可以选用有机电致发光层。其工作原理是：当电力供应至适当电压时，正极空穴与阴极电荷就会在发光层中结合，在库伦力的作用下以一定几率复合形成处于激发态的激子(电子-空穴对)，而此激发态在通常的环境中是不稳定的，激发态的激子复合并将能量传递给发光材料，使其从基态能级跃迁为激发态，激发态能量通过辐射驰豫过程产生光子，释放出光能，产生光亮，依其配方不同产生红、绿和蓝三基色，构成基本色彩。
如图1以及图5所示，所述封装层115设于所述显示功能层114上。所述触控层117设于所述封装层115上，用以实现该显示面板100的触控功能。所述封装层115包括第一无机层1151、有机层1152以及第二无机层1153，所述有机层1152设于所述第一无机层1151与所述第二无机层1153之间，用以封装并保护显示面板100。
如图1以及图6所示，所述偏光片118设于所述触控层117上，所述偏光片118包括：第一TAC层1181(三醋酸纤维素)、PVA层1182(聚乙烯醇)以及第二TAC层1183(三醋酸纤维素)。其中PVA层1182主要是起偏振作用。由于PVA层1182极易水解，在PVA层1182的一侧设置第一TAC层1181，在PVA层1182的另一侧设置第二TAC层1183，利用第一TAC层1181及第二TAC层1183的高透光率、耐水性好以及具备机械强度等优点，保护PVA层1182，防止PVA层1182水解，提升偏光片118的物理特性。
所述盖板玻璃119设于所述偏光片118上。所述盖板玻璃119通过光学胶粘贴于所述偏光片118上。所述盖板剥离主要是用于保护显示面板100的其他膜层，防止显示面板100的其他膜层被水氧侵蚀，减少其的使用寿命，并且防止显示面板100的其他膜层遭受外界压力产生断裂破坏，影响显示面板100的显示效果。
本发明实施例1提供一种显示面板100，所述第一薄膜晶体管110的氧化物半导体层121的外围设置所述第一环形挡墙107，所述第一环形挡墙107保护氧化物半导体层121免受水氧等的入侵，进而保护器件优异电学特性的同时，明显改善薄膜晶体管的信赖性。在制备氧化物半导体层121与所述第一环形挡墙107时，所述第一环形挡墙107的材料与所述氧化物半导体层材料相同，所述第一环形挡墙107与所述氧化物半导体层121通过同一光罩制备形成，这并没有给新的结构增加了其他光罩。
实施例2
如图7所示，本发明实施例2提供一种显示面板100a，与实施例1的结构不同之处在于，所述显示面板100还包括：至少一第二环形挡墙125a，围绕所述低温多晶硅半导体层111a。所述第二环形挡墙125a的截面形状为对称图形，包括：方形、圆形或花瓣形。
所述第二环形挡墙125a与所述低温多晶硅半导体层111a同层设于所述缓冲层1021a上。所述第二环形挡墙125a的高度大于等于所述低温多晶硅半导体层111a的高度，所述第二环形挡墙125a保护低温多晶硅半导体层111a免受水氧等的入侵，进而保护器件优异电学特性的同时，明显改善薄膜晶体管的信赖性。
所述第二环形挡墙125a的材料与所述低温多晶硅半导体层111a材料相同，所述第二环形挡墙125a与所述低温多晶硅半导体层111a通过同一光罩制备形成，即在制备时，在制备时，通过沉积一层非晶硅材料，然后通过高温固化法、准分子激光退火法或金属诱导结晶法等方法使非晶硅转化为多晶硅层，然后经过图案化工艺形成多晶硅半导体层以及第二环形挡墙125a，这并没有给本实施例增加了其他新的掩膜板。本实施例并没有对第二环形挡墙125a的数量做具体限制，所述第二环形挡墙125a作为所述低温多晶硅半导体层111a外围的牺牲层，主动吸附入侵的水氧，进而保护所述低温多晶硅半导体层111a。
以上对本发明实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种显示面板，其特征在于，包括：
基板；
薄膜晶体管层，设于所述基板上，所述薄膜晶体管层包括第一薄膜晶体管以及第二薄膜晶体管，所述第二薄膜晶体管包括氧化物半导体层；以及
至少一第一环形挡墙，围绕所述氧化物半导体层。
2.根据权利要求1所述的显示面板，其特征在于，还包括：
第一绝缘层，设于所述基板上方；
所述氧化物半导体层与所述第一环形挡墙同层设于所述第一绝缘层上，所述氧化物半导体层与所述第一环形挡墙材料相同。
3.根据权利要求2所述的显示面板，其特征在于，
所述第一环形挡墙的截面形状为对称图形，包括：方形、圆形或花瓣形。
4.根据权利要求2所述的显示面板，其特征在于，
所述第一环形挡墙的高度大于等于所述氧化物半导体层的高度。
5.根据权利要求2所述的显示面板，其特征在于，所述第一薄膜晶体管包括低温多晶硅半导体层，
所述显示面板还包括：
缓冲层，设于所述基板上，所述低温多晶硅半导体层设于所述缓冲层上；
至少一第二环形挡墙，围绕所述低温多晶硅半导体层。
6.根据权利要求5所述的显示面板，其特征在于，
所述低温多晶硅半导体层与所述第二环形挡墙同层设于所述缓冲层上，所述低温多晶硅半导体层与所述第二环形挡墙材料相同。
7.根据权利要求5所述的显示面板，其特征在于，还包括：
栅极绝缘层，设于所述缓冲层上且覆盖所述低温多晶硅半导体层以及所述第二环形挡墙；
第一栅极层，设于所述栅极绝缘层上且被所述第一绝缘层覆盖；
所述第一绝缘层设置在所述第一栅极层和所述氧化物半导体层之间。
8.根据权利要求7所述的显示面板，其特征在于，还包括：
第三绝缘层，设于所述氧化物半导体层上；
第二栅极层，设于所述第三绝缘层上；
第二绝缘层，设于所述第一绝缘层上且覆盖所述第二栅极层、所述氧化物半导体层以及所述第一环形挡墙。
9.根据权利要求8所述的显示面板，其特征在于，还包括：
第一源漏电极层，设于所述第二绝缘层上，所述第一源漏电极层向下贯穿所述第二绝缘层、所述第一绝缘层及部分所述栅极绝缘层直至所述低温多晶硅半导体层的上表面；以及
第二源漏电极层，设于所述第二绝缘层上；所述第二源漏电极层贯穿部分所述第二绝缘层连接所述氧化物半导体层；
钝化层，设于所述第二绝缘层上且覆盖所述第一源漏电极层以及所述第二源漏电极层。
10.根据权利要求7所述的显示面板，其特征在于，还包括：
第一遮光层，设于所述基板上且被所述缓冲层覆盖；
第二遮光层，设于所述栅极绝缘层上且被所述第一缓冲层覆盖。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110284789.8A CN113113424B (zh) | 2021-03-17 | 2021-03-17 | 显示面板 |
| PCT/CN2021/084052 WO2022193363A1 (zh) | 2021-03-17 | 2021-03-30 | 显示面板 |
| US17/293,528 US20240130173A1 (en) | 2021-03-17 | 2021-03-30 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110284789.8A CN113113424B (zh) | 2021-03-17 | 2021-03-17 | 显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113424A true CN113113424A (zh) | 2021-07-13 |
| CN113113424B CN113113424B (zh) | 2024-02-02 |
Family
ID=76711653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110284789.8A Active CN113113424B (zh) | 2021-03-17 | 2021-03-17 | 显示面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240130173A1 (zh) |
| CN (1) | CN113113424B (zh) |
| WO (1) | WO2022193363A1 (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327539A (ja) * | 2003-04-22 | 2004-11-18 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
| US20130033655A1 (en) * | 2010-04-16 | 2013-02-07 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for producing same, and display device |
| KR20130022450A (ko) * | 2011-08-24 | 2013-03-07 | 엘지디스플레이 주식회사 | 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법 |
| CN105572993A (zh) * | 2016-01-25 | 2016-05-11 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
| CN106298955A (zh) * | 2016-09-07 | 2017-01-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 |
| CN106531692A (zh) * | 2016-12-01 | 2017-03-22 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN106558538A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| CN106803510A (zh) * | 2015-11-26 | 2017-06-06 | 乐金显示有限公司 | 薄膜晶体管基板、显示器及其制造方法 |
| CN106876386A (zh) * | 2017-02-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板 |
| CN107452756A (zh) * | 2017-07-28 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN107611085A (zh) * | 2017-10-24 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法 |
| US20180033891A1 (en) * | 2016-07-26 | 2018-02-01 | United Microelectronics Corp. | Oxide semiconductor device |
| CN108615822A (zh) * | 2018-04-28 | 2018-10-02 | 武汉华星光电半导体显示技术有限公司 | 柔性oled显示面板及其制备方法、显示装置 |
| CN108666218A (zh) * | 2017-03-29 | 2018-10-16 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
| CN110610947A (zh) * | 2019-08-22 | 2019-12-24 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板及oled面板 |
| CN210272364U (zh) * | 2019-10-23 | 2020-04-07 | 成都中电熊猫显示科技有限公司 | 阵列基板及显示面板 |
| CN111725244A (zh) * | 2020-07-27 | 2020-09-29 | 成都中电熊猫显示科技有限公司 | 低温多晶氧化物阵列基板及其制作方法 |
| CN111725324A (zh) * | 2020-06-11 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11107429B2 (en) * | 2017-03-27 | 2021-08-31 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display device, and organic EL display device |
| CN109285964B (zh) * | 2018-09-28 | 2021-07-30 | 云谷（固安）科技有限公司 | 柔性显示面板及其制备方法、柔性显示装置 |
| CN110649044B (zh) * | 2019-09-30 | 2022-02-25 | 厦门天马微电子有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| CN110993655B (zh) * | 2019-11-26 | 2021-07-23 | 武汉华星光电半导体显示技术有限公司 | 柔性显示面板、柔性显示装置及柔性显示面板的制作方法 |
| CN212571000U (zh) * | 2020-07-27 | 2021-02-19 | 成都中电熊猫显示科技有限公司 | 低温多晶氧化物阵列基板 |
| CN112397565B (zh) * | 2020-12-09 | 2022-08-05 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2021
- 2021-03-17 CN CN202110284789.8A patent/CN113113424B/zh active Active
- 2021-03-30 WO PCT/CN2021/084052 patent/WO2022193363A1/zh active Application Filing
- 2021-03-30 US US17/293,528 patent/US20240130173A1/en active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327539A (ja) * | 2003-04-22 | 2004-11-18 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
| US20130033655A1 (en) * | 2010-04-16 | 2013-02-07 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for producing same, and display device |
| KR20130022450A (ko) * | 2011-08-24 | 2013-03-07 | 엘지디스플레이 주식회사 | 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법 |
| CN106558538A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| CN106803510A (zh) * | 2015-11-26 | 2017-06-06 | 乐金显示有限公司 | 薄膜晶体管基板、显示器及其制造方法 |
| CN105572993A (zh) * | 2016-01-25 | 2016-05-11 | 武汉华星光电技术有限公司 | 阵列基板及液晶显示装置 |
| US20180033891A1 (en) * | 2016-07-26 | 2018-02-01 | United Microelectronics Corp. | Oxide semiconductor device |
| CN106298955A (zh) * | 2016-09-07 | 2017-01-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 |
| CN106531692A (zh) * | 2016-12-01 | 2017-03-22 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN106876386A (zh) * | 2017-02-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板 |
| CN108666218A (zh) * | 2017-03-29 | 2018-10-16 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
| CN107452756A (zh) * | 2017-07-28 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制造方法、显示面板、显示装置 |
| CN107611085A (zh) * | 2017-10-24 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法 |
| CN108615822A (zh) * | 2018-04-28 | 2018-10-02 | 武汉华星光电半导体显示技术有限公司 | 柔性oled显示面板及其制备方法、显示装置 |
| CN110610947A (zh) * | 2019-08-22 | 2019-12-24 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板及oled面板 |
| CN210272364U (zh) * | 2019-10-23 | 2020-04-07 | 成都中电熊猫显示科技有限公司 | 阵列基板及显示面板 |
| CN111725324A (zh) * | 2020-06-11 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
| CN111725244A (zh) * | 2020-07-27 | 2020-09-29 | 成都中电熊猫显示科技有限公司 | 低温多晶氧化物阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022193363A1 (zh) | 2022-09-22 |
| CN113113424B (zh) | 2024-02-02 |
| US20240130173A1 (en) | 2024-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11489140B2 (en) | Display panel and display device with two barrier walls and boss therebetween | |
| KR101015845B1 (ko) | 유기 전계 발광표시장치 | |
| KR101242030B1 (ko) | 유기전계발광 소자 | |
| KR101093424B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| US8759133B2 (en) | Back panel for flat panel display apparatus, flat panel display apparatus comprising the same, and method of manufacturing the back panel | |
| KR20180062284A (ko) | 유기 발광 표시 장치 | |
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| KR20160124301A (ko) | 유기 발광 표시 장치 | |
| CN103633110B (zh) | 有机发光显示器件及其制造方法 | |
| KR100936871B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR20130115657A (ko) | 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치 | |
| KR100685841B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| CN108766989B (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| KR20130092364A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US11882716B2 (en) | Display panel, method for manufacturing same, and display apparatus | |
| CN108807556B (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| KR102135765B1 (ko) | 디스플레이 유닛 | |
| CN113707827A (zh) | 显示面板及其制作方法、显示装置 | |
| KR101308466B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
| CN113113424B (zh) | 显示面板 | |
| CN114220821A (zh) | 显示面板 | |
| KR20120006810A (ko) | 유기 발광 표시 장치 | |
| CN206471332U (zh) | 显示面板及显示装置 | |
| CN111463267A (zh) | 一种显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |