CN106298955A - 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 - Google Patents

低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 Download PDF

Info

Publication number
CN106298955A
CN106298955A CN201610807849.9A CN201610807849A CN106298955A CN 106298955 A CN106298955 A CN 106298955A CN 201610807849 A CN201610807849 A CN 201610807849A CN 106298955 A CN106298955 A CN 106298955A
Authority
CN
China
Prior art keywords
layer
pattern layer
insulating barrier
poly
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610807849.9A
Other languages
English (en)
Inventor
陈辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610807849.9A priority Critical patent/CN106298955A/zh
Publication of CN106298955A publication Critical patent/CN106298955A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种低温多晶硅薄膜晶体管的制作方法，其包括：在基板上形成图案与将形成的多晶硅图案层相同的遮光图案层；在基板上形成覆盖遮光图案层的缓冲层；在缓冲层上形成多晶硅图案层；对多晶硅图案层进行离子注入；在缓冲层上形成覆盖多晶硅图案层的第一绝缘层；在第一绝缘层上形成栅极；对多晶硅图案层再次进行离子注入，以形成两个重掺杂部；在第一绝缘层上形成覆盖栅极的第二绝缘层；形成第一通孔和第二通孔，以将两个重掺杂部暴露；在第二绝缘层上形成填充第一通孔的源极以及填充第二通孔的漏极。本发明在形成多晶硅图案层时，以遮光图案层作为替代掩膜光罩，可以省去一道掩膜光罩，从而降低生产成本。

Description

低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器
技术领域
本发明属于薄膜晶体管的制作技术领域，具体地讲，涉及一种低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器。
背景技术
随着光电与半导体技术的演进，也带动了平板显示器(FlatPanel Display)的蓬勃发展，而在诸多平板显示器中，液晶显示器(Liquid Crystal Display，简称LCD)因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等诸多优越特性，已成为市场的主流。
目前，作为LCD的开关元件而广泛采用的是非晶硅薄膜三极管(a-Si TFT)，但a-SiTFT LCD在满足薄型、轻量、高精细度、高亮度、高可靠性、低功耗等要求仍受到限制。低温多晶硅(Lower Temperature Polycrystal Silicon，LTPS)TFT LCD与a-Si TFT LCD相比，在满足上述要求方面，具有明显优势。
但在目前LTPS的制作过程中，需要多次曝光制程，每次曝光制成都需要一道光罩。然而，光罩的价格极高，其在LTPS的制作过程中成本占比较高。也就是说，如果能省去一道或几道光罩，将会极大地降低LTPS的制作成本，从而提升面板制造商的竞争。
发明内容
为实现上述的目的，本发明提供了一种在制程中可以省去一道光罩的低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器。
根据本发明的一方面，提供了一种低温多晶硅薄膜晶体管的制作方法，其包括：在基板上形成图案与即将形成的多晶硅图案层的图案相同的遮光图案层；在所述基板上形成覆盖所述遮光图案层的缓冲层；在所述缓冲层上形成具有特定图案的多晶硅图案层；对所述多晶硅图案层进行离子注入；在所述缓冲层上形成覆盖所述多晶硅图案层的第一绝缘层；在所述第一绝缘层上形成栅极；对所述多晶硅图案层再次进行离子注入，以形成两个轻掺杂部和两个重掺杂部；在所述第一绝缘层上形成覆盖所述栅极的第二绝缘层；形成贯穿所述第二绝缘层和所述第一绝缘层的第一通孔和第二通孔，以将两个重掺杂部暴露；在所述第二绝缘层上形成填充所述第一通孔与两个重掺杂部之一接触的源极以及填充所述第二通孔与两个重掺杂部之另一接触的漏极。
进一步地，所述低温多晶硅薄膜晶体管的制作方法还包括：在所述第二绝缘层上形成覆盖所述源极和所述漏极的有机平坦层；在所述有机平坦层中形成将所述漏极暴露的第三通孔；在所述有机平坦层上形成公共电极；在所述有机平坦层上形成覆盖所述公共电极并填充所述第三通孔的钝化层；在所述钝化层中形成位于所述第三通孔中的过孔，以将所述漏极暴露；在所述钝化层上形成填充所述过孔与所述漏极接触的像素电极。
进一步地，在所述缓冲层上形成具有特定图案的多晶硅图案层的具体方法包括：在所述缓冲层上形成一非晶硅层；以退火方式使所述非晶硅层再结晶，以形成多晶硅层；在所述多晶硅层上涂布一层光阻；以所述遮光图案层作为掩膜光罩，在所述基板下进行光照射，从而对所述光阻进行曝光；对被曝光的光阻进行显影，将被曝光的光阻去除，以暴露相应位置的多晶硅层；对暴露的多晶硅层进行蚀刻，以将暴露的多晶硅层去除；去除掉剩余的光阻，以形成具有特定图案的多晶硅图案层。
进一步地，所述多晶硅图案层和所述遮光图案层呈U形状。
根据本发明的另一方面，还提供了一种低温多晶硅薄膜晶体管，其包括：在基板上的遮光图案层以及覆盖所述遮光图案层的缓冲层；在所述缓冲层上的具有特定图案的多晶硅图案层，所述多晶硅图案层与所述遮光图案层具有相同的形状，所述多晶硅图案层包括两个轻掺杂部和两个重掺杂部；在所述缓冲层上且覆盖所述多晶硅图案层的第一绝缘层；在所述第一绝缘层上的栅极；在所述第一绝缘层上且覆盖所述栅极的第二绝缘层；贯穿所述第二绝缘层和所述第一绝缘层且将两个重掺杂部暴露的第一通孔和第二通孔；在所述第二绝缘层上的源极和漏极，所述源极填充所述第一通孔与两个重掺杂部之一接触，所述漏极填充所述第二通孔与两个重掺杂部之另一接触。
进一步地，所述低温多晶硅薄膜晶体管还包括：在所述第二绝缘层上且覆盖所述源极和所述漏极的有机平坦层；在所述有机平坦层中且将所述漏极暴露的第三通孔；在所述有机平坦层上的公共电极；在所述有机平坦层上且覆盖所述公共电极并填充所述第三通孔的钝化层；在所述钝化层中且位于所述第三通孔中的过孔，所述过孔将所述漏极暴露；在所述钝化层上且填充所述过孔与所述漏极接触的像素电极。
进一步地，所述多晶硅图案层和所述遮光图案层呈U形状。
根据本发明的又一方面，又提供了一种液晶面板，包括利用上述的低温多晶硅薄膜晶体管的制作方法制成的低温多晶硅薄膜晶体管，或者包括上述的低温多晶硅薄膜晶体管。
根据本发明的又一方面，又提供了一种显示器，其包括上述的液晶面板。
本发明的有益效果：在形成多晶硅图案层时，以遮光图案层作为替代掩膜光罩，可以省去一道掩膜光罩，从而降低生产成本。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的实施例的NMOS晶体管的结构示意图；
图2是根据本发明的实施例的NMOS晶体管的制作方法的流程图；
图3是根据本发明的实施例的遮光图案层和多晶硅图案层的俯视图；
图4是图3的侧视图；
图5a至图5g是根据本发明的实施例的多晶硅图案层的制作方法的流程图；
图6是根据本发明的实施例的液晶显示器的结构示意图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，相同的标号将始终被用于表示相同的元件。
以下对低温多晶硅(Lower Temperature Polycrystal Silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)的结构以及制程进行详细描述。在下面的实施例的描述中，采用NMOS晶体管架构作为低温多晶硅薄膜晶体管的一示例进行说明，单本发明并不限制于此，例如低温多晶硅薄膜晶体管也可以采用CMOS晶体管架构。
图1是根据本发明的实施例的NMOS晶体管的结构示意图。图2是根据本发明的实施例的NMOS晶体管的制作方法的流程图。
一并参照图1和图2，在步骤S201中，在基板100上形成图案与即将形成的多晶硅图案层103的图案相同的遮光图案层101。基板100可例如为一透明的玻璃基板或树脂基板。遮光图案层101可例如由黑色金属材料制成，本发明并不作具体限定。
在步骤S202中，在基板100上形成覆盖该遮光图案层101的缓冲层102。缓冲层102可以是由绝缘材料形成的单层结构，也可以是由至少两种绝缘材料形成的叠层结构。例如，缓冲层102可为通过PECVD工艺在基板100上形成的SiNx/SiOx叠层结构。
在步骤S203中，在缓冲层102上形成多晶硅图案层103。以下对多晶硅图案层103的制作进行详细说明。具体请参照图3至图5。
图3是根据本发明的实施例的遮光图案层和多晶硅图案层的俯视图。图4是图3的侧视图。
在图3和图4中，为了便于示出遮光图案层和多晶硅图案层，将缓冲层102省去。参照图3和图4，遮光图案层101和多晶硅图案层103具有完全相同的形状。优选地，在本实施例中，遮光图案层101和多晶硅图案层103均为U形形状，但本发明并不限制于此，例如遮光图案层101和多晶硅图案层103还可以为T形形状或者其他任何合适的形状。
图5a至图5g是根据本发明的实施例的多晶硅图案层的制作方法的流程图。
参照图5a，在缓冲层102上形成一非晶硅(a-Si)层201。可例如以溅射方式在缓冲层102的表面上形成非晶硅层201。
参照图5b，以退火方式使非晶硅层201再结晶，以形成多晶硅层202。
参照图5c，在多晶硅层202上涂布一层光阻203；
参照图5d，以遮光图案层101作为掩膜光罩，在基板100下进行光照射，从而对光阻203进行曝光。
参照图5e，对被曝光的光阻203进行显影，将被曝光的光阻203去除，以暴露相应位置的多晶硅层202。
参照图5f，对暴露的多晶硅层202进行蚀刻，以将暴露的多晶硅层202去除。
参照图5g，去除掉剩余的光阻203，以形成具有特定图案的多晶硅图案层103。
通过以上的方式，形成具有相同图案的遮光图案层101和多晶硅图案层103。这里，由于在形成多晶硅图案层103时，以遮光图案层101作为掩膜光罩，可以省去一道掩膜光罩，从而降低生产成本。
继续参照图1和图2，在步骤S204中，对多晶硅图案层103进行离子注入。采用N型离子对多晶硅图案层103进行离子注入。N型离子可采用磷/砷(P/As)离子，但本发明并不以此作为限制。
在步骤S205中，在缓冲层102上形成覆盖多晶硅图案层103的第一绝缘层104。第一绝缘层104可以是由绝缘材料形成的单层结构，也可以是由至少两种绝缘材料形成的叠层结构。例如，第一绝缘层104可为通过PECVD工艺在缓冲层102上形成的SiNx/SiOx叠层结构。
在步骤S206中，在第一绝缘层104上形成栅极105。栅极105可例如是钼铝钼(MoAlMo)结构或钛铝钛(TiAlTi)结构。
在步骤S207中，对多晶硅图案层103再次进行离子注入，以形成两个轻掺杂部NM、两个重掺杂部NP以及为未掺杂部P。采用N型离子对多晶硅图案层103进行离子注入。N型离子可采用磷/砷(P/As)离子，但本发明并不以此作为限制。
在步骤S208中，在第一绝缘层104上形成覆盖栅极105的第二绝缘层106。第二绝缘层106可以是由绝缘材料形成的单层结构，也可以是由至少两种绝缘材料形成的叠层结构。例如，第二绝缘层106可为通过PECVD工艺在第一绝缘层104上形成的SiNx/SiOx叠层结构。
在步骤S209中，形成贯穿第二绝缘层106和第一绝缘层104的第一通孔112和第二通孔113，以将两个重掺杂部NP暴露。
在步骤S210中，在第二绝缘层106上形成源极107和漏极108；源极107填充第一通孔112与两个重掺杂部NP之一接触，漏极108填充第二通孔113与两个重掺杂部NP之另一接触。源极107和漏极108可例如是钼铝钼(MoAlMo)结构或钛铝钛(TiAlTi)结构。
当根据本发明的实施例的NMOS晶体管作为低温多晶硅薄膜晶体管应用于液晶显示器中时，根据本发明的实施例的NMOS晶体管的制作方法还包括步骤S211至步骤S216。
继续图1和图2，在步骤S211中，在第二绝缘层106上形成覆盖源极107和漏极108的有机平坦层109。该有机平坦层109可采用有机绝缘材料制成。
在步骤S212中，在平坦层109中形成将漏极108暴露的第三通孔114。
在步骤S213中，在平坦层109上形成公共电极110。该公共电极110可例如由氧化铟锡(ITO)制成，但本发明并不限制于此。
在步骤S214中，在有机平坦层109上形成覆盖公共电极110并填充第三通孔114的钝化层111。
在步骤S215中，在钝化层111中形成位于第三通孔114中的过孔115，该过孔115将漏极108暴露。
在步骤S216中，在钝化层111上形成填充过孔115与漏极108接触的像素电极116。该像素电极116可例如由氧化铟锡(ITO)制成，但本发明并不限制于此。
此外，在液晶显示器中，低温多晶硅薄膜晶体管也可以采用互补金属氧化物半导体(CMOS)晶体管，其由NMOS晶体管和PMOS晶体管形成。在形成CMOS晶体管时，NMOS晶体管和PMOS晶体管是可以同时形成的，而NMOS晶体管的制作方法可以采用图2所示的NMOS晶体管的制作方法。
图6是根据本发明的实施例的液晶显示器的结构示意图。
参照图6，根据本发明的实施例的液晶显示器包括：液晶面板1000、背光模块2000。背光模块2000设置在液晶面板1000的低温多晶硅薄膜晶体管阵列基板200背向彩色滤光片基板100的一侧，以使背光模块2000发出的光线依次通过低温多晶硅薄膜晶体管阵列基板200和彩色滤光片基板100，从而显示影像。
根据本发明的实施例的液晶面板1000包括：彩色滤光片基板(或称CF基板)100、低温多晶硅薄膜晶体管阵列基板(或称Array基板)200以及液晶层300。
彩色滤光片基板100和低温多晶硅薄膜晶体管阵列基板200对盒设置。液晶层300夹设于彩色滤光片基板100和低温多晶硅薄膜晶体管阵列基板200之间，其中，液晶层300中具有若干液晶分子。
在本实施例中，彩色滤光片基板100具有黑色矩阵、多个彩色滤光片(诸如红色滤光片、蓝色滤光片、绿色滤光片等)等必要的元器件，更加具体的构造可以参照现有的相关技术，在此不再赘述。低温多晶硅薄膜晶体管阵列基板200包括图1所示的低温多晶硅薄膜晶体管或者由图2所示的方法制成的低温多晶硅薄膜晶体管。
综上所述，在形成多晶硅图案层时，以遮光图案层作为替代掩膜光罩，可以省去一道掩膜光罩，从而降低生产成本。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (10)

1.一种低温多晶硅薄膜晶体管的制作方法，其特征在于，包括：
在基板上形成图案与即将形成的多晶硅图案层的图案相同的遮光图案层；
在所述基板上形成覆盖所述遮光图案层的缓冲层；
在所述缓冲层上形成具有特定图案的多晶硅图案层；
对所述多晶硅图案层进行离子注入；
在所述缓冲层上形成覆盖所述多晶硅图案层的第一绝缘层；
在所述第一绝缘层上形成栅极；
对所述多晶硅图案层再次进行离子注入，以形成两个轻掺杂部和两个重掺杂部；
在所述第一绝缘层上形成覆盖所述栅极的第二绝缘层；
形成贯穿所述第二绝缘层和所述第一绝缘层的第一通孔和第二通孔，以将两个重掺杂部暴露；
在所述第二绝缘层上形成填充所述第一通孔与两个重掺杂部之一接触的源极以及填充所述第二通孔与两个重掺杂部之另一接触的漏极。
2.根据权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述低温多晶硅薄膜晶体管的制作方法还包括：
在所述第二绝缘层上形成覆盖所述源极和所述漏极的有机平坦层；
在所述有机平坦层中形成将所述漏极暴露的第三通孔；
在所述有机平坦层上形成公共电极；
在所述有机平坦层上形成覆盖所述公共电极并填充所述第三通孔的钝化层；
在所述钝化层中形成位于所述第三通孔中的过孔，以将所述漏极暴露；
在所述钝化层上形成填充所述过孔与所述漏极接触的像素电极。
3.根据权利要求1或2所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，在所述缓冲层上形成具有特定图案的多晶硅图案层的具体方法包括：
在所述缓冲层上形成一非晶硅层；
以退火方式使所述非晶硅层再结晶，以形成多晶硅层；
在所述多晶硅层上涂布一层光阻；
以所述遮光图案层作为掩膜光罩，在所述基板下进行光照射，从而对所述光阻进行曝光；
对被曝光的光阻进行显影，将被曝光的光阻去除，以暴露相应位置的多晶硅层；
对暴露的多晶硅层进行蚀刻，以将暴露的多晶硅层去除；
去除掉剩余的光阻，以形成具有特定图案的多晶硅图案层。
4.根据权利要求1或2所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述多晶硅图案层和所述遮光图案层呈U形状。
5.根据权利要求3所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述多晶硅图案层和所述遮光图案层呈U形状。
6.一种低温多晶硅薄膜晶体管，其特征在于，包括：
在基板上的遮光图案层以及覆盖所述遮光图案层的缓冲层；
在所述缓冲层上的具有特定图案的多晶硅图案层，所述多晶硅图案层与所述遮光图案层具有相同的形状，所述多晶硅图案层包括两个轻掺杂部和两个重掺杂部；
在所述缓冲层上且覆盖所述多晶硅图案层的第一绝缘层；
在所述第一绝缘层上的栅极；
在所述第一绝缘层上且覆盖所述栅极的第二绝缘层；
贯穿所述第二绝缘层和所述第一绝缘层且将两个重掺杂部暴露的第一通孔和第二通孔；
在所述第二绝缘层上的源极和漏极，所述源极填充所述第一通孔与两个重掺杂部之一接触，所述漏极填充所述第二通孔与两个重掺杂部之另一接触。
7.根据权利要求6所述的低温多晶硅薄膜晶体管，其特征在于，所述低温多晶硅薄膜晶体管还包括：
在所述第二绝缘层上且覆盖所述源极和所述漏极的有机平坦层；
在所述有机平坦层中且将所述漏极暴露的第三通孔；
在所述有机平坦层上的公共电极；
在所述有机平坦层上且覆盖所述公共电极并填充所述第三通孔的钝化层；
在所述钝化层中且位于所述第三通孔中的过孔，所述过孔将所述漏极暴露；
在所述钝化层上且填充所述过孔与所述漏极接触的像素电极。
8.根据权利要求6或7所述的低温多晶硅薄膜晶体管，其特征在于，所述多晶硅图案层和所述遮光图案层呈U形状。
9.一种液晶面板，包括薄膜晶体管，其特征在于，所述薄膜晶体管为利用权利要求1至5任一项所述的低温多晶硅薄膜晶体管的制作方法制成的低温多晶硅薄膜晶体管，或者所述薄膜晶体管为权利要求6至8任一项所述的低温多晶硅薄膜晶体管。
10.一种显示器，其特征在于，包括权利要求9所述的液晶面板。
CN201610807849.9A 2016-09-07 2016-09-07 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 Pending CN106298955A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610807849.9A CN106298955A (zh) 2016-09-07 2016-09-07 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610807849.9A CN106298955A (zh) 2016-09-07 2016-09-07 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器

Publications (1)

Publication Number Publication Date
CN106298955A true CN106298955A (zh) 2017-01-04

Family

ID=57710938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610807849.9A Pending CN106298955A (zh) 2016-09-07 2016-09-07 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器

Country Status (1)

Country Link
CN (1) CN106298955A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法
CN113113424A (zh) * 2021-03-17 2021-07-13 武汉华星光电半导体显示技术有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462473A (zh) * 2001-05-10 2003-12-17 皇家菲利浦电子有限公司 一种自动对准光屏蔽层的薄膜晶体管
US20060246360A1 (en) * 2005-03-18 2006-11-02 Eui-Hoon Hwang Flat panel display device with thin film transistors and method of making thereof
CN105448933A (zh) * 2015-11-24 2016-03-30 深圳市华星光电技术有限公司 用于液晶面板中的阵列基板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462473A (zh) * 2001-05-10 2003-12-17 皇家菲利浦电子有限公司 一种自动对准光屏蔽层的薄膜晶体管
US20060246360A1 (en) * 2005-03-18 2006-11-02 Eui-Hoon Hwang Flat panel display device with thin film transistors and method of making thereof
CN105448933A (zh) * 2015-11-24 2016-03-30 深圳市华星光电技术有限公司 用于液晶面板中的阵列基板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法
CN113113424A (zh) * 2021-03-17 2021-07-13 武汉华星光电半导体显示技术有限公司 显示面板
CN113113424B (zh) * 2021-03-17 2024-02-02 武汉华星光电半导体显示技术有限公司 显示面板

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN105097675B (zh) 阵列基板及其制备方法
CN105652541B (zh) 阵列基板的制作方法及液晶显示面板
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN104201152A (zh) 制作显示面板的方法
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN103474430B (zh) 薄膜晶体管基板及其制作方法以及显示器
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN105428355A (zh) 阵列基板及其制作方法、显示装置
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
CN103984175B (zh) 半穿透式半反射式液晶显示器及其制造方法
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN106200173A (zh) 阵列基板及其制作方法
CN104733456A (zh) 一种阵列基板及其制备方法、显示装置
CN103824862A (zh) 薄膜晶体管基板与显示器
CN103035652A (zh) 边缘电场切换型液晶显示板的阵列基底以及其制造方法
CN103227150A (zh) 显示面板及其制作方法
CN103913882B (zh) 液晶显示面板、薄膜晶体管基板及其制造方法
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN113568230B (zh) 阵列基板及制作方法、显示面板
CN104701254B (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN106252364A (zh) 一种goa阵列基板的制作方法及goa阵列基板
CN106298955A (zh) 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器
CN100444405C (zh) 双栅级薄膜电晶体与像素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170104

WD01 Invention patent application deemed withdrawn after publication