CN1462473A - 一种自动对准光屏蔽层的薄膜晶体管 - Google Patents
一种自动对准光屏蔽层的薄膜晶体管 Download PDFInfo
- Publication number
- CN1462473A CN1462473A CN02801552A CN02801552A CN1462473A CN 1462473 A CN1462473 A CN 1462473A CN 02801552 A CN02801552 A CN 02801552A CN 02801552 A CN02801552 A CN 02801552A CN 1462473 A CN1462473 A CN 1462473A
- Authority
- CN
- China
- Prior art keywords
- grid
- raceway groove
- layer
- channel shape
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 66
- 238000013517 stratification Methods 0.000 claims description 49
- 238000009413 insulation Methods 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 3
- 230000037452 priming Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000002362 mulch Substances 0.000 claims 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 28
- 230000008569 process Effects 0.000 description 14
- 239000000203 mixture Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000002520 cambial effect Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000001443 photoexcitation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提出一种减少制造步骤的薄膜晶体管制造方法，其可排除光进入薄膜晶体管沟道形成层的可能性。薄膜晶体管包括栅极(16a)，漏极(12a)，源极(17a)和沟道(24)，以及在透明基片(20)上的屏蔽层(21)。沟道形成层上的沟道(24)利用屏蔽层(21)作为掩模通过光刻形成图案。亦可以用栅极(16a)作为屏蔽层(21)，这样就成为底栅极薄膜晶体管。这种晶体管非常适合用于液晶显示器。
Description
技术领域
本发明涉及一种薄膜晶体管(TFT)的制造方法，更具体地说，涉及一种经过改进的薄膜晶体管制造方法，这种晶体管适用于驱动液晶显示屏像素电极的元件。本发明还涉及这种方法制造的薄膜晶体管和液晶显示屏。
背景技术
薄膜晶体管广泛用于电子器件，如液晶显示装置。尤其是，在有源矩阵型液晶显示屏中，具有源极、漏极、栅极和沟道区的TFT(薄膜晶体管)用作输送像素信息给像素电极的元件。传输型有源矩阵液晶显示屏为这样的TFT(尤其是为沟道区)配置了屏蔽薄膜，这是为了防止设置在显示屏后面的后照光系统的光线进入沟道区。
例如，在上述类型的液晶显示屏面中，当给定的TFT控制在完全断开的状态时，如果后照光系统的光进入此TFT的沟道区，由于光激发载流子在漏极与源极之间可能会产生漏电流。由此，相应的像素电极的电势变化，从而导致显示图象质量下降。上面介绍的屏蔽薄膜就是为了使这种光尽可能少地进入TFT的沟道区，以防止显示图象质量下降。
例如，从美国专利No.4,723,838和No.5,691,782中已公开了配置这样的屏蔽薄膜的液晶显示屏。
美国专利No.4,723,838公开的液晶显示屏，在显示屏的后侧布置了与TFT相应的屏蔽薄膜，每个TFT对应于布置成矩阵的像素电极中相关的一个电极。这些屏蔽薄膜的作用是防止后照光系统的光进入相应TFT的沟道(半导体层)。通常，这种屏蔽薄膜是用下列方法形成。
将遮光材料，如金属，的薄膜在一块透明基片上均匀地形成。然后遮光材料薄膜进行图案制作过程，把对应于形成TFT区域以外的其他部分去掉，由此形成许多屏蔽薄膜。通常，在用上述方法形成屏蔽薄膜的基片上相继形成由SiO2、氮化硅、或类似材料制成的绝缘层，和例如由铟锡氧化物(ITO)制成的透明导电层。源极、漏极以及与漏极整体形成的像素电极通过图案形成工艺分别在上面的透明导电层中形成。然后，已经具有这些元件的基片依次形成由非晶硅(a-Si)或类似材料组成的沟道形成层以及由氮化硅或类似材料组成的栅绝缘层。最后提到的两个层通过在栅绝缘层上的光致抗蚀层形成的图案将除那些岛状区外的部分都清除，光致抗蚀层形成图案是通过顶侧(或光致抗蚀层一侧)的光源的光线进行曝光并进行显影，然后利用具有图案的光致抗蚀层作为掩模进行蚀刻。由此每个岛状区都在其顶部配置了栅极，于是TFT形成。另一方案，可以采用有机材料来制作绝缘层和半导体层，如国际专利申请WO-A01/15223中所公开的。
在以上介绍的制造TFT的常规方法中，除了在屏蔽薄膜形成过程中使用的光掩模之外，还需要另一个光掩模用于岛状区的形成过程。通常，上述两个掩模是各不相同的并且这两个掩模的定位过程中将会发生位置误差，因此，从垂直于基片的方向看，要使相关的屏蔽薄膜与岛状区位置和形状互相重合是十分困难的。由此，从后照光系统来的光可能进入岛状区，也就是TFT的沟道形成区，从而引发光激发载流子。这些载流子造成漏极与源极之间的漏电流增加，这会对显示图像质量造成负面影响。当使屏蔽薄膜大一些来防止这样的光进入时，屏面的数值孔径就可能会下降，或者由于后照光系统来的光过度堵塞而造成黑图。
发明内容
为此，本发明的一个目的是提出一种薄膜晶体管的制造方法，这种方法在不降低显示性能，如数值孔径，的情况下可基本上消除光进入薄膜晶体管沟道形成层的可能性。
本发明的另一目的是提出一种上述类型薄膜晶体管的制造方法，这种方法减少了光掩模的数量，从而具有比常规方法较为简单和费用较低的制造步骤。
本发明还有的目的是提出一种薄膜晶体管，这种晶体管能基本上消除光进入薄膜晶体管沟道形成层的可能性，同时不降低如数值孔径这等显示性能。
本发明还有的目的是提出一种上述类型的薄膜晶体管，这种晶体管能以较低的成本进行制造。
本发明还有的目的是提出一种液晶显示屏，这种屏包括上述类型的薄膜晶体管并且图像质量很少受到后照光系统的负面影响。
为了达到以上的目的，根据本发明，提出了一种薄膜晶体管制造方法。晶体管包括基片；由沟道隔开的源极和漏极；以及通过栅绝缘层与所述沟道隔离的栅极，形成所述沟道的步骤包括设置沟道形成层和利用掩模对所述沟道形成层进行光刻形成图案，其特征在于，所述基片是透明的并设有掩模，用于在所述沟道形成层形成图案，所述掩模是可阻挡光进入所述沟道的屏蔽层。
依照这种方法，当形成岛状沟道形成层时，是从基片一侧(即从后侧)进行曝光的，并利用屏蔽层作为光掩模，这样就不需要准备另一套光掩模，另一套光掩模是常规制造方法从正面曝光所需要的，由此简化了制造步骤。由于利用屏蔽层用作光掩模，当从与基片相垂直的方向看时，屏蔽层与岛状沟道形成层在形状和位置上彼此基本上完全一致，也就是说这两个层是自动对准的。这样，由于后照光系统的光进入沟道形成层而引发光激发载流子的现象可以用有效的方法加以避免，同时不会牺牲数值孔径以及其他的性能。
在此方法的第一实施例中，将源极和漏极配置在基片上，沟道形成层设置到基片上。于是栅极处于顶部。沟道由此实际上处于屏蔽层与栅极之间，栅极由光阻导电材料组成，如金属或充满黑色颗粒的有机导电层。
在还有一个实施例中，光刻形成图案包括下列步骤：
在栅绝缘层上配置光致抗蚀层；
利用所述屏蔽层作为掩模，从所述透明基片一侧来的曝光光线使光致抗蚀层形成图案；以及
利用具有图案的光致抗蚀层作为掩模，有选择地蚀刻所述栅绝缘层和所述沟道形成层，以此形成岛状沟道。
虽然光致抗蚀层可以，例如通过添加光化学辐射引发剂，直接形成图案，但是最好还是通过中间光致抗蚀层间接形成图案。依照此实施例，光致抗蚀层设置在栅绝缘层的顶部。这样做的优点是沟道，尤其是沟道与栅绝缘层之间的界面，得到保护不受污染。
在沟道形成层进行更可取的间接形成图案后，还可对沟道作进一步的保护。在第一方案中，配置起到第二栅绝缘层作用的保护层。在第二方案中，对含有非晶硅的沟道的侧面进行局部氧化。
在第二实施例中，此制造方法包括下列步骤：
在基片上或在基片上的底涂层上配置作为屏蔽层的栅极，栅极包括光阻导电材料，
在栅极上形成栅绝缘层，
在栅绝缘层上形成源极和漏极，
在已有源极和漏极的所述栅绝缘层上设置沟道形成层。
依照此实施例，栅极用作屏蔽层，并且位于基片上。这样制成的晶体管属于底栅极型。根据晶体管的用途和所采用的沟道材料，在源极和漏极顶部可以不再需要任何屏蔽层。如有必要，这种屏蔽层可以配置成无图案的或有图案的。此层可以按照与包括栅极的层相同的图案进行图案制作。这样做的优点是掩模的数量可以减少。
同样，这个第二实施例中，最好将沟道形成层间接地进行图案制作。为此，在光刻形成图案之前，在沟道形成层的顶部设置另外的绝缘层。
最好在沟道顶部配置保护层。如果晶体管是用于液晶显示器，这样的保护层最好限定像素区。
可以观察到，如权利要求所述，在单独的基片上通过一次工艺过程就可以设置许多晶体管。此外，源极和漏极通常在单独的层上形成图案，该层还有许多互连线路。栅极也是在单层上形成图案并包括许多互连线路。如果晶体管是用于液晶显示器，源极或漏极连接至像素电极。
依照本发明，还提供了包括依照权利要求1-8中任一项方法制造出的薄膜晶体管的液晶显示器，此液晶显示器还包括连接于源极或漏极的像素电极以及液晶材料层。这样的显示器可以比较低的成本制成。由于在后照光系统作用下的沟道内不会出现漏电流的这一事实，这种显示器具有良好的图象质量和长久的寿命。
附图说明
本发明的这些和其他方面将参照附图作进一步的讨论和阐明，附图有：
图1是液晶显示屏局部示意平面图，液晶显示屏配置了根据本发明第一实施例制造的薄膜晶体管；
图2是沿图1II-II线的局部剖面图，说明本发明第一实施例的各制造步骤；
图3是说明本发明第一实施例的变化方案中的一些制造步骤的视图；
图4是说明依照本发明第二实施例的薄膜晶体管制造方法的一些步骤的视图，所示是每一步骤中的晶体管的剖面图；
图5是本发明第二实施例的薄膜晶体管制造方法中使用的掩膜的示意平面图。
具体实施方式
现在参照附图介绍本发明的实施例。
图1是液晶显示屏面的平面图，本发明的薄膜晶体管制造方法第一实施例应用于制造顶栅极型薄膜晶体管，图中只示意显示出相应于一个像素的一部分屏面。图2是沿图1II-II线的剖面图，显示了依照第一实施例的制造方法的各个步骤。
第一实施例应用的液晶显示屏面10包括许多像素电极12，像素电极在一块透明基片上形成并按矩阵形式排列，在像素电极与基片之间有绝缘层，透明基片布置在屏面的后侧。每个像素电极12在它相邻处配置一个薄膜晶体管(TFT)14用于驱动此像素电极。TFT 14连接于沿液晶显示屏面10横向延伸的栅极线16和连接于沿屏面纵向延伸的源极线17，并且可由按照像素信息发给这两条线的信号进行驱动。虽然没有在图1上示出，液晶显示屏10还包括透明的保护基片和其他元件，透明的保护基片和这些元件设置在包括透明基片这些元件的如图1所示的上述结构的相对位置上，并在它们之间夹有液晶材料(也就是说，透明保护基片和其他元件被布置在屏面的正面)。经过如此布置的屏面10显示图像是通过将透明保护基片上的透明共用电极与相关像素电极之间存在的电压施加到液晶材料以及通过后照光系统从后侧照明屏面。
在下文中，将参照图2更详细地介绍上述薄膜晶体管14。在以下的介绍中，图2的上侧指的是正面，下侧指的是后面。
首先，准备玻璃和石英透明材料制成的基片20。然后，可用真空溅射法在透明基片20的整个表面上形成一层厚度均匀的由光阻材料，如铬，组成的薄膜。此光阻材料薄膜通过第一光掩模用熟知的光刻法制成图案，形成屏蔽薄膜21，每个屏蔽薄膜位于即将形成的薄膜晶体管14中相关一个(见图2(a))的对应位置。用这样的方法在基片20上形成许多矩阵形式的屏蔽薄膜21，每个屏蔽薄膜具有顶视的矩形形状。
然后，在已经形成屏蔽层21的基片20的整个表面上，用等离子化学气相沉积(CVC)方法形成一层厚度均匀的由SiO2组成的绝缘层22。接着，可用真空溅射方法，在已形成的绝缘层22上形成具有均匀厚度的透明导电材料，如铟锡氧化物(ITO)。利用第二光掩模采用熟知的光刻法使透明的导电材料层形成图案，由此，像素电极12、作为相应的像素电极12一部分的漏电极12a、源极线17以及与相应的源极线17整体形成的源极17a形成(见图2(b))。然后，在图2(b)所示步骤中获得的结构的上表面用磷进行掺杂用于后续步骤。
接着，在上述结构的整个表面上，可用等离子CVD方法依次形成由半导体材料，如非晶硅(a-Si)，组成的沟道形成层24以及由绝缘材料，如氮化硅(SiNx)，组成的栅绝缘层26。此时，上述掺杂的磷扩散入到与像素电极12、漏极12a、源极线17以及源极17a形成界面的沟道形成层24的各部分，由此，形成n+a-Si薄膜，这些薄膜有助于在沟道形成层24与漏极12a和源极17a之间获得良好的电阻接触。然后，在栅绝缘层26上形成光致抗蚀层28。此光致抗蚀层28利用屏蔽层21作为掩模通过从基片20一侧来的光进行曝光。由后侧来的光进行曝光的光致抗蚀层28随后进行显影，由此得到的结果是，那些与屏蔽层21相对应的区28’分别留在栅绝缘层26上。接着，利用光致抗蚀层28’作为掩模采用熟知的蚀刻方法有选择地蚀刻栅绝缘层26和沟道形成层24，由此就形成了各个岛状区30，每个岛状区包括沟道形成层24和栅绝缘层26(见图2(d))。然后用熟知的方法把留在每个岛状区30的光致抗蚀层28清除。
接着，在上述结构的整个表面上形成由绝缘材料，如氮化硅，组成的绝缘层32。然后利用第三光掩模用熟知的光刻法对这个绝缘层32进行图案制作，由此在绝缘层32中形成一些窗口32a，每个窗口暴露相关的一个像素电极12(见图2(e))。
接着，可采用真空溅射方法在此结构的整个表面上形成一定厚度的由铝或类似材料组成的金属层。然后利用第四光掩模用熟知的光刻法对这个金属层进行图案制作，由此在绝缘层32上形成一些栅极16a和栅极线16，每个栅极布置在相关的岛状区30的上方，栅极线共同连接于一排栅极16a(见图2(f))。用这样的方法，从而获得了许多薄膜晶体管14，每个薄膜晶体管包括漏极12a和源极17a、沟道形成层24、栅绝缘层26和31、以及栅极16a。
然后在图2(f)所示的步骤中获得的结构的整个表面上形成一个保护薄膜和/或一个定向薄膜，但是因为这些已广为人知，有关这些步骤的详细介绍将予以省略。
在以上介绍的第一实施例的制造方法中，当形成包括沟道形成层24的岛状沟道形成层30时，曝光是利用屏蔽层21作为光掩模从后侧进行的，这样就无需准备另一光掩模，此另一套光掩模是从正面曝光的常规制造方法所需要的，由此简化了制造步骤。由于把屏蔽层21用作光掩模，当从与基片20相垂直的方向看时，每一屏蔽层21与相对应的岛状沟道形成层24在形状和位置上彼此基本上完全一致，也就是说这两个层自动对准。这样，实际上就不会有由于后照光系统的光进入沟道形成层24而引发光激发载流子的可能性。因此，用此制造方法制造的液晶显示屏面10就能获得对后照光系统不太敏感的良好图象质量。此外，由于上面提到的自动对准的优点，因此不必要把屏蔽层21做成比沟道形成层24过分地大，这样就可以有效的方式来防止后照光系统的光进入沟道形成层24，以及可以避免上面提到的数值孔径的减小。
现在参照图3介绍上述第一实施例的改进方案。
这种改进是通过使沟道形成层的各个侧面是绝缘的来防止沟道形成层24的侧面与栅极16a的图案相接触，而不是用绝缘层32将整个岛状区30覆盖，而且这种改进的制造步骤在下列几个方面与图2所示的那些步骤不同。
在完成图2(d)所示的步骤之后，通过采用熟知的方法进行等离子氧化处理将沟道形成层24的各个侧面氧化使之形成由SiO2组成的绝缘薄膜24a，如图3(e’)所示。然后，把光致抗蚀层28’清除。或者，可以把光致抗蚀层28’在上述等离子氧化处理之前清除。
接着，例如采用真空溅射的方法，在结构的整个表面形成一定厚度的由铝或类似材料组成的金属层。然后使用第四光掩模用熟知的光刻法将此金属层制成图案，这样就在栅绝缘层26上形成了栅极16a’和栅极图案16。
通过这样的改进，就不需要配置第一实施例中的绝缘层32并且只是在沟道形成层24与栅极16a’之间设单一栅极层26，这种单一栅极层使制造步骤简化和成本较低。
以下将介绍本发明的第二实施例，在这个实施例中，将本发明的薄膜晶体管制造方法应用到底栅极型TFT。
图4采用与图2同样的方法显示第二实施例的各个不同步骤。首先，采用真空溅射或类似的方法在由例如玻璃或石英制成的透明基片120的整个表面形成由光阻导电材料，如像铝那样的金属，组成的厚度均匀的层。利用第一光掩模用熟知的光刻法将此金属层制成图案，由此形成栅极116a和栅极线116(见图5)，每条栅极线与栅极116a整体形成(见图4(a))。
接着，在已经形成栅极116a和栅极线116的基片120的整个表面上，用等离子CVD方法或类似的方法形成厚度均匀的一层，例如由SiO2组成的栅绝缘层122。然后，可采用真空溅射方法在已形成的栅绝缘层122上形成一层厚度均匀的透明导电材料，如铟锡氧化物(ITO)层。然后利用第二光掩模采用熟知的光刻法将此透明导电材料层制成图案，由此，像素电极112、相应的像素电极112一部分的漏电极112a、源极线117以及与相应的源极线117整体形成的源极117a形成(见图4(b))。然后，在图4(b)所示步骤中获得的结构的上表面中用磷进行掺杂，用于后续步骤。
接着，在上述结构的整个表面上，用等离子CVD方法依次形成由半导体材料，如非晶硅(a-Si)，组成的沟道形成层124以及由绝缘材料，如氮化硅(SiNx)，组成的绝缘层126。此时，上述掺杂的磷扩散入与像素电极112、漏极112a、源极线117以及源极117a形成界面的沟道形成层124的各部分，由此，形成n+a-Si薄膜，这些薄膜有助于在沟道形成层124与漏极112a和源极117a之间获得良好的电阻接触。然后，在绝缘层126上形成光致抗蚀层128。此光致抗蚀层128利用栅极116a和栅极线116作为掩模从基片120一侧的(也就是后侧的)光线进行曝光。此外，光致抗蚀层128还使用简单结构的第三光掩模(另一个光掩模)从图中的上侧来的(也就是从屏面正面来的)光线进行曝光，这种简单结构的光掩膜已预先设置了在垂直于栅极116a长度的方向(也就是说，在图4中的水平方向)延伸的光屏蔽条。
图5在平面图中示意地显示了上面提到的一个和另一个掩模，其中一个掩模显示出带有栅极116a和栅极线116，另一个掩模200具有重叠区(交叉影线区)，这些重叠区就是形成沟道形成层的那些区。更准确地说，此另一个掩模200应该具有这样的图案，至少图案中对应于栅极116a，即沟道形成层，的那些区不暴露于从顶侧来的光。在本例中，掩模200所具有的图案造成所有的栅极线116区都暴露于从顶侧来的光。这样的图案可以通过配置透光的直线型条201，这些透光条沿栅极线116延伸并把栅极线包围，和与透光条201交替布置的阻光直线型条202来形成，因此，这样的图案非常简单。从图5可以理解到，掩模200只能定位在一个方向(即图5中的垂直方向)，由此使制造步骤简化。
曝光后的光致抗蚀层128随即显影，结果是，只有那些与栅极116a相对应的区128’分别留在绝缘层126上。接着，利用光致抗蚀层128’作为掩模采用熟知的蚀刻方法有选择地蚀刻绝缘层126和沟道形成层124，由此就形成了各个岛状区130，每个岛状区包括沟道形成层124和绝缘层126(见图4(d))。然后用熟知的方法把留在每个岛状区130的光致抗蚀层128’清除。
接着，在上述结构的整个表面上形成一个由绝缘材料，如氮化硅，组成的保护层132。然后利用第四光掩模，用所熟知的光刻法对这个保护层132进行图案制作，由此在保护层132中形成一些窗口132a，每个窗口暴露相关的一个像素电极112(见图4(e))。接着，用所熟知的方法将栅极线的端子部分暴露。这样，就获得了TFT 114，每个TFT包括漏极112a和源极117a、沟道形成层124、栅绝缘层122、以及栅极116a。
然后在图4(e)所示的步骤中所获得的结构的整个表面上形成一个定向薄膜，但是有关这些步骤的详细介绍将予以省略，因为它们已广为人知。
在以上介绍的第二实施例的制造方法中，当形成包括沟道形成层124的岛状沟道形成层130时，曝光是利用栅极116a作为光掩模从后侧进行的，这样当从与基片120相垂直的方向看时，各栅极116a与相对应的沟道形成层124在形状和位置上基本上完全一致，也就是说这两个层是自动对准的，至少就一对相对的两侧(图5所示的130A侧和130B侧；在本例中，130C侧也是自动对准的)来说是这样。这样，从后照光系统来的光进入沟道形成层124而引发光激发载流子的可能性就非常小。因此，由于液晶显示屏是用此方法制造的，就能获得对后照光系统较不敏感的良好的图象质量。此外，由于上面提到的自动对准，就可以有效的方法防止后照光系统的光进入沟道形成层，同时还能避免上面提到的数值孔径的减少。
在图4从(c)至(e)所示的第二实施例的制造步骤中，绝缘层126的形成可以省去，代之以设置保护层132。
在以上介绍的第二实施例中，岛状区130是利用后侧的一个掩模(栅极等)和前侧的另一个掩模而形成的。或者用另一种方法，首先只用一个掩模按照图4(c)的步骤形成与栅极等(在平面图中)相对应的沟道形成层的图案形状，然后按照图4(e)的步骤将沟道形成层的图案最终制作成岛状并同时在保护层132中形成窗口132a。在这个方法中，当把沟道形成层的图案制作成岛状时要使岛状的各个侧面露出，以便这些暴露的侧面参照图3用上面介绍的方法进行绝缘处理，诸如氧化处理和氮化处理。当然，上述将图案制成岛状并不是必不可少的，因为即使不把沟道形成层制作成岛状，亦能完成其基本功能。尽管如此，还是希望把沟道形成层制作成岛状，因为考虑到TFT在抵抗漏电流等方向的性能。
虽然在以上介绍的各个实施例中，屏蔽层和栅极都是直接形成在基片的上面，显然还有别的方法，如可以把这些元件在基片的底涂层上形成。同样，本发明并不排除在其它各层和各部分中设置附加的元件。还有，对本发明的一些实施例，只要不脱离权利要求中所述本发明的范围，可以根据需要作任何改进。
Claims (10)
1.一种薄膜晶体管的制造方法，所述晶体管包括基片；由沟道隔开的源极和漏极；以及通过栅绝缘层与所述沟道隔离的栅极，形成所述沟道的步骤包括设置沟道形成层和利用掩模对所述沟道形成层光刻形成图案，其特征在于，所述基片是透明的并设有掩模，用于在所述沟道形成层形成图案，所述掩模是可阻挡光进入所述沟道的屏蔽层。
2.根据权利要求1所述的方法，其特征在于，所述基片上设置了所述源极和漏极，所述基片上设置了所述沟道形成层。
3.根据权利要求2所述的方法，其特征在于，光刻形成图案包括下列步骤：
在栅绝缘层上配置光致抗蚀层；
利用所述屏蔽层作为掩模，从所述透明基片一侧来的曝光光线在所述光致抗蚀层上形成图案；以及
利用已具有图案的光致抗蚀层作为掩模，有选择地蚀刻所述栅绝缘层和所述沟道形成层，由此形成岛状沟道。
4.根据权利要求2或3所述的方法，其特征在于，所述栅极在所述岛状沟道上形成，在所述栅极与岛状沟道之间设有栅绝缘层，包括下列步骤：
在所述沟道和所述栅绝缘层上覆盖保护层，所述保护层用作第二绝缘层；以及
在所述保护层上形成所述栅极。
5.根据权利要求2或3所述的方法，其特征在于，所述栅极在所述岛状沟道上形成，在所述栅极与岛状沟道之间设有栅绝缘层，包括下列步骤：
对含有非晶硅的所述沟道的侧面进行氧化，以及
在侧面已氧化的所述沟道上形成栅极并在所述栅极与沟道之间设置栅绝缘层。
6.根据权利要求1所述的方法，其特征在于，所述方法包括下列步骤：
在基片上或所述基片上的底涂层设置栅极作为屏蔽层，栅极包含有光阻导电材料，
在所述栅极上形成栅绝缘层，
所述栅绝缘层上形成源极和漏极，
在已形成源极和漏极的所述栅绝缘层上设置沟道形成层。
7.根据权利要求6所述的方法，其特征在于，所述方法包括下列步骤：
在沟道形成层上设置绝缘层；
在所述绝缘层上形成光致抗蚀层；
利用所述栅极作为掩模，从透明基片一侧来的光线对所述光致抗蚀层进行曝光，利用已形成图案的光致抗蚀层作为掩模，有选择地蚀刻所述绝缘层和所述沟道形成层，在所述光致抗蚀层上形成图案。
8.根据权利要求6或7所述的方法，其特征在于，所述沟道形成层形成沟道图案后，形成至少覆盖沟道一个侧面的保护层，所述保护层限定了像素区。
9.一种液晶显示器，其包括通过权利要求1-8中任何一项所述的方法而获得的薄膜晶体管，还包括连接源极或漏极的像素电极和液晶材料层。
10.根据权利要求9所述的液晶显示器，其特征在于，所述基片位于所述薄膜晶体管与后照光之间，所述屏蔽层使所述晶体管的沟道与所述后照光屏蔽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139552A JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| JP139552/2001 | 2001-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1462473A true CN1462473A (zh) | 2003-12-17 |
Family
ID=18986309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02801552A Pending CN1462473A (zh) | 2001-05-10 | 2002-05-06 | 一种自动对准光屏蔽层的薄膜晶体管 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1396019B1 (zh) |
| JP (1) | JP5187994B2 (zh) |
| KR (1) | KR100890745B1 (zh) |
| CN (1) | CN1462473A (zh) |
| TW (1) | TW569466B (zh) |
| WO (1) | WO2002091455A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100389444C (zh) * | 2006-04-24 | 2008-05-21 | 友达光电股份有限公司 | 显示面板模块 |
| US7579201B2 (en) | 2006-05-09 | 2009-08-25 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| CN103809320A (zh) * | 2012-11-12 | 2014-05-21 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
| CN106298955A (zh) * | 2016-09-07 | 2017-01-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 |
| CN111951729A (zh) * | 2020-08-17 | 2020-11-17 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、显示面板及显示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4141309B2 (ja) * | 2003-04-15 | 2008-08-27 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4431081B2 (ja) * | 2004-08-30 | 2010-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
| KR100623699B1 (ko) * | 2004-09-06 | 2006-09-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| KR101090250B1 (ko) * | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20070063300A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5228298B2 (ja) * | 2006-08-04 | 2013-07-03 | カシオ計算機株式会社 | 半導体薄膜の加工方法及び半導体装置の製造方法 |
| WO2011013417A1 (ja) * | 2009-07-30 | 2011-02-03 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR102424445B1 (ko) | 2016-05-03 | 2022-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN113097227B (zh) * | 2021-03-22 | 2022-10-21 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170065A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS6446982A (en) * | 1987-08-17 | 1989-02-21 | Casio Computer Co Ltd | Manufacture of thin-film transistor |
| JPH01173650A (ja) * | 1987-12-26 | 1989-07-10 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
| JPH0687466B2 (ja) * | 1988-07-13 | 1994-11-02 | 株式会社精工舎 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| JPH02139972A (ja) * | 1988-11-21 | 1990-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2978176B2 (ja) * | 1989-03-23 | 1999-11-15 | 松下電器産業株式会社 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JPH03145766A (ja) * | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタ |
| JP2850564B2 (ja) * | 1991-05-09 | 1999-01-27 | 富士通株式会社 | 薄膜トランジスタマトリックス及びその製造方法 |
| KR940007451B1 (ko) * | 1991-09-06 | 1994-08-18 | 주식회사 금성사 | 박막트랜지스터 제조방법 |
| JPH07162007A (ja) * | 1993-12-10 | 1995-06-23 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JP3360199B2 (ja) * | 1994-10-06 | 2002-12-24 | 富士通株式会社 | 薄膜トランジスタ・マトリクス基板及びその製造方法 |
| JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH095790A (ja) * | 1995-06-16 | 1997-01-10 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JPH09246554A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法および液晶表示装置 |
| JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| GB0021030D0 (en) * | 2000-08-26 | 2000-10-11 | Koninkl Philips Electronics Nv | A method of forming a bottom-gate thin film transistor |
-
2001
- 2001-05-10 JP JP2001139552A patent/JP5187994B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-06 KR KR1020037000225A patent/KR100890745B1/ko not_active IP Right Cessation
- 2002-05-06 WO PCT/IB2002/001581 patent/WO2002091455A1/en active Application Filing
- 2002-05-06 CN CN02801552A patent/CN1462473A/zh active Pending
- 2002-05-06 EP EP02769196.3A patent/EP1396019B1/en not_active Expired - Lifetime
- 2002-05-07 TW TW091109452A patent/TW569466B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100389444C (zh) * | 2006-04-24 | 2008-05-21 | 友达光电股份有限公司 | 显示面板模块 |
| US7579201B2 (en) | 2006-05-09 | 2009-08-25 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| CN103809320A (zh) * | 2012-11-12 | 2014-05-21 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
| CN103809320B (zh) * | 2012-11-12 | 2019-06-07 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
| CN106298955A (zh) * | 2016-09-07 | 2017-01-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 |
| CN111951729A (zh) * | 2020-08-17 | 2020-11-17 | 上海天马有机发光显示技术有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN111951729B (zh) * | 2020-08-17 | 2023-06-09 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100890745B1 (ko) | 2009-03-26 |
| EP1396019B1 (en) | 2015-07-08 |
| KR20030029615A (ko) | 2003-04-14 |
| JP2002343970A (ja) | 2002-11-29 |
| JP5187994B2 (ja) | 2013-04-24 |
| WO2002091455A1 (en) | 2002-11-14 |
| TW569466B (en) | 2004-01-01 |
| EP1396019A1 (en) | 2004-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100335957C (zh) | 共平面开关模式液晶显示装置及其制造方法 | |
| KR100861519B1 (ko) | 표시 장치 및 그 제조 방법 | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| JP3126661B2 (ja) | 液晶表示装置 | |
| JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| CN1462473A (zh) | 一种自动对准光屏蔽层的薄膜晶体管 | |
| CN1697994A (zh) | 液晶显示装置的制造方法 | |
| CN1794068A (zh) | 液晶显示器件及其制造方法 | |
| KR100330363B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| CN1782787A (zh) | 液晶显示器件及其制造方法 | |
| CN1255701C (zh) | 有源矩阵型液晶显示装置及其制造方法 | |
| CN1401135A (zh) | 底栅型薄膜晶体管,其制造方法和使用该晶体管的液晶显示装置 | |
| KR100356113B1 (ko) | 액정표시장치의 제조방법 | |
| JPH0431376B2 (zh) | ||
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| CN1577026A (zh) | 液晶显示器及制造该液晶显示器包括的显示面板的方法 | |
| CN1832149A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1504816A (zh) | 像素结构及其制造方法 | |
| CN1567074A (zh) | 具有遮光结构的平面显示器及其制造方法 | |
| CN1716632A (zh) | 双栅极薄膜电晶体与像素结构及其制造方法 | |
| CN1652004A (zh) | 液晶显示器的tft阵列基板、液晶显示面板及其制作方法 | |
| JPH07254711A (ja) | 液晶表示基板の製造方法 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| CN1584686A (zh) | 电路阵列基板 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |