JP2978176B2 - アクティブマトリクス基板の製造方法及び表示装置の製造方法 - Google Patents
アクティブマトリクス基板の製造方法及び表示装置の製造方法Info
- Publication number
- JP2978176B2 JP2978176B2 JP7089189A JP7089189A JP2978176B2 JP 2978176 B2 JP2978176 B2 JP 2978176B2 JP 7089189 A JP7089189 A JP 7089189A JP 7089189 A JP7089189 A JP 7089189A JP 2978176 B2 JP2978176 B2 JP 2978176B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- active matrix
- layer
- matrix substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、映像表示用液晶テレビやコンピュータ端末
用ディスプレイ等で用いられる表示装置及びその製造方
法、特にそれに用いられるアクティブマトリクス基板及
びその製造方法に関するものである。
用ディスプレイ等で用いられる表示装置及びその製造方
法、特にそれに用いられるアクティブマトリクス基板及
びその製造方法に関するものである。
従来の技術 近年、画像表示装置の平面化への期待が高まってお
り、特に液晶を用いたフラットディスプレイ分野の研究
開発は非常に活発に行われている。その中でも能動素子
を二次元のマトリクス状に配置したアクティブマトリク
ス基板と液晶を組み合わせたアクティブマトリクス型液
晶表示素子は商品化も進められ有望視されている。第９
図はその等価回路を示し、18はMIS（Metal−Insulator
−Semiconductor）トランジスタ、19は液晶セル、４は
走査信号線、10は映像信号線である。走査信号線４にMI
Sトランジスタ18がONするように順次ゲート信号を印加
し、映像信号線10よりゲート１ラインに対応した映像信
号を液晶セル19に書き込ませる線順次走査によってCRT
と同等の機能が賦与される。
り、特に液晶を用いたフラットディスプレイ分野の研究
開発は非常に活発に行われている。その中でも能動素子
を二次元のマトリクス状に配置したアクティブマトリク
ス基板と液晶を組み合わせたアクティブマトリクス型液
晶表示素子は商品化も進められ有望視されている。第９
図はその等価回路を示し、18はMIS（Metal−Insulator
−Semiconductor）トランジスタ、19は液晶セル、４は
走査信号線、10は映像信号線である。走査信号線４にMI
Sトランジスタ18がONするように順次ゲート信号を印加
し、映像信号線10よりゲート１ラインに対応した映像信
号を液晶セル19に書き込ませる線順次走査によってCRT
と同等の機能が賦与される。
MISトランジスタ18は単結晶シリコン、多結晶シリコ
ン、非晶質シリコンまたは化合物半導体等を半導体層と
して用いて作製される。ここでは低価格化と大面積化が
比較的容易と言われている非晶質シリコンを半導体層と
して用いる場合のアクティブマトリクス基板及び液晶表
示装置の製造方法について説明する。第７図はこの従来
例の平面図を示し、第８図はアクティブマトリクス型液
晶表示装置の単位絵素の概略断面図であるが、第７図に
示さた平面図のＡ−Ａ′線上の断面図も兼ねて示してい
る。
ン、非晶質シリコンまたは化合物半導体等を半導体層と
して用いて作製される。ここでは低価格化と大面積化が
比較的容易と言われている非晶質シリコンを半導体層と
して用いる場合のアクティブマトリクス基板及び液晶表
示装置の製造方法について説明する。第７図はこの従来
例の平面図を示し、第８図はアクティブマトリクス型液
晶表示装置の単位絵素の概略断面図であるが、第７図に
示さた平面図のＡ−Ａ′線上の断面図も兼ねて示してい
る。
まず、ガラス板1A上に絵素電極となる透明導電層２と
して例えばITO（Indium−Tin−Oxide）を選択的に被着
形成し、その後全面に第一の透明絶縁層３として例えば
酸化シリコンを被着する。次いでゲート電極と走査信号
線を兼ねる第一の金属層４を例えばCrで選択的に被着形
成する。その後例えばプラズマCVD法により全面にゲー
ト絶縁層となる第二の透明絶縁層５として例えば窒化シ
リコン層と、非晶質シリコンを主成分としドナーまたは
アクセプタとなる不純物をほとんど含まない第一の半導
体層６を全面に被着形成し、引き続いて半導体保護層７
として窒化シリコン層をプラズマCVD法により、選択的
に被着形成する。第一の半導体層６と第二の金属層10、
12との電気的接続のオーミック性を改善するために非晶
質シリコンを主成分としＰまたはAs等のドナーまたはア
クセプタとなる不純物を高濃度含む第二の半導体層８を
全面に被着形成する。
して例えばITO（Indium−Tin−Oxide）を選択的に被着
形成し、その後全面に第一の透明絶縁層３として例えば
酸化シリコンを被着する。次いでゲート電極と走査信号
線を兼ねる第一の金属層４を例えばCrで選択的に被着形
成する。その後例えばプラズマCVD法により全面にゲー
ト絶縁層となる第二の透明絶縁層５として例えば窒化シ
リコン層と、非晶質シリコンを主成分としドナーまたは
アクセプタとなる不純物をほとんど含まない第一の半導
体層６を全面に被着形成し、引き続いて半導体保護層７
として窒化シリコン層をプラズマCVD法により、選択的
に被着形成する。第一の半導体層６と第二の金属層10、
12との電気的接続のオーミック性を改善するために非晶
質シリコンを主成分としＰまたはAs等のドナーまたはア
クセプタとなる不純物を高濃度含む第二の半導体層８を
全面に被着形成する。
そして、第一及び第二の半導体層を同一のマスクで通
常のフォトリソグラフィーを行いレジストパターンを形
成し、エッチングで島状にパターニングする。更に、第
二の透明絶縁層である窒化シリコン層５及び第一の透明
絶縁層である酸化シリコン層３上に通常のフォトリソグ
ラフィー法で開口部９のレジストパターンを形成し、例
えば平行平板型のリアクティブイオンエッチングで、第
一の透明導電層２を一部露出する。この時、図示はしな
いが、この薄膜トランジスタアレーの端部では走査信号
線４上の窒化シリコン層５にも開口部が形成される。そ
して、映像信号線とMISトランジスタのソースを兼ねる
第二の金属層10およびMISトランジスタのドレインと開
口部９を介して第一の透明導電層２とを接続する第二の
金属層12として例えばAlを選択的に被着形成する。この
時、同時に前述した薄膜トランジスタアレー端部の開口
部を介して走査信号線２の取り出し電極も形成される。
常のフォトリソグラフィーを行いレジストパターンを形
成し、エッチングで島状にパターニングする。更に、第
二の透明絶縁層である窒化シリコン層５及び第一の透明
絶縁層である酸化シリコン層３上に通常のフォトリソグ
ラフィー法で開口部９のレジストパターンを形成し、例
えば平行平板型のリアクティブイオンエッチングで、第
一の透明導電層２を一部露出する。この時、図示はしな
いが、この薄膜トランジスタアレーの端部では走査信号
線４上の窒化シリコン層５にも開口部が形成される。そ
して、映像信号線とMISトランジスタのソースを兼ねる
第二の金属層10およびMISトランジスタのドレインと開
口部９を介して第一の透明導電層２とを接続する第二の
金属層12として例えばAlを選択的に被着形成する。この
時、同時に前述した薄膜トランジスタアレー端部の開口
部を介して走査信号線２の取り出し電極も形成される。
最後に、第二の金属層10、12をマスクとして第二の半
導体層のみを弗硝酸系のエッチング液で選択的に除去す
ればアクティブマトリクス基板が完成される。
導体層のみを弗硝酸系のエッチング液で選択的に除去す
ればアクティブマトリクス基板が完成される。
この後、上述のアクティブマトリクス基板と一主面上
に第二の透明電極15を被着したガラス基板1Bの両方に液
晶の配向膜14としてポリイミド樹脂を塗布し硬化させた
後、配向処理を行い、液晶16として例えばツイスト・ネ
マチック液晶を両基板間に封入し、さらに上下に偏光板
17を配置すれば液晶表示装置が完成される。
に第二の透明電極15を被着したガラス基板1Bの両方に液
晶の配向膜14としてポリイミド樹脂を塗布し硬化させた
後、配向処理を行い、液晶16として例えばツイスト・ネ
マチック液晶を両基板間に封入し、さらに上下に偏光板
17を配置すれば液晶表示装置が完成される。
発明が解決しようとする課題 上記のようなアクティブマトリクス基板を製造するに
は、５〜６回以上のフォトリソグラフィの工程を要し、
しかも各工程ごとにフォトマスクを用意し、厳密な位置
合わせをすることが必要となる。表示装置用アクティブ
マトリクス基板の製造には、微細加工が求められるため
半導体プロセス用のものと同レベルの性能を有する露光
機や位置合わせ機構等の付帯設備が用いられる。従っ
て、マスクを使用するフォトリソグラフィの回数が多け
れば多いほど、高性能かつ高価な露光機を使用する回数
が増加するため、アクティブマトリクス基板のコストが
高くなる。また、フォトリソグラフィの回数が多いほ
ど、歩留まりも低下する。
は、５〜６回以上のフォトリソグラフィの工程を要し、
しかも各工程ごとにフォトマスクを用意し、厳密な位置
合わせをすることが必要となる。表示装置用アクティブ
マトリクス基板の製造には、微細加工が求められるため
半導体プロセス用のものと同レベルの性能を有する露光
機や位置合わせ機構等の付帯設備が用いられる。従っ
て、マスクを使用するフォトリソグラフィの回数が多け
れば多いほど、高性能かつ高価な露光機を使用する回数
が増加するため、アクティブマトリクス基板のコストが
高くなる。また、フォトリソグラフィの回数が多いほ
ど、歩留まりも低下する。
本発明は、上記の問題点に鑑み、フォトリソグラフィ
の工程を削減して、より安価なアクティブマトリクス基
板の製造方法を提供することを目的とする。
の工程を削減して、より安価なアクティブマトリクス基
板の製造方法を提供することを目的とする。
課題を解決するための手段 本発明は、上記目的を達するため、透光性基板上に薄
膜トランジスタを二次元のマトリクス状に配置してなる
アクティブマトリクス基板の製造方法であって、前記透
光性基板上に、フォトマスクを用いたフォトリソグラフ
ィーにより不透光性導電材料を選択的に被着形成して第
一の導電層を形成する工程と、前記基板表面の露出部及
び前記第一の導電層を絶縁体層で覆う工程と、前記絶縁
体層上の特定の領域を非単結晶シリコンを主成分とする
第一の半導体層で覆う工程と、前記絶縁体層上に第一の
半導体層の厚みに加えて概ね120nm以下の厚みとなるよ
うに第二の半導体層を被着する工程と、前記第二の半導
体層上にポジ型フォトレジストを塗布する工程と、前記
透光性基板裏面からの光照射により前記第一の導電層を
マスクとして選択的に露光する工程と、前記露光後のレ
ジストを現像する工程と、前記第一及び第二の半導体層
の露出部を選択的に除去して形成する工程と、前記第二
の半導体層と一部重なり合う一対の第二の導電層をフォ
トマスクを用いたフォトリソグラフィーにより選択的に
被着形成する工程を備え、露光工程はマスクを用いた露
光工程が２回とマスクを用いない裏面露光工程が１回の
計３回の露光工程で製造することを特徴とする。
膜トランジスタを二次元のマトリクス状に配置してなる
アクティブマトリクス基板の製造方法であって、前記透
光性基板上に、フォトマスクを用いたフォトリソグラフ
ィーにより不透光性導電材料を選択的に被着形成して第
一の導電層を形成する工程と、前記基板表面の露出部及
び前記第一の導電層を絶縁体層で覆う工程と、前記絶縁
体層上の特定の領域を非単結晶シリコンを主成分とする
第一の半導体層で覆う工程と、前記絶縁体層上に第一の
半導体層の厚みに加えて概ね120nm以下の厚みとなるよ
うに第二の半導体層を被着する工程と、前記第二の半導
体層上にポジ型フォトレジストを塗布する工程と、前記
透光性基板裏面からの光照射により前記第一の導電層を
マスクとして選択的に露光する工程と、前記露光後のレ
ジストを現像する工程と、前記第一及び第二の半導体層
の露出部を選択的に除去して形成する工程と、前記第二
の半導体層と一部重なり合う一対の第二の導電層をフォ
トマスクを用いたフォトリソグラフィーにより選択的に
被着形成する工程を備え、露光工程はマスクを用いた露
光工程が２回とマスクを用いない裏面露光工程が１回の
計３回の露光工程で製造することを特徴とする。
作用 上記の方法によれば、半導体層のパターンを形成する
際に、ゲート電極あるいはゲート電極と島状導電体層と
をマスクとしてフォトリソグラフィが可能となるため、
位置合わせ機構等の不要なより安価な露光機を使用する
ことができ、また、裏面露光の大きな欠点である長時間
の露光を短縮化することができる。さらに、フォトリソ
グラフィの回数を削減することが可能となるため、アク
ティブマトリクス基板の低コスト化及び高歩留り化を図
ることができる。
際に、ゲート電極あるいはゲート電極と島状導電体層と
をマスクとしてフォトリソグラフィが可能となるため、
位置合わせ機構等の不要なより安価な露光機を使用する
ことができ、また、裏面露光の大きな欠点である長時間
の露光を短縮化することができる。さらに、フォトリソ
グラフィの回数を削減することが可能となるため、アク
ティブマトリクス基板の低コスト化及び高歩留り化を図
ることができる。
実施例 以下図面にしたがって本発明の実施例を説明する。
実施例１ 第１図は、本発明の第１の実施例を工程を追って図示
したものである。
したものである。
透孔性基板として例えばコーニング社製＃7059ガラス
基板20上に、Cr等の導電体薄膜をスパッタリング法によ
り被着し、所望のパターニングを施してゲート電極21と
する（第１図（ａ））。プラズマCVD法により、ゲート
絶縁体層22として例えば窒化シリコン（以下SiNxと略記
する）、第一の不純物を殆ど含まない半導体層として23
として例えば非晶質シリコン（以下ａ−Siと略記する）
を1000Aの膜厚で堆積し、続いて不純物を含む第二の半
導体層24として例えばリンをドープしたａ−Si（以下n+
−ａ−Siと略記する）を500Aの膜厚で連続して堆積後、
ポジ型フォトレジスト29を塗着する（第１図（ｂ））。
レジストをプリベーク後、ゲート電極21をマスクとして
透光性基板１の裏面より紫外光25を照射してレジストを
感光させる。しかしながら、ａ−Siの紫外光の透過率は
極めて小さく、しかも、光の吸収率は膜厚に対して指数
関数的に増加する。従って、裏面露光の最も大きな課題
はその露光に要する時間である。従って量産性も考慮に
入れると最も大きな課題となるのがスループットであ
る。スループットを改善させるために本発明者らは （ａ）光源の波長 （ｂ）レジスト膜厚の最適化 （ｃ）ａ−Si膜厚の最適化 の３つに関して詳細な検討を行なった。
基板20上に、Cr等の導電体薄膜をスパッタリング法によ
り被着し、所望のパターニングを施してゲート電極21と
する（第１図（ａ））。プラズマCVD法により、ゲート
絶縁体層22として例えば窒化シリコン（以下SiNxと略記
する）、第一の不純物を殆ど含まない半導体層として23
として例えば非晶質シリコン（以下ａ−Siと略記する）
を1000Aの膜厚で堆積し、続いて不純物を含む第二の半
導体層24として例えばリンをドープしたａ−Si（以下n+
−ａ−Siと略記する）を500Aの膜厚で連続して堆積後、
ポジ型フォトレジスト29を塗着する（第１図（ｂ））。
レジストをプリベーク後、ゲート電極21をマスクとして
透光性基板１の裏面より紫外光25を照射してレジストを
感光させる。しかしながら、ａ−Siの紫外光の透過率は
極めて小さく、しかも、光の吸収率は膜厚に対して指数
関数的に増加する。従って、裏面露光の最も大きな課題
はその露光に要する時間である。従って量産性も考慮に
入れると最も大きな課題となるのがスループットであ
る。スループットを改善させるために本発明者らは （ａ）光源の波長 （ｂ）レジスト膜厚の最適化 （ｃ）ａ−Si膜厚の最適化 の３つに関して詳細な検討を行なった。
（ａ）に関しては、裏面からの露光の場合、ガラス基
板やａ−Si半導体層越しにレジストを紫外光で露光・感
光させることになる。第３図にガラス基板の一例として
コーニング社製の＃7059ガラス基板及びａ−Siの分光透
過率を示す。この分光透過率曲線から露光光源波長はで
きるだけ長波長の紫外光を用いることが望ましい。ま
た、紫外光の利用効率も考慮して、露光光源として高圧
水銀灯の長波長側から436nm（ｇ線）、405nm（ｈ線）、
365nm（ｉ線）の３波長混合型の光源（パワー:250W）を
使用した。
板やａ−Si半導体層越しにレジストを紫外光で露光・感
光させることになる。第３図にガラス基板の一例として
コーニング社製の＃7059ガラス基板及びａ−Siの分光透
過率を示す。この分光透過率曲線から露光光源波長はで
きるだけ長波長の紫外光を用いることが望ましい。ま
た、紫外光の利用効率も考慮して、露光光源として高圧
水銀灯の長波長側から436nm（ｇ線）、405nm（ｈ線）、
365nm（ｉ線）の３波長混合型の光源（パワー:250W）を
使用した。
（ｂ）のレジスト材料としては、一例として東京応化
製のOFPR−800を用いた。第４図にレジスト膜厚と露光
時間の依存性を示す。この結果からレジスト膜厚と露光
に要する時間はほぼ比例していることが判った。レジス
トのピンホール等との兼ね合いからレジスト膜厚として
〜1.3μｍ程度を選択した。
製のOFPR−800を用いた。第４図にレジスト膜厚と露光
時間の依存性を示す。この結果からレジスト膜厚と露光
に要する時間はほぼ比例していることが判った。レジス
トのピンホール等との兼ね合いからレジスト膜厚として
〜1.3μｍ程度を選択した。
（ｃ）のａ−Si膜厚については透過率が膜厚に対して
指数関数的に減少するため微妙な膜厚の差が露光時間に
大きく影響する。従ってａ−Si膜厚はできる限り薄くす
ることが望ましい。しかしながら、２枚マスク構成では
チャンネル部のリン原子の活性層（n+−ａ−Si;i−ａ−
SiにＰが拡散してできたn+−ａ−Si層を含む）を最終的
に確実に除去する必要が有る。そこで、n+−ａ−Siから
ｉ−ａ−Si中に拡散したリン原子の濃度と活性化率、お
よびそのときのOFF電流の検討を行った。
指数関数的に減少するため微妙な膜厚の差が露光時間に
大きく影響する。従ってａ−Si膜厚はできる限り薄くす
ることが望ましい。しかしながら、２枚マスク構成では
チャンネル部のリン原子の活性層（n+−ａ−Si;i−ａ−
SiにＰが拡散してできたn+−ａ−Si層を含む）を最終的
に確実に除去する必要が有る。そこで、n+−ａ−Siから
ｉ−ａ−Si中に拡散したリン原子の濃度と活性化率、お
よびそのときのOFF電流の検討を行った。
第５図はn+−ａ−Si中のリン原子のｉ−ａ−Si中への
拡散を第二次イオン質量分析（SIMS）により測定し、定
量化した結果である。この実験からリン原子は約1000A
程度拡散することが判った。また、第６図はチャンネル
部のｉ−ａ−Siのエッチング深さを変化させることによ
り、チャンネル部のリン濃度を変化させてトランジスタ
のOFF電流の変化を調べた結果である。このトランジス
タのOFF特性の検討からｉ−ａ−Si中に拡散したリンの
活性化率はn+−ａ−Si中のそれと比して1/104以下であ
り、ｉ−ａ−Si中に拡散したリン原子が残存していても
素子の特性を大きくは劣化させないことが判った。これ
らの結果に、ａ−Siの膜厚のばらつき及びドライエッチ
ングの均一性等のプロセス上の余裕度も考慮して、ｉ−
ａ−Si膜厚は1000A程度とした。
拡散を第二次イオン質量分析（SIMS）により測定し、定
量化した結果である。この実験からリン原子は約1000A
程度拡散することが判った。また、第６図はチャンネル
部のｉ−ａ−Siのエッチング深さを変化させることによ
り、チャンネル部のリン濃度を変化させてトランジスタ
のOFF電流の変化を調べた結果である。このトランジス
タのOFF特性の検討からｉ−ａ−Si中に拡散したリンの
活性化率はn+−ａ−Si中のそれと比して1/104以下であ
り、ｉ−ａ−Si中に拡散したリン原子が残存していても
素子の特性を大きくは劣化させないことが判った。これ
らの結果に、ａ−Siの膜厚のばらつき及びドライエッチ
ングの均一性等のプロセス上の余裕度も考慮して、ｉ−
ａ−Si膜厚は1000A程度とした。
またn+−ａ−Siの膜厚に関しては約500A程度、或は望
ましくは昭和63年春期応用物理学会学術講演会講演予稿
集30p−ZG−13には200A以上ならば素子の特性を劣化さ
せないことが記載されているので約200Aとするのが良
い。従って、本実施例におけるａ−Si膜厚の総膜厚とし
てn+−ａ−Si/i−ａ−Si＝200A/1000Aとした。
ましくは昭和63年春期応用物理学会学術講演会講演予稿
集30p−ZG−13には200A以上ならば素子の特性を劣化さ
せないことが記載されているので約200Aとするのが良
い。従って、本実施例におけるａ−Si膜厚の総膜厚とし
てn+−ａ−Si/i−ａ−Si＝200A/1000Aとした。
上記したように裏面露光した基板を現像すると、ゲー
ト電極21に対応する部分以外のレジストは除去される。
レジストをポストベーク後、このレジストをマスクとし
て第一の半導体層23及び第二の半導体層24の露出部をエ
ッチングにより除去する（第１図（ｃ））。レジストを
除去した後、例えばITO（Indium−Tin−Oxide）等の透
明導電材料よりなる薄膜を被着し、パターニングして、
ソース電極26、ドレイン電極27及び絵素電極28を一括し
て形成する（第１図（ｄ））。そして最後にチャネル部
のn+−ａ−Siをリアクティブドライエッチング（以下RI
Eと略記する）で除去する（第１図（ｅ））とアクティ
ブマトリクス基板が完成する。なお、この場合ｉ−ａ−
Siも約500A残す深さまでRIEによって掘り下げている。
ト電極21に対応する部分以外のレジストは除去される。
レジストをポストベーク後、このレジストをマスクとし
て第一の半導体層23及び第二の半導体層24の露出部をエ
ッチングにより除去する（第１図（ｃ））。レジストを
除去した後、例えばITO（Indium−Tin−Oxide）等の透
明導電材料よりなる薄膜を被着し、パターニングして、
ソース電極26、ドレイン電極27及び絵素電極28を一括し
て形成する（第１図（ｄ））。そして最後にチャネル部
のn+−ａ−Siをリアクティブドライエッチング（以下RI
Eと略記する）で除去する（第１図（ｅ））とアクティ
ブマトリクス基板が完成する。なお、この場合ｉ−ａ−
Siも約500A残す深さまでRIEによって掘り下げている。
以上本実施例に示したように、半導体層のパターンを
形成する際に、ゲート電極21をマスクとしてフォトリソ
グラフィを行なうことにより、位置合わせ機構等の不要
なより安価な露光機を使用することができ、またフォト
リソグラフィの回数を削減することが可能となる。
形成する際に、ゲート電極21をマスクとしてフォトリソ
グラフィを行なうことにより、位置合わせ機構等の不要
なより安価な露光機を使用することができ、またフォト
リソグラフィの回数を削減することが可能となる。
なお、本実施例では、絵素電極とソース電極及びドレ
イン電極とは同時に形成しているが、別々に形成しても
よい。
イン電極とは同時に形成しているが、別々に形成しても
よい。
なお、上記実施例では、ゲート電極21の材料としてCr
としたが、Ta、Ti、Mo、Ni、Ni−Cr合金やこれらの金属
の珪化物等、TFTのゲート電極の材料として使用される
ものならばいずれも使用し得る。また、ゲート絶縁体層
22の材料としては、窒化珪素、酸化珪素や金属酸化物な
ども用いられる。
としたが、Ta、Ti、Mo、Ni、Ni−Cr合金やこれらの金属
の珪化物等、TFTのゲート電極の材料として使用される
ものならばいずれも使用し得る。また、ゲート絶縁体層
22の材料としては、窒化珪素、酸化珪素や金属酸化物な
ども用いられる。
また、第一、第二の半導体層の材料として、非晶質シ
リコンを使用したが、多結晶シリコンや再結晶化したシ
リコンを用いても問題ない。
リコンを使用したが、多結晶シリコンや再結晶化したシ
リコンを用いても問題ない。
さらに、絵素電極の材料としては、In2O3、SnO2或は
これらの混合物等の透明導電材料が使用できる。また、
ソース電極及びドレイン電極と絵素電極とを同時に形成
する場合には、ソース電極及びドレイン電極の材料とし
て、In2O3、SnO2或はこれらの混合物等の透明導電材料
が使用できる。ソース電極及びドレイン電極と絵素電極
とを別々に形成する場合には、ソース電極及びドレイン
電極の材料としては、Al、Mo、Ta、Ti、Crやこれらの金
属の珪化物などが使用できる。なお、この場合ソース及
びドレイン電極は、単層のみならず複層で形成して冗長
性を付加することができる。
これらの混合物等の透明導電材料が使用できる。また、
ソース電極及びドレイン電極と絵素電極とを同時に形成
する場合には、ソース電極及びドレイン電極の材料とし
て、In2O3、SnO2或はこれらの混合物等の透明導電材料
が使用できる。ソース電極及びドレイン電極と絵素電極
とを別々に形成する場合には、ソース電極及びドレイン
電極の材料としては、Al、Mo、Ta、Ti、Crやこれらの金
属の珪化物などが使用できる。なお、この場合ソース及
びドレイン電極は、単層のみならず複層で形成して冗長
性を付加することができる。
また、ポジ型フォトレジストを塗布する前に、ヘキサ
メチルジシラザン（HMDS）等のレジストの密着増強材を
使用すればレジストの密着性が向上する。
メチルジシラザン（HMDS）等のレジストの密着増強材を
使用すればレジストの密着性が向上する。
実施例２ 本実施例は、実施例１においてｉ−ａ−Siの膜厚を80
0A、n+−ａ−Siの膜厚を200Aとしたものである（図示せ
ず）。実施例１と同様にソース、ドレイン及び絵素電極
を一括形成した後、RIE法によりn+−ａ−Si及びｉ−ａ
−Siの一部を除去するのであるが、この場合ｉ−ａ−Si
の膜厚がかなり薄いので均一性のよいエッチングが望ま
れる。本実施例ではエッチングガスとしてSF6及びC2ClF
5の混合ガスを用い、真空度70mTorr、高周波電力50Wで
エッチングした。このときエッチングの均一性は±５％
と、十分良い均一性が得られた。エッチング量としては
n+−ａ−Si全部及びｉ−ａ−Siを300Aエッチングした。
0A、n+−ａ−Siの膜厚を200Aとしたものである（図示せ
ず）。実施例１と同様にソース、ドレイン及び絵素電極
を一括形成した後、RIE法によりn+−ａ−Si及びｉ−ａ
−Siの一部を除去するのであるが、この場合ｉ−ａ−Si
の膜厚がかなり薄いので均一性のよいエッチングが望ま
れる。本実施例ではエッチングガスとしてSF6及びC2ClF
5の混合ガスを用い、真空度70mTorr、高周波電力50Wで
エッチングした。このときエッチングの均一性は±５％
と、十分良い均一性が得られた。エッチング量としては
n+−ａ−Si全部及びｉ−ａ−Siを300Aエッチングした。
上記実施例２ではエッチングガスとしてSF6及びC2ClF
5の混合ガスを使用したが、±５％程度の均一性が保持
できるならば、上記ガスを単独で用いてもよいし、或は
CF4、CHF3、C2F6、CCl4、C2Cl2F4等の弗化炭素系或は塩
化炭素系のガスを単独で或はそれらを含む混合ガスを用
いてもよい。
5の混合ガスを使用したが、±５％程度の均一性が保持
できるならば、上記ガスを単独で用いてもよいし、或は
CF4、CHF3、C2F6、CCl4、C2Cl2F4等の弗化炭素系或は塩
化炭素系のガスを単独で或はそれらを含む混合ガスを用
いてもよい。
実施例３ 第２図に、本発明の第３の実施例の断面図を示す。
まず、実施例１或は実施例２と同様にして、アクティ
ブマトリクス基板を作成する。
ブマトリクス基板を作成する。
上述のアクティブマトリクス基板と、対向透明電極31
を被着した対向ガラス基板30上にポリイミドや酸化珪素
等よりなる液晶の配向膜32を形成し、シール材33及びグ
ラスファイバ等（図示せず）を介して貼りあわせ、液晶
34を間に注入する。次に、対向ガラス基板30をマスクと
して、ゲート電極21上の不要なゲート絶縁体層22を除去
して、最後に偏光板35を両基板の前後に配置して液晶表
示装置が完成する。
を被着した対向ガラス基板30上にポリイミドや酸化珪素
等よりなる液晶の配向膜32を形成し、シール材33及びグ
ラスファイバ等（図示せず）を介して貼りあわせ、液晶
34を間に注入する。次に、対向ガラス基板30をマスクと
して、ゲート電極21上の不要なゲート絶縁体層22を除去
して、最後に偏光板35を両基板の前後に配置して液晶表
示装置が完成する。
なお、上記の実施例では、ゲート電極上の誘電体層の
みを除去したが、アクティブマトリクス基板をパッシベ
イション層にて被覆した場合には、同様な手法にて、ゲ
ート電極21上と同時にソース電極26上のパッシベイショ
ン層も除去すればよい。
みを除去したが、アクティブマトリクス基板をパッシベ
イション層にて被覆した場合には、同様な手法にて、ゲ
ート電極21上と同時にソース電極26上のパッシベイショ
ン層も除去すればよい。
発明の効果 本発明のアクティブマトリクス基板の製造方法によれ
ば、ゲート電極あるいはゲート電極と島状導電体層とを
マスクとしてフォトリソグラフィを行なうことにより、
位置合わせ機構等の不要なより安価な露光機を使用する
ことができ、またフォトリソグラフィ工程の回数を削減
することが可能となるため、アクティブマトリクス型液
晶表示装置において最大の課題であるコストの低減を、
図ることができる。
ば、ゲート電極あるいはゲート電極と島状導電体層とを
マスクとしてフォトリソグラフィを行なうことにより、
位置合わせ機構等の不要なより安価な露光機を使用する
ことができ、またフォトリソグラフィ工程の回数を削減
することが可能となるため、アクティブマトリクス型液
晶表示装置において最大の課題であるコストの低減を、
図ることができる。
第１図は本発明の第１の実施例におけるアクティブマト
リクス基板の製造方法を示す工程図、第２図は本発明の
第１或は第２の実施例で得られるアクティブマトリクス
基板を用いた液晶表示装置の断面図、第３図はａ−Si及
びコーニング社製＃7059ガラス基板の分光透過率を示す
図、第４図はレジスト膜厚と裏面露光時間の相関を表わ
す図、第５図はn+−ａ−Si中のリン原子のｉ−ａ−Si中
への拡散をSIMSで測定した図、第６図はｉ−ａ−Si中に
拡散したリン濃度とトランジスタのOFF電流の相関を示
す図、第７図は従来のアクティブマトリクス基板の概略
平面図、第８図は従来のアクティブマトリクス基板で構
成されたアクティブマトリクス型液晶表示装置の概略断
面図、第９図は同装置の等価回路図である。 1A……ガラス基板、1B……対向ガラス基板、２……絵素
電極、３……第一の透明絶縁層、４……第一の金属層
（走査信号線）、５……第二の透明絶縁層（ゲート絶縁
層）、６……第一の半導体層、７……半導体保護層、８
……第二の半導体層、９……開口部、10……第二の金属
層（ソース及び映像信号線）、11……透明導電層（ソー
ス及び映像信号線）、12……第二の金属層（ドレイン電
極）、13……透明導電層（絵素電極）、14……配向膜、
15……第二の透明導電層、16……液晶層、17……偏光
板、18……MISトランジスタ、19……液晶セル、20……
ガラス（透光性基板）、21……Cr（ゲート電極）、22…
…SiNx（ゲート絶縁体層）、23……ｉ−ａ−Si（第一の
半導体層）、24……n+−ａ−Si（第二の半導体層）、25
……紫外光、26……ソース電極、27……ドレイン電極、
28……絵素電極、29……ポジ型フォトレジスト、30……
対向ガラス基板、31……対向透明電極、32……配向膜、
33……シール材、34……液晶、35……偏光板。
リクス基板の製造方法を示す工程図、第２図は本発明の
第１或は第２の実施例で得られるアクティブマトリクス
基板を用いた液晶表示装置の断面図、第３図はａ−Si及
びコーニング社製＃7059ガラス基板の分光透過率を示す
図、第４図はレジスト膜厚と裏面露光時間の相関を表わ
す図、第５図はn+−ａ−Si中のリン原子のｉ−ａ−Si中
への拡散をSIMSで測定した図、第６図はｉ−ａ−Si中に
拡散したリン濃度とトランジスタのOFF電流の相関を示
す図、第７図は従来のアクティブマトリクス基板の概略
平面図、第８図は従来のアクティブマトリクス基板で構
成されたアクティブマトリクス型液晶表示装置の概略断
面図、第９図は同装置の等価回路図である。 1A……ガラス基板、1B……対向ガラス基板、２……絵素
電極、３……第一の透明絶縁層、４……第一の金属層
（走査信号線）、５……第二の透明絶縁層（ゲート絶縁
層）、６……第一の半導体層、７……半導体保護層、８
……第二の半導体層、９……開口部、10……第二の金属
層（ソース及び映像信号線）、11……透明導電層（ソー
ス及び映像信号線）、12……第二の金属層（ドレイン電
極）、13……透明導電層（絵素電極）、14……配向膜、
15……第二の透明導電層、16……液晶層、17……偏光
板、18……MISトランジスタ、19……液晶セル、20……
ガラス（透光性基板）、21……Cr（ゲート電極）、22…
…SiNx（ゲート絶縁体層）、23……ｉ−ａ−Si（第一の
半導体層）、24……n+−ａ−Si（第二の半導体層）、25
……紫外光、26……ソース電極、27……ドレイン電極、
28……絵素電極、29……ポジ型フォトレジスト、30……
対向ガラス基板、31……対向透明電極、32……配向膜、
33……シール材、34……液晶、35……偏光板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−73670（ＪＰ，Ａ) 特開 昭62−209862（ＪＰ，Ａ) 特開 昭63−272030（ＪＰ，Ａ) 特開 昭62−183433（ＪＰ，Ａ) 特開 昭62−280890（ＪＰ，Ａ) 特開 昭64−68728（ＪＰ，Ａ) 特開 昭62−73669（ＪＰ，Ａ) 特開 昭62−299084（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/1333 - 1/136 H01L 29/78 H01L 27/12
Claims (5)
- 【請求項１】透光性基板上に薄膜トランジスタを二次元
のマトリクス状に配置してなるアクティブマトリクス基
板の製造方法であって、 前記透光性基板上に、フォトマスクを用いたフォトリソ
グラフィーにより不透光性導電材料を選択的に被着形成
して第一の導電層を形成する工程と、 前記基板表面の露出部及び前記第一の導電層を絶縁体層
で覆う工程と、 前記絶縁体層上の特定の領域を非単結晶シリコンを主成
分とする第一の半導体層で覆う工程と、 前記絶縁体層上に第一の半導体層の厚みに加えて概ね12
0nm以下の厚みとなるように第二の半導体層を被着する
工程と、 前記第二の半導体層上にポジ型フォトレジストを塗布す
る工程と、 前記透光性基板裏面からの光照射により前記第一の導電
層をマスクとして選択的に露光する工程と、 前記露光後のレジストを現像する工程と、 前記第一及び第二の半導体層の露出部を選択的に除去し
て形成する工程と、 前記第二の半導体層と一部重なり合う一対の第二の導電
層をフォトマスクを用いたフォトリソグラフィーにより
選択的に被着形成する工程を備え、露光工程はマスクを
用いた露光工程が２回とマスクを用いない裏面露光工程
が１回の計３回の露光工程で製造することを特徴とする
アクティブマトリクス基板の製造方法。 - 【請求項２】不純物を殆ど含まない第一の半導体層と少
なくとも不純物となるＰ、As、ＢまたはAlのうち少なく
とも１種類以上の元素を含む第二の半導体層とを被着す
る工程と、前記第二の導電層を選択的に被着形成後、前
記第二の半導体層の露出部及び前記第一の半導体層の一
部を選択的に除去する工程を含むことを特徴とする請求
項１記載のアクティブマトリクス基板の製造方法。 - 【請求項３】第一の半導体層の膜厚が概ね100nm以下で
あり、かつ、第二の半導体層の膜厚が概ね20nm以下であ
ることを特徴とする請求項１記載のアクティブマトリク
ス基板の製造方法。 - 【請求項４】第一の半導体層の一部を除去した後の膜厚
が概ね30nm以上であることを特徴とする請求項２記載の
アクティブマトリクス基板の製造方法。 - 【請求項５】請求項１記載の製造方法で製造したアクテ
ィブマトリクス基板と透明電極を有する対向基板間に光
学異方性を有する材料を挟持する工程を含む表示装置の
製造方法において、前記対向基板をマスクとして前記ア
クティブマトリクス基板の絶縁体層の露出部を食刻する
工程を含むことを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7089189A JP2978176B2 (ja) | 1989-03-23 | 1989-03-23 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7089189A JP2978176B2 (ja) | 1989-03-23 | 1989-03-23 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250037A JPH02250037A (ja) | 1990-10-05 |
| JP2978176B2 true JP2978176B2 (ja) | 1999-11-15 |
Family
ID=13444605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7089189A Expired - Fee Related JP2978176B2 (ja) | 1989-03-23 | 1989-03-23 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978176B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187721A (ja) * | 1997-09-08 | 1999-03-30 | Advanced Display:Kk | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
| JP5187994B2 (ja) * | 2001-05-10 | 2013-04-24 | ティーピーオー ホンコン ホールディング リミテッド | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| KR20140026257A (ko) * | 2012-08-23 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2913300B2 (ja) * | 1985-09-26 | 1999-06-28 | セイコーインスツルメンツ株式会社 | 薄膜トランジスタ装置の製造方法 |
| JPS6273669A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPH0612387B2 (ja) * | 1985-12-17 | 1994-02-16 | 三洋電機株式会社 | 液晶表示装置 |
| JPS62183433A (ja) * | 1986-02-07 | 1987-08-11 | Fujitsu Ltd | アクテイフマトリツクス液晶表示パネルの製造方法 |
| JP2865284B2 (ja) * | 1986-03-10 | 1999-03-08 | 松下電器産業株式会社 | 薄膜半導体デバイス |
| JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
| JPS62280896A (ja) * | 1986-05-30 | 1987-12-05 | タキロン株式会社 | 発光表示体プレ−ト |
| JPS62299084A (ja) * | 1986-06-19 | 1987-12-26 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2588192B2 (ja) * | 1987-04-30 | 1997-03-05 | 株式会社東芝 | パタ−ン形成方法 |
| JP2594971B2 (ja) * | 1987-09-09 | 1997-03-26 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
-
1989
- 1989-03-23 JP JP7089189A patent/JP2978176B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02250037A (ja) | 1990-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553711B2 (en) | Method for fabricating a thin film transistor for use with a flat panel display device | |
| US7110058B2 (en) | Method of fabricating liquid crystal display device | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US20020050599A1 (en) | Array substrate for liquid crystal display device and method for manufacturing the same | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR20070045751A (ko) | 포토 마스크 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JP2002098996A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR20040025450A (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| JP2004004164A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| KR100631371B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR20050046164A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100417915B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |