JPS6273669A - 薄膜トランジスタ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、非晶質シリコン（ａ−８Ｒ）等を用いた薄膜
トランジスタ（ＴＰＴ）装置の製造方法に関する。

〈発明の概要〉 本発明は逆スタが一構造ＴＦＴの製造方法で、（り透明
絶縁基板上に第１導電膜、第１絶縁膜、高抵抗ａ−８ｔ
膜、ｎ＋ａ−８ｉ膜の多層膜の堆積　（２）多層膜をゲ
ー）を摘記線形状に選択形成　（５）第２絶縁膜の堆積
　（４）基板裏面からの露光を利用した多層膜上の第２
絶Ｒ膜の開孔　（５）透明導電膜の堆積　（６）基板裏
面からオーバー露光を利用してチャンネル部の透明導電
膜の選択除去　（７）不要部の透明導電膜の選択エッチ
及び諸出したｎ＋ａ−８ｉ膜の除去　から成り、第１導
電膜をゲート電極配線、第１絶縁膜をゲート絶縁膜、高
抵抗ａ−８ｉ膜をチャンネル領域ｓｎ＋ａ−８ｉｐでソ
ース及びドレイン領域。

透明導電膜でソース及びドレイン電極配線とする。

チャンネル長が自己読合的に定まり、大面積１”　ＦＴ
装置や短チャンネ／ｌ／ＴＰＴ装置の製造に最適でおる
。

〈従来の技術〉 ａ−８ｉＴＦＴは液晶表示装置等に応用されつつあるが
、大画面化する場合には従来製造方法では問題があった
。第２図を用い、特開昭６０−１８９６６に示されたＴ
ＰＴの従来製造方法を説明する。この例では、（１）絶
縁基板１上にゲート電極１２を形成　（２）ゲート絶縁
膜１５．半導体薄膜１４を堆積後、半導体薄膜１４を選
択エッチ　（３）金属膜９を堆積後、半導体薄膜１４を
彼う様に選択エッチ　（４）透明導電膜６を堆積後所定
形状に選択エッチすると共にチャンネルとなる半導体薄
膜１４上の透明導電膜６と金属膜９を除去する工程より
成る。金属膜９によりソース及びドレイン電極１９．２
９を、透明導電膜６によりソース及びドレイン配線１６
．２６を形成している。工程が簡単であるが、Ａ４等の
大面積化には次の様な問題がある。（ａ）ソースまたは
ドレイン電極１９．２９とゲートを極１２との間の平面
的オーバーラツプ寸法はアフイナーの層間位置合わせ精
度できまり通常５μｍ以下にできない。（ｂ）チャンネ
ル長りはアライナ−の解像力できまり通常１０μｍ以丁
にはできず、安定にｒＭ造するには２０μｍ以下は困難
である。等の問題で、高速動作、駆動力の点で不充分な
ＴＰＴになってしまう。一方、短チャンネ／ｌ／ＴＰＴ
の製造についても八１１ｓ△１２の余裕をもたせる必要
から容址の減少に限界がおった。

同様な問題は、特開昭６０−４２８６８や６〇−５Ｌ１
９６３に記載の製造方法にもいえる。

〈発明が解決しようとする問題点〉 本発明は上述の問題点に鑑みてなされ、大面積化や短本
ヤンネル化が容易で、工程の少ないＴＰＴの製造方法を
提供するものである。

〈問題点を解決するための手段〉 ａ−８ｉＴＦＴの製造を例にとれば本発明は、（１）透
明絶縁基板上に第１導電膜（ゲート電極配線）。

第１政縁膜（ゲート絶縁膜）、高抵抗ａ−８ｉ膜。

ｎ＋ａ−８ｔ膜の多層膜を堆積　（２）多層膜をゲート
を摘記線形状に島状に選択エッチ　（５）第２絶縁膜を
堆積　（４）基板裏面からの露光を利用した多層膜上の
第２絶縁膜の開孔　（５）透明導電膜の堆積　（６）基
板裏面からのオーバー露光を利用してチャンネル領域と
なる高抵抗ａ−８ｉ膜上の透明導電膜の選択エッチ　（
７）不要部の透明導゛イ膜を除去してｎ＋ａ−８ｉ膜に
扱するソース及びドレイン電極を形成し、さらに露出し
たｎ＋ａ−８ｉ膜を除去して分離されたソース及びドレ
イン領域を形成、の各工程より成る。基本的にマスクは
２枚であるが、ゲートを摘記線と透明４′に、膜を交差
させるときはもう１枚の補助マスクが必要である。

く作用〉 本発明ではソース及びドレイン電極に透明導電膜を用い
、ゲート電極配線形状の多層膜をマスクとした裏面露光
を利用した自己整合技術の適用を可能にしているうその
ため、アライナ−Ｏ層間位置合わせ精度や解像力の影響
を受けない、また、ソース及びドレイン電極とゲート電
極との間の平面的オーバーラツプ量は、裏面露光時のオ
ーバー露出による光のしみ出しを利用して製碑され、極
めて小さくできる。さらに、裏面露光は基本的に透明な
基板、第１及び第２絶縁膜全通して行なえるので充分短
かい時間で生産的でもある。

〈実施例〉 ａ　実施例１　ＴＦＴ製造断面図　（第１図）第１図に
は本発明によるＴＰＴの製造工程例に沿った断面図を示
す０第１図（ａ）は、ガラス、石英等の透明絶縁基板１
上に第１導電膜２、第１絶縁換５、高抵抗ａ−８ｉ膜嶋
ｎ＋ａ−８ｉ膜５から成る多層膜１０を連続堆積した状
態を示す。第１導電膜２はＣｒ　ＩＭＯｓＷ、ＴａｐＮ
ｉ　、Ａ１等が用いられスパッター、蒸着等で堆積され
る。第１絶縁膜３はゲート絶縁膜となりＳｉＮｘ、Ｓｉ
Ｏｘ　等が、ａ−８ｉ膜４お゛よび５はａ−８ｔ：Ｈや
ａ−８ｉ：Ｆ等が用いられプラズマｅ　Ｖ　Ｄ　＊光ｅ
ｖｌ）等で堆積される。各膜厚は下から例えば５００〜
２０００Ａ。

１０００　＝　５０００　Ａ　ｖ　２００〜５０００Ａ
、５０〜５００Ａに選ばれる０第１導電膜２は充分不透
明なことが望ましいが、多層膜１０として不透明であれ
ばよい。第１図（ｂ）は、多層膜１０を選択エッチ後、
第２絶縁膜７を堆積した断面である。多層膜１０はゲー
ト電極配線の形状に島状領域としてプラズマエッチ、反
応性イオンエッチ、イオンビームエッチ等で側面がなだ
らかに選択エッチされることが好ましいが、第２導電膜
７の選択によっては必ずしもその必要はない０第２絶縁
［７はＳｉＯｘ＋５ｔＮｘ等のｃｖＤ絶縁膜の他に、特
に多層膜１０の側面がなだらかでない場合にはスビンオ
ングフスやＰＩＱの如き嘲布絶縁膜が望ましくこれらの
多層膜も利用できる。第１図（Ｃ）は、ネガレジスト８
をコートした後、基板１の裏面側から光を照射透過させ
て露光し、多層膜１０をマスクにレジストをバターニン
グして第２絶縁膜７を選択エッチした状態を示す。第２
絶縁膜７の開孔は多層膜１０の上面のみに設けられる。

その後、レジスト８を除去し、Ｉ　Ｔｏ　＋　Ｓ　ｎＯ
を等の透明導電膜６を堆積する。第１図（ｄ）は、再び
ネガレジスト８を塗布し裏面露光を利用して透明導電膜
６の第１回バターニングをした状態である。この場合の
裏面露光はレジスト１８が多層膜１０上にはみ出す様に
オーバー露出で行なわれる。この工程によって、ｎ＋ａ
−８ｉ膜５に接する透明導電膜６が島状多層膜１０の端
部に沿って形成される。第１図（ｅ）は、透明導電膜６
の不要部を第２回目のバターニングで除去し、さらに露
出したｎ＋ａ−８ｉ膜５を透明導電膜をマスクに除去し
て完成した断面を示す。第２回目の透明導電膜６のバタ
ーニングは島状多層膜１０の端部の不要な透明４′醒膜
６の除去や透明導電膜６の所定形状加工のため行なわれ
、ソース［Ｗ１６、ドレイン電極２６が形成される０そ
の後のｎ＋１−８ｉ膜５の選択エッチによって分離され
たソース領＃！１．１５、ドレイン領域２５が形成され
るが、その際に第２絶縁膜７の一部を除去して島状多層
膜１０の端部のｎ＋１−８ｉ膜５も除去する様にする。

ｎ＋ａ−８１膜５の下地が高抵抗ａ−８Ｌ膜４であるの
でこの選択エッチは時間制御によるドライエッチや選択
性のあるＣｔ系ガスを用いたドライエッチが好ましい。

ｂ　実施例２　単位画素平面図　（第３図）第５図には
本発明を液晶表示用ＴＰＴ基板に適用した場合の単位画
素平面図（マスク図）を示した。第３図（ａ）において
マスクＡは多層膜１０の島状領域形成時に用いられ、ゲ
ート電極配線１２の形状をしている０マスクＢは、透明
導ｔｊＬ膜６の第２回パターニングに用いられ、ドレイ
ン電極２６、ソースを極１６（画素電極）の形状であり
、ＴＦＴ部のチャンネル領域１４上もマスクしている。

マスクＣは透明導電膜６の！面露光による第１回パター
ニング時の補助マスクとして用いられ、裏面露光後基板
表面側からの露光でゲート１！Ｌ極配線１２と透明導電
膜６（ドレイン電極２６）との交差部をカバーする。

第３図（ｂ）は、各単位画素が電荷保持容量を有する例
である。容量は隣りのゲート電極配線とソース電極との
間で、ゲート絶縁膜、高抵抗及びｎ＋ａ−８ｉ膜を介し
て形成されている０マスクＣめζこの容量形成のために
用いられる０ 第５図（ａ）及び（ｂ）の様に、ソース及びドレイン電
極が１乙整合的に形成できるのでマスクの平面寸法及び
位置には充分な許容誤差をもたせることができる。

Ｃ実施例５　単位画素ＴＦＴ部　（第４図）第５図ａ　
−ａ’線に沿った単位画素断面につき本発明の他の製造
方法例に基いた工程断面図を第４図に示す。第４図（ａ
）は、多層膜１０をマスクＡを用いて島状に形成した状
態である。この場合多Ｎ１膜１０は第１導電膜２．第１
絶縁膜５．高抵抗ａ−８ｉ膜４．ｎ＋ａ−８ｔ膜５とさ
らに最上層に第２導電膜９を配している。第２導を膜９
には、Ｍｏ２Ｃｒ　＋　Ｗ　＋　Ｔ　ａ　ｒ　Ｎ　１等
金属の他にＩＴＯ等が用いられる。また、この例では多
層膜１０の島状領域形成時に第１導電膜２をオーバーエ
ッチして幅を狭め、高抵抗ａ−３ｉ膜４とのｉｌ１日表
面距離を数μｍ以下だけ拡げている。第４図（ｂ）は、
感光性ＰＩＱ膜を第２絶縁換７として塗布し、裏面露光
現像した状■である。第４図（Ｃ）は、透明導電膜６を
堆積。

ネガレジスト１８の塗布、裏面オーバー露光、マスクＣ
の露光、選択エッチ後の断面である。第４図（ｄ）は、
マスクＢを用いて透明導電膜６の不要部を除去して、ソ
ース′に極１６、ドレイン電極２６を形成した状因でお
る。第４図（ｅ）は、透明４篭膜による各を極ｉ６．２
６をマスクに第２導電膜９、ｎ十ａ−８ｉ膜５を選択エ
ッチし完成した断面である０ この例によれば、ゲー）Ｗ摘記線１２と高抵抗ａ−Ｆ３
ｉ膜４によるチャンネル領域１４間の表面距離がとれる
ので耐圧が向上すると共に、電極間容藍が低減できる。

ｄ　実施例４　単位内素電極交差部　（第５図）第５図
は、第５図（ｂ）の平面図中のｂ−ｃ−ｄ−ｅに沿った
断面について第４図に対応して示したものであり、ゲー
ト［摘記線１２と透明導電膜６から成るドレイン配線２
６及び隣接ソース電極１６“との交差部分を示している
。第５図（ａ）は第４図（ｂ）の工程に対応し第２絶縁
膜７をバターニングした状態、第５図（ｂ）は第４図（
ｃ）に対応し、裏面露光後のマスクＣを用いた表面側露
光によって多層膜１０の上面に透明導電膜６を残した状
態である。第５図（Ｃ）は第４図（ｄ）に対応し、各画
素のソース電極（例えば１６と１６“）をマスクＢを用
いて分離した状態である。第５図（ｄ）は第２＃！Ａ縁
膜７を一部除去して不要部の第２ｉ４ｉ［膜９を露出し
透明溝を膜６をマスクにして第２４寛膜９及びｎ＋ａ−
８ｔ膜５を選択エッチしたもので、第４図（ｅ）に対応
する。

第５図（ｄ）の様にＴＦＴ部、容址部等以外のゲート電
極配線１２上には、高抵抗ａ−８ｉ膜４が残るが充分距
離が長いためクロストークは無視できる。

本例においては、ゲート電極配線１２の外部取出し部は
図示してないが１第１導電腺２抽槓後１第１絶縁膜３、
高抵抗及びｎ＋ａ−８ｔ膜４，５の堆積時にこの部分を
マスクして行なえば特にマスク工程の追加は必要ない。

また容量がなければ（第５図（ａ）の例）、ゲート電極
配線１２との交差部を細くすること及び第２回目の裏面
Ｍ光（第４図（Ｃ））をよりオーバーにしてこの部分を
ネガレジストで被りことで、マスクＣも不要にできる。

〈発明の効果〉 以上の様に本発明によればマスク数２〜５枚の簡単な工
程で大面積のＴＰＴ装置が製造できると共に短チャンネ
ルＴ　Ｆ”　Ｔにも応用できる。主にｎチャンネルＴＦ
Ｔを例に述べたが、ｐチャンネｌしも同様に応用でき製
造できる。さらに本発明は、ａ−８ｉＴＦＴに限らず、
多結晶Ｓｉｆビームアニ−／ｌ／されたＳｉ１さらに他
の半導体薄膜を用いたＴ　Ｐ　Ｔの製造にも適用でき、
同様な効果を得ることができる。

【図面の簡単な説明】 第１図（ａＪ〜（ｅ）は本発明によるＴＰＴの製造工程
断面図、第２図は従来の製造方法例によるＴＰＴ断面図
、第５図（ａ）と（ｂ）は本発明に用いるマスク構成例
、第４図（ａ）〜（ｅ）は第３図ａ−ａ“に沿った製造
工程断面図、第５図（ａ）　〜（ｄ）は第３図（ｂ）　
ｂ　−ｃ　−ｄ−ｅに沿った製造工程断面図である。 １・・・基板　２・・・第１導電膜　６・・・第１絶縁
膜４・・・高抵抗ｅ−８ｉ膜　５−ｎ＋ａ−８ｉ膜　６
・・・透明導電膜　７・・・第２絶練膜　８ｆ１８・・
・レジスト　９・・・第２導電膜　１０・・・多層膜　
１２・・・ゲート［摘記線　１３・・・ゲート＃ｌ！縁
膜　１４・・・チャンネル領域　１５・・・ソース領域
　１６・・・ソース［ｉ２５・・・ドレイン領域　２６
−・・ドレインを極 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　最　上　　　　務 ・ 本発−月にようＴＰＴ製造工程−１α前め図従来のＴＰ
Ｔ許面図 面図図 単（ｉｉＬ索千面図 第３図 単ｆ立＆素製造工程−１石じ凸 ６−二−季−にこ３２−ゑ部ｑモｌ造ニレＨ１１丁酊［
コシ１第５図

Claims (4)

【特許請求の範囲】
1. （１）（ａ）透明絶縁基板上に第１導電膜、第１絶縁膜
   、高抵抗半導体薄膜、低抵抗半導体薄膜から少なく共成
   る多層膜を順次堆積する第１工程。 （ｂ）前記多層膜をゲート電極及び配線の形状に島状領
   域として形成する第２工程。 （ｃ）第２絶縁膜を堆積する第３工程。 （ｄ）前記基板の裏面より光を照射し、前記島状領域を
   マスクとして露光することにより、前記島状領域の上面
   部のみ前記第２絶縁膜に開孔を設けるべく選択エッチす
   る第４工程。 （ｅ）透明導電膜を堆積する第５工程。 （ｆ）ネガレジストを塗布後前記基板裏面からの光照射
   及びオーバー露光により、選択エッチされた前記第２絶
   縁膜より内側で前記透明導電膜が前記多層膜上面と直接
   接する部分を前記ネガレジストでマスクし、前記透明導
   電膜を選択エッチする第６工程。 （ｇ）不要部の前記透明導電膜をさらに選択エッチし、
   露出された前記低抵抗半導体薄膜を除去する第７工程。 より少なく共成り、前記第１導電膜をゲート電極及び配
   線、前記第１絶縁膜をゲート絶縁膜、前記高抵抗半導体
   薄膜をチャンネル領域、前記低抵抗半導体薄膜をソース
   及びドレイン領域、前記透明導電膜をソース及びドレイ
   ン電極及び配線とする薄膜トランジスタを有する薄膜ト
   ランジスタ装置の製造方法。
2. （２）前記第６工程において、前記基板裏面からの光照
   射及びオーバー露光後、さらに基板表面側よりマスクを
   介して露光し、選択エッチ後前記島状領域上を横断する
   透明導電膜も設ける特許請求の範囲第１項記載の薄膜ト
   ランジスタ装置の製造方法。
3. （３）前記第１工程において低抵抗半導体薄膜の堆積に
   続き第２導電膜を堆積した多層膜を設け、前記第７工程
   で透明導電膜の選択エッチ後露出する第２導電膜を除去
   し、さらに露出する低抵抗半導体薄膜を除去する特許請
   求の範囲第１項または第２項記載の薄膜トランジスタ装
   置の製造方法。
4. （４）前記第２絶縁膜の少なく共１部に塗布絶縁膜を用
   いる特許請求の範囲第１項から第３項のいずれか記載の
   薄膜トランジスタ装置の製造方法。