JPH03116778A - アクティブマトリクス基板の製造方法と表示装置の製造方法 - Google Patents
アクティブマトリクス基板の製造方法と表示装置の製造方法Info
- Publication number
- JPH03116778A JPH03116778A JP25331689A JP25331689A JPH03116778A JP H03116778 A JPH03116778 A JP H03116778A JP 25331689 A JP25331689 A JP 25331689A JP 25331689 A JP25331689 A JP 25331689A JP H03116778 A JPH03116778 A JP H03116778A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- active matrix
- matrix substrate
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 239000011159 matrix material Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000012212 insulator Substances 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012298 atmosphere Substances 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像表示用液晶テレビやコンピュータ端末用
デイスプレィ等で用いられる表示装置の製造方法、特に
それに用いられるアクティブマトリクス基板の製造方法
に関するものである。
デイスプレィ等で用いられる表示装置の製造方法、特に
それに用いられるアクティブマトリクス基板の製造方法
に関するものである。
従来の技術
近年、画像表示装置の平面化への期待が高まっており、
特に液晶を用いたフラットデイスプレィ分野の研究開発
は非常に活発に行われている。その中でも能動素子を二
次元のマトリクス状に配置したアクティブマトリクス基
板と液晶を組み合わせたアクティブマトリクス型液晶表
示素子は商品化も進められ有望視されている。第６図は
その等価回路を示し、１日は薄膜トランジスタ（Ｔｈｉ
ｎＦｉｌｍ 工ｒａｎｓｉｓｔｏｒ：ＴＦＴと以下略
記する）、１９は液晶セル、２０は走査信号線、２１は
映像信号線である。走査信号線２０にＴＦＴ１８がＯＮ
するように順次ゲート信号を印加し、映像信号線２１よ
りゲート１ラインに対応した映像信号を液晶セル１９に
書き込ませる線順次走査によってＣＲＴと同等の機能が
賦与される。
特に液晶を用いたフラットデイスプレィ分野の研究開発
は非常に活発に行われている。その中でも能動素子を二
次元のマトリクス状に配置したアクティブマトリクス基
板と液晶を組み合わせたアクティブマトリクス型液晶表
示素子は商品化も進められ有望視されている。第６図は
その等価回路を示し、１日は薄膜トランジスタ（Ｔｈｉ
ｎＦｉｌｍ 工ｒａｎｓｉｓｔｏｒ：ＴＦＴと以下略
記する）、１９は液晶セル、２０は走査信号線、２１は
映像信号線である。走査信号線２０にＴＦＴ１８がＯＮ
するように順次ゲート信号を印加し、映像信号線２１よ
りゲート１ラインに対応した映像信号を液晶セル１９に
書き込ませる線順次走査によってＣＲＴと同等の機能が
賦与される。
ＴＰＴｌＢは比較的低温で大面積に堆積が可能な非晶質
シリコンを半導体層として用いる場合が多い、しかしな
がら、アクティブマトリクス基板を用いた液晶表示装置
はＴＰＴを作り込まなければならないのでコストが高い
のが最も大きな欠点である。現在はコスト高を克服する
ため、構造及び工程の簡略化や冗長性の研究も盛んであ
る。本発明者らも以前にわずか２枚のフォトマスクを用
いて製造可能なアクティブマトリクス基板の製造方法と
して例えば、特願平１−７０８９１号で出願中である。
シリコンを半導体層として用いる場合が多い、しかしな
がら、アクティブマトリクス基板を用いた液晶表示装置
はＴＰＴを作り込まなければならないのでコストが高い
のが最も大きな欠点である。現在はコスト高を克服する
ため、構造及び工程の簡略化や冗長性の研究も盛んであ
る。本発明者らも以前にわずか２枚のフォトマスクを用
いて製造可能なアクティブマトリクス基板の製造方法と
して例えば、特願平１−７０８９１号で出願中である。
この２枚マスクで作成可能なアクティブマトリクス基板
について説明する。第４図はこの従来例の平面図を示し
、第５図は第４図に示され、アクティブマトリクス型液
晶表示装置の単位絵素のＡ−Ａ ’線上の概略断面図で
ある。第７図は、従来例の工程を追って図示したもので
ある。これらの図において番号が同じものは同じものを
指す。
について説明する。第４図はこの従来例の平面図を示し
、第５図は第４図に示され、アクティブマトリクス型液
晶表示装置の単位絵素のＡ−Ａ ’線上の概略断面図で
ある。第７図は、従来例の工程を追って図示したもので
ある。これらの図において番号が同じものは同じものを
指す。
透光性基板１として例えばコーニング社製＃７０５９ガ
ラス基板上に、Ｃｒ等の導電体薄膜をスパッタリング法
により被着し、所望のパターニングを施してゲート電極
２とする。（第７図（ａ））。
ラス基板上に、Ｃｒ等の導電体薄膜をスパッタリング法
により被着し、所望のパターニングを施してゲート電極
２とする。（第７図（ａ））。
プラズマＣＶＤ法により、ゲート絶縁体層３として例え
ば窒化シリコン（以下ＳｉＮｘと略記する）第一の不純
物を殆ど含まない半導体層４として例えば非晶質シリコ
ン（以下ａ−３ｔと略記する）を１０００人の膜厚で堆
積し、続いて不純物を含む第二の半導体層５として例え
ばリンをドープしたａ−３ｔ（以下ｎ”−ａ−３ｔと略
記する）を５００人の膜厚で連続して堆積後、ポジ型フ
ォトレジスト６を塗着する（第７図（ｂ））。レジスト
をブリベータ後、ゲート電極２をマスクとしてガラス基
板１の裏面より紫外光７を照射してレジストを感光させ
る。この裏面露光した基板を現像すると、ゲート電極２
に対応する部分以外のレジストは除去される。レジスト
をポストベーク後、このレジストをマスクとして第一の
半導体層４及び第二の半導体層５の露出部をエツチング
により除去する（第７図（Ｃ））、レジストを除去した
後、例えばＩＴ Ｏ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄ
ｅ）等の透明導電材料よりなる薄膜を被着し、パターニ
ングして、ソース電極８、ドレイン電極９及び絵素電極
ｌＯを一括して形成する（第７図＠）。そして最後にチ
ャネル部のｎ”−ａ−３ｔをリアクティブ・ドライ・エ
ツチング（以下ＲＩＥと略記する）で除去する（第７図
（ｅ）））とアクティブマトリクス基板が完成する。な
お、この場合１−ａ−３ｔも約５００人残す深さまでＲ
ＩＥによって掘り下げている。
ば窒化シリコン（以下ＳｉＮｘと略記する）第一の不純
物を殆ど含まない半導体層４として例えば非晶質シリコ
ン（以下ａ−３ｔと略記する）を１０００人の膜厚で堆
積し、続いて不純物を含む第二の半導体層５として例え
ばリンをドープしたａ−３ｔ（以下ｎ”−ａ−３ｔと略
記する）を５００人の膜厚で連続して堆積後、ポジ型フ
ォトレジスト６を塗着する（第７図（ｂ））。レジスト
をブリベータ後、ゲート電極２をマスクとしてガラス基
板１の裏面より紫外光７を照射してレジストを感光させ
る。この裏面露光した基板を現像すると、ゲート電極２
に対応する部分以外のレジストは除去される。レジスト
をポストベーク後、このレジストをマスクとして第一の
半導体層４及び第二の半導体層５の露出部をエツチング
により除去する（第７図（Ｃ））、レジストを除去した
後、例えばＩＴ Ｏ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄ
ｅ）等の透明導電材料よりなる薄膜を被着し、パターニ
ングして、ソース電極８、ドレイン電極９及び絵素電極
ｌＯを一括して形成する（第７図＠）。そして最後にチ
ャネル部のｎ”−ａ−３ｔをリアクティブ・ドライ・エ
ツチング（以下ＲＩＥと略記する）で除去する（第７図
（ｅ）））とアクティブマトリクス基板が完成する。な
お、この場合１−ａ−３ｔも約５００人残す深さまでＲ
ＩＥによって掘り下げている。
この後、上述のアクティブマトリクス基板と−主面上に
対向透明電極１３を被着したガラス基板１２０両方に液
晶の配向膜１４としてポリイミド樹脂を塗布して硬化さ
せた後、配向処理を行い、液晶１６として例えばツィス
テッド・ネマティック液晶を両基板間に封入し、さらに
上下に偏光板１７を配置すれば液晶表示装置が完成され
る。
対向透明電極１３を被着したガラス基板１２０両方に液
晶の配向膜１４としてポリイミド樹脂を塗布して硬化さ
せた後、配向処理を行い、液晶１６として例えばツィス
テッド・ネマティック液晶を両基板間に封入し、さらに
上下に偏光板１７を配置すれば液晶表示装置が完成され
る。
発明が解決しようとする課題
上記のような製造方法でアクティブマトリクス基板を製
造すると、ＴＰＴの半導体層が露出している。半導体層
は雰囲気に対して非常に敏感なため、半導体層表面の処
理条件によっては半導体層表面近傍が非常に不安定にな
る。例えば、第８図は洗浄後窒素雰囲気中で１６０°Ｃ
で２０分アニールの有無によるトランジスタ特性を示し
ているが、アニールの無いものではＯＦＦ電流が増加し
ていることがわかる。トランジスタのＯＦＦ電流が増加
すると映像信号のホールド特性が悪化し、画質が劣化す
るという課題を有していた。
造すると、ＴＰＴの半導体層が露出している。半導体層
は雰囲気に対して非常に敏感なため、半導体層表面の処
理条件によっては半導体層表面近傍が非常に不安定にな
る。例えば、第８図は洗浄後窒素雰囲気中で１６０°Ｃ
で２０分アニールの有無によるトランジスタ特性を示し
ているが、アニールの無いものではＯＦＦ電流が増加し
ていることがわかる。トランジスタのＯＦＦ電流が増加
すると映像信号のホールド特性が悪化し、画質が劣化す
るという課題を有していた。
また、上記実施例は工程を簡略化したためであり、薄膜
の堆積回数及びフォトリソグラフィー工程の回数を増や
すならば半導体層上に、例えば窒化シリコン等の絶縁物
を形成して（図示はしない）雰囲気に対する感受性の高
い半導体層を露出させないこと可能ではある。しかしな
がら、この方法では、薄膜の堆積及びフォトリソグラフ
ィー等の工程数が大幅に増加してしまうためコストが高
くなるという課題を有していた。
の堆積回数及びフォトリソグラフィー工程の回数を増や
すならば半導体層上に、例えば窒化シリコン等の絶縁物
を形成して（図示はしない）雰囲気に対する感受性の高
い半導体層を露出させないこと可能ではある。しかしな
がら、この方法では、薄膜の堆積及びフォトリソグラフ
ィー等の工程数が大幅に増加してしまうためコストが高
くなるという課題を有していた。
本発明は、上記の課題に鑑み、低コストを維持したまま
で、半導体層表面を安定化するアクティブマトリクス基
板の製造方法及び画質の良い液晶表示装置の製造方法を
提供するものである。
で、半導体層表面を安定化するアクティブマトリクス基
板の製造方法及び画質の良い液晶表示装置の製造方法を
提供するものである。
課題を解決するための手段
本発明は上述の課題を解決するために、透光性基板上に
、不透光性導電材料を選択的に被着形成してなるゲート
電極もしくはゲート電極と島状導電体層と、前記基板表
面の露出面及びゲート電極もしくはゲート電極と島状導
電体層を覆う絶縁体層と、前記絶縁体層上の特定領域を
覆う半導体層と、前記半導体層のソース電極及びドレイ
ン電極とを順次形成するアクティブマトリクス基板の製
造方法において、半導体層表面を窒化或は酸化すること
により半導体層表面を安定化させる。
、不透光性導電材料を選択的に被着形成してなるゲート
電極もしくはゲート電極と島状導電体層と、前記基板表
面の露出面及びゲート電極もしくはゲート電極と島状導
電体層を覆う絶縁体層と、前記絶縁体層上の特定領域を
覆う半導体層と、前記半導体層のソース電極及びドレイ
ン電極とを順次形成するアクティブマトリクス基板の製
造方法において、半導体層表面を窒化或は酸化すること
により半導体層表面を安定化させる。
作用
本発明は上述の方法により、半導体層表面を窒化或は酸
・化することにより雰囲気に敏感な半導体層表面を安定
化させ、低コストでＯＦＦ特性の良好なアクティブマト
リクス基板を製造するとともに、画質の劣化のない優れ
た画質の液晶表示装置を低コストで製造することが可能
となる。
・化することにより雰囲気に敏感な半導体層表面を安定
化させ、低コストでＯＦＦ特性の良好なアクティブマト
リクス基板を製造するとともに、画質の劣化のない優れ
た画質の液晶表示装置を低コストで製造することが可能
となる。
実施例
以下図面にしたがって本発明の詳細な説明する。
実施例１
第１図は、本発明の第一の実施例を工程を追って図示し
たものである。
たものである。
透光性基板１として例えばコーニング社製＃７０５９ガ
ラス基板上に、Ｃｒ等の導電体薄膜をスパッタリング法
により被着し、所望のパターニングを施してゲート電極
２とする（第１図（ａ））。プラズマＣＶＤ法により、
ゲート絶縁体層３として例えば窒化シリコン（以下Ｓｉ
Ｎ、と略記する）、第一の不純物を殆ど含まない半導体
層として４として例えば非晶質シリコン（以下ａ−３ｊ
と略記する）を１０００人の膜厚で堆積し、続いて不純
物を含む第二の半導体層５として例えばリンをドープし
たａ−Ｓｉ（以下ｎ”−ａ−３ｔと略記する）を５００
人の膜厚で連続して堆積後、ポジ型フォトレジスト６を
塗着する（第１図（ロ））。レジストをブリベータ後、
ゲート電極２をマスクとして透光性のガラス基板１の裏
面より紫外光７を照射してレジストを感光させる。この
裏面露光した基板を現像すると、ゲート電極１に対応す
る部分以外のレジストは除去される。レジストをポスト
ベーク後、このレジストをマスクとして第一の半導体層
４及び第二の半導体層５の露出部をエツチングにより除
去する（第１図（Ｃ））。レジストを除去した後、例え
ばＩ Ｔ Ｏ（Ｉｎｄｉｕａ＋−Ｔｉｎ−Ｏｘｉｄｅ）
等の透明導電材料よりなる薄膜を被着し、バターニング
して、ソース電極８、ドレイン電極９及び絵素電極１０
を一括して形成する（第１図（ｄ））。そして最後にチ
ャネル部のｎ”−ａ−３ｔをリアクティブ・ドライ・エ
ツチング（以下ＲＩＥと略記する）で除去する（第１図
（ｅ））。そして最後に、例えば平行平板型の電極をも
つ容量結合型プラズマ装置で、ガスとして窒素を圧力１
００ｍＴｏｒｒ、流量１１００５ＣＣで流し、基板温度
を２５０°Ｃに保持し、高周波（１３，５６ＭＨｚ）電
力３００Ｗで６０分間プラズマ放電することにより、半
導体層表面を窒化し、半導体層表面に窒化シリコン１１
を形成してアクティブマトリクス基板が完成する（第１
図（ｆ））。このときの窒化により、基板洗浄後のアニ
ール（窒素雰囲気中で１６０℃、２０分）の有無による
トランジスタ特性を第２図に示すが、ＯＦＦ特性も殆ど
差異の無いことが判る。
ラス基板上に、Ｃｒ等の導電体薄膜をスパッタリング法
により被着し、所望のパターニングを施してゲート電極
２とする（第１図（ａ））。プラズマＣＶＤ法により、
ゲート絶縁体層３として例えば窒化シリコン（以下Ｓｉ
Ｎ、と略記する）、第一の不純物を殆ど含まない半導体
層として４として例えば非晶質シリコン（以下ａ−３ｊ
と略記する）を１０００人の膜厚で堆積し、続いて不純
物を含む第二の半導体層５として例えばリンをドープし
たａ−Ｓｉ（以下ｎ”−ａ−３ｔと略記する）を５００
人の膜厚で連続して堆積後、ポジ型フォトレジスト６を
塗着する（第１図（ロ））。レジストをブリベータ後、
ゲート電極２をマスクとして透光性のガラス基板１の裏
面より紫外光７を照射してレジストを感光させる。この
裏面露光した基板を現像すると、ゲート電極１に対応す
る部分以外のレジストは除去される。レジストをポスト
ベーク後、このレジストをマスクとして第一の半導体層
４及び第二の半導体層５の露出部をエツチングにより除
去する（第１図（Ｃ））。レジストを除去した後、例え
ばＩ Ｔ Ｏ（Ｉｎｄｉｕａ＋−Ｔｉｎ−Ｏｘｉｄｅ）
等の透明導電材料よりなる薄膜を被着し、バターニング
して、ソース電極８、ドレイン電極９及び絵素電極１０
を一括して形成する（第１図（ｄ））。そして最後にチ
ャネル部のｎ”−ａ−３ｔをリアクティブ・ドライ・エ
ツチング（以下ＲＩＥと略記する）で除去する（第１図
（ｅ））。そして最後に、例えば平行平板型の電極をも
つ容量結合型プラズマ装置で、ガスとして窒素を圧力１
００ｍＴｏｒｒ、流量１１００５ＣＣで流し、基板温度
を２５０°Ｃに保持し、高周波（１３，５６ＭＨｚ）電
力３００Ｗで６０分間プラズマ放電することにより、半
導体層表面を窒化し、半導体層表面に窒化シリコン１１
を形成してアクティブマトリクス基板が完成する（第１
図（ｆ））。このときの窒化により、基板洗浄後のアニ
ール（窒素雰囲気中で１６０℃、２０分）の有無による
トランジスタ特性を第２図に示すが、ＯＦＦ特性も殆ど
差異の無いことが判る。
以上本実施例に示したように、半導体層表面を窒化する
ことにより半導体層表面を安定化させることが可能とな
る。
ことにより半導体層表面を安定化させることが可能とな
る。
なお、上記実施例では、ゲート電極２の材料としてＣｒ
としたが、Ｔａ、Ｔｉ、Ｍｏ、Ｎｉ、Ｎｉ−Ｃｒ合金や
これらの金属の珪化物等、ＴＰＴのゲート電極の材料と
して使用されるものならばいずれも使用し得る。また、
ゲート絶縁体層３の材料としては、窒化シリコン、酸化
シリコンや金属酸化物なども用いられる。
としたが、Ｔａ、Ｔｉ、Ｍｏ、Ｎｉ、Ｎｉ−Ｃｒ合金や
これらの金属の珪化物等、ＴＰＴのゲート電極の材料と
して使用されるものならばいずれも使用し得る。また、
ゲート絶縁体層３の材料としては、窒化シリコン、酸化
シリコンや金属酸化物なども用いられる。
また、第一、第二の半導体層の材料として、非晶質シリ
コンを使用したが、多結晶シリコンや再結晶化したシリ
コンを用いても問題ない。
コンを使用したが、多結晶シリコンや再結晶化したシリ
コンを用いても問題ない。
さらに、絵素電極の材料としては、Ｉｎ、０．、ＳｎＯ
□或いはこれらの混合物等の透明導電材料が使用できる
。また、ソース電極及びドレイン電極と絵素電極とを同
時に形成する場合には、ソース電極及びドレイン電極の
材料として、Ｉ ｎ、０．、Ｓｎｕｇ或はこれらの混合
物等の透明導電材料が使用できる。ソース電極及びドレ
イン電極と絵素電極とを別々に形成する場合には、ソー
ス電極及びドレイン電極の材料としては、Ａｌ、Ｍｏ、
Ｔａ、Ｔｉ５Ｃｒやこれらの金属の珪化物などが使用で
きる。なお、この場合ソース及びドレイン電極は、単層
のみならず複層で形成して冗長性を付加することができ
る。
□或いはこれらの混合物等の透明導電材料が使用できる
。また、ソース電極及びドレイン電極と絵素電極とを同
時に形成する場合には、ソース電極及びドレイン電極の
材料として、Ｉ ｎ、０．、Ｓｎｕｇ或はこれらの混合
物等の透明導電材料が使用できる。ソース電極及びドレ
イン電極と絵素電極とを別々に形成する場合には、ソー
ス電極及びドレイン電極の材料としては、Ａｌ、Ｍｏ、
Ｔａ、Ｔｉ５Ｃｒやこれらの金属の珪化物などが使用で
きる。なお、この場合ソース及びドレイン電極は、単層
のみならず複層で形成して冗長性を付加することができ
る。
また、ポジ型フォトレジストを塗布する前に、ヘキサメ
チルジシラザン（ＨＭＤＳ）等のレジストの密着増強材
を使用すればレジストの密着性が向上する。
チルジシラザン（ＨＭＤＳ）等のレジストの密着増強材
を使用すればレジストの密着性が向上する。
実施例２
本実施例は実施例１において半導体層表面を窒化ではな
く、酸化したものであり特に図示はしない。
く、酸化したものであり特に図示はしない。
例えば、平行平板型の電極をもつプラズマ放電装置で、
ガスとして酸素を圧力１００ｓＴｏｒｒ 、流量１１０
０５ＣＣで流し、基板温度を２５０℃に保持し、高周波
（１３，５５Ｍ七）電力３００Ｗで６０分間プラズマ放
電することにより酸化して、表面に酸化シリコンを形成
した。
ガスとして酸素を圧力１００ｓＴｏｒｒ 、流量１１０
０５ＣＣで流し、基板温度を２５０℃に保持し、高周波
（１３，５５Ｍ七）電力３００Ｗで６０分間プラズマ放
電することにより酸化して、表面に酸化シリコンを形成
した。
実施例３
第３図に、本発明の第三の実施例の断面図を示す。
まず、実施例１或は実施例２と同様にして、アクティブ
マトリクス基板を作成する。
マトリクス基板を作成する。
上述のアクティブマトリクス基板と、対向透明電極１３
を被着した対向ガラス基板１２上にポリイミドや酸化珪
素等よりなる液晶の配向膜１４を形成し、シール材１５
及びグラスファイバ等（図示せず）を介して貼りあわせ
、液晶１６を間に注入する。次に、対向ガラス基板１２
をマスクとして、ゲート電極２上の不要なゲート絶縁体
層３を除去して、最後に偏光板１７を両基板の前後に配
置して液晶表示装置が完成する。
を被着した対向ガラス基板１２上にポリイミドや酸化珪
素等よりなる液晶の配向膜１４を形成し、シール材１５
及びグラスファイバ等（図示せず）を介して貼りあわせ
、液晶１６を間に注入する。次に、対向ガラス基板１２
をマスクとして、ゲート電極２上の不要なゲート絶縁体
層３を除去して、最後に偏光板１７を両基板の前後に配
置して液晶表示装置が完成する。
発明の効果
本発明のアクティブマトリクス基板の製造方法によれば
、低コストにもかかわらず、完成したトランジスタのＯ
ＦＦ電流が小さく、しかも安定化するので、アクティブ
マトリクス型液晶表示装置の画質を悪化させることが無
い。従って、その産業上の意義は極めて高い。
、低コストにもかかわらず、完成したトランジスタのＯ
ＦＦ電流が小さく、しかも安定化するので、アクティブ
マトリクス型液晶表示装置の画質を悪化させることが無
い。従って、その産業上の意義は極めて高い。
第１図は本発明の第１の実施例におけるアクティブマト
リクス基板の製造方法を示す工程図、第２図は従来の方
法で作成したトランジスタを洗浄＠ １６０°Ｃｌ２Ｏ
分のアニールの有無によるトランジスタ特性図、第３図
は本発明の第１或は第２の実施例で得られるアクティブ
マトリクス基板を用いた液晶表示装置の断面図、第４図
は従来のアクティブマトリクス基板の概略平面図、第５
図は従来のアクティブマトリクス基板で構成されたアク
ティブマトリクス型液晶表示装置の概略断面図、第６図
は同装置の等価回路図、第７図は本発明の第１の実施例
におけるアクティブマトリクス基板の製造方法を示す工
程図、第８図は従来の方法で作成したトランジスタを洗
浄後１６０℃、２０分のアニールの有無によるトランジ
スタ特性図である。 １・・・・・・透光性基板（ガラス基板）、２・・・・
・・ゲート電極（Ｃｒ）、３・・・・・・ゲート絶縁層
（ＳｉＮ、）、４・・・・・・第一の半導体層（ｉ−ａ
−３ｉ）、５・・・・・・第二の半導体層（ｎ” ａ
Ｓｌ）、６・・・・・・ポジ型フォトレジスタ、７
・・・・・・紫外光、８・・・・・・ソース電極、９・
・・・・・ドレイン電極、１０・・・・・・絵素電極、
１１・・・・・・プラズマ窒化により形成された窒化シ
リコン、１２・・・・・・対向ガラス基板、１３・・・
・・・対向透明電極、１４・・・・・・配向膜、１５・
・・・・・シール材、１６・・・・・・液晶、１７・・
・・・・偏光板、１８・・・・・・薄膜トランジスタ（
ＴＦＴ）、１９・・・・・・液晶セル、２０・・・・・
・走査信号線、２１・・・・・・映像信号線。
リクス基板の製造方法を示す工程図、第２図は従来の方
法で作成したトランジスタを洗浄＠ １６０°Ｃｌ２Ｏ
分のアニールの有無によるトランジスタ特性図、第３図
は本発明の第１或は第２の実施例で得られるアクティブ
マトリクス基板を用いた液晶表示装置の断面図、第４図
は従来のアクティブマトリクス基板の概略平面図、第５
図は従来のアクティブマトリクス基板で構成されたアク
ティブマトリクス型液晶表示装置の概略断面図、第６図
は同装置の等価回路図、第７図は本発明の第１の実施例
におけるアクティブマトリクス基板の製造方法を示す工
程図、第８図は従来の方法で作成したトランジスタを洗
浄後１６０℃、２０分のアニールの有無によるトランジ
スタ特性図である。 １・・・・・・透光性基板（ガラス基板）、２・・・・
・・ゲート電極（Ｃｒ）、３・・・・・・ゲート絶縁層
（ＳｉＮ、）、４・・・・・・第一の半導体層（ｉ−ａ
−３ｉ）、５・・・・・・第二の半導体層（ｎ” ａ
Ｓｌ）、６・・・・・・ポジ型フォトレジスタ、７
・・・・・・紫外光、８・・・・・・ソース電極、９・
・・・・・ドレイン電極、１０・・・・・・絵素電極、
１１・・・・・・プラズマ窒化により形成された窒化シ
リコン、１２・・・・・・対向ガラス基板、１３・・・
・・・対向透明電極、１４・・・・・・配向膜、１５・
・・・・・シール材、１６・・・・・・液晶、１７・・
・・・・偏光板、１８・・・・・・薄膜トランジスタ（
ＴＦＴ）、１９・・・・・・液晶セル、２０・・・・・
・走査信号線、２１・・・・・・映像信号線。
Claims (7)
- （１）透光性基板上に、不透光性導電材料を選択的に被
着形成した第一の導電層を形成する工程と、前記基板表
面の露出面及び前記第一の導電層を絶縁体層で覆う工程
と、前記絶縁体層上の特定領域を半導体層で覆う工程と
、前記半導体層と一部重なり合う一対の第二の導電層を
形成する工程からなるアクティブマトリクス基板の製造
方法において、前記半導体層の形成工程が、前記絶縁体
層上に半導体層を被着する工程と、前記半導体層を選択
的にエッチング除去する工程と前記半導体層表面を窒化
或は酸化する工程からなることを特徴とするアクティブ
マトリクス基板の製造方法。 - （２）半導体層は不純物を殆ど含まない第一の半導体層
と少なくとも不純物となるＰ、Ａｓ、ＢまたはＡｌのう
ち少なくとも１種類以上の元素を含む第二の半導体層を
被着する工程と前記第二の導電層を選択的に被着形成後
、前記第二の半導体層の露出部及び前記第一の半導体層
の一部を選択的に除去する工程を含むことを特徴とする
請求項（１）記載のアクティブマトリクス基板の製造方
法。 - （３）第一の半導体層は膜厚が概ね１０００Å以下であ
り、かつ、前記第二の半導体層の膜厚が概ね５００Å以
下であることを特徴とする請求項（２）記載のアクティ
ブマトリクス基板の製造方法。 - （４）第一の半導体層の一部を除去後の膜厚が概ね３０
０Å以上であることを特徴とする請求項（３）記載のア
クティブマトリクス基板の製造方法。 - （５）第一の半導体層の一部及び前記第二の半導体層を
除去する工程がドライエッチングで行われる工程である
ことを特徴とする請求項（４）記載のアクティブマトリ
クス基板の製造方法。 - （６）ドライエッチングがＣＦ＿４、ＣＨＦ＿３、ＣＣ
ｌ＿４、Ｃ＿２Ｆ＿６、Ｃ＿２ＣｌＦ＿５、Ｃ＿２Ｃｌ
＿２Ｆ＿４またはＳＦ＿６のうち少なくとも１種類以上
のガスを含む反応ガスでドライエッチングされることを
特徴とする請求項（５）記載のアクティブマトリクス基
板の製造方法。 - （７）請求項（１）記載の製造方法で製造したアクティ
ブマトリクス基板と透明電極を有する対向基板間に光学
異方性を有する材料を挟持する工程と前記両基板の少な
くとも一方には偏光板を配置する工程を含む表示装置の
製造方法において、前記対向基板をマスクとして前記ア
クティブマトリクス基板の絶縁体層の露出部を食刻する
工程を含むことを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25331689A JPH03116778A (ja) | 1989-09-28 | 1989-09-28 | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25331689A JPH03116778A (ja) | 1989-09-28 | 1989-09-28 | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116778A true JPH03116778A (ja) | 1991-05-17 |
Family
ID=17249606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25331689A Pending JPH03116778A (ja) | 1989-09-28 | 1989-09-28 | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116778A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| WO2005057530A1 (ja) * | 2003-11-28 | 2005-06-23 | Zeon Corporation | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| JP2007013083A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2021167957A (ja) * | 2012-08-23 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS62143028A (ja) * | 1985-12-17 | 1987-06-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH01120070A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 薄膜トランジスタの製造方法 |
-
1989
- 1989-09-28 JP JP25331689A patent/JPH03116778A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273670A (ja) * | 1985-09-26 | 1987-04-04 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置の製造方法 |
| JPS62143028A (ja) * | 1985-12-17 | 1987-06-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH01120070A (ja) * | 1987-11-02 | 1989-05-12 | Nec Corp | 薄膜トランジスタの製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| WO2005057530A1 (ja) * | 2003-11-28 | 2005-06-23 | Zeon Corporation | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| JPWO2005057530A1 (ja) * | 2003-11-28 | 2007-12-13 | 大見 忠弘 | 薄膜トランジスタ集積回路装置、アクティブマトリクス表示装置及びそれらの製造方法 |
| US8064003B2 (en) | 2003-11-28 | 2011-11-22 | Tadahiro Ohmi | Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same |
| JP5174322B2 (ja) * | 2003-11-28 | 2013-04-03 | 日本ゼオン株式会社 | アクティブマトリクス表示装置の製造方法 |
| JP2007013083A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP4578402B2 (ja) * | 2005-06-30 | 2010-11-10 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板及びその製造方法 |
| JP2021167957A (ja) * | 2012-08-23 | 2021-10-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| KR100817001B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3148129B2 (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
| JP4676390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US8148727B2 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| US6943367B2 (en) | Thin film transistor array panel | |
| US7110058B2 (en) | Method of fabricating liquid crystal display device | |
| EP0211401A2 (en) | N+ Amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| JP2001257350A (ja) | 半導体装置およびその作製方法 | |
| JP2001264804A (ja) | 液晶表示装置およびその作製方法 | |
| JPH11149091A (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| US20050142676A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| JPH0743744A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05226654A (ja) | Ｔｆｔアレイのエッチング加工方法 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| KR20040095761A (ko) | 액정표시장치의 어레이기판 제조방법 | |
| JP2002033331A (ja) | 半導体装置及びその作製方法 | |
| JPH09244045A (ja) | 液晶表示装置およびその製造方法 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| JPH03257829A (ja) | 透明絶縁層の製造方法並びに表示装置の製造方法 |