JP2002033331A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JP2002033331A
JP2002033331A JP2001142322A JP2001142322A JP2002033331A JP 2002033331 A JP2002033331 A JP 2002033331A JP 2001142322 A JP2001142322 A JP 2001142322A JP 2001142322 A JP2001142322 A JP 2001142322A JP 2002033331 A JP2002033331 A JP 2002033331A
Authority
JP
Japan
Prior art keywords
film
semiconductor
conductive film
semiconductor film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001142322A
Other languages
English (en)
Other versions
JP2002033331A5 (ja
Inventor
Tatsuya Arao
達也 荒尾
Hideomi Suzawa
英臣 須沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001142322A priority Critical patent/JP2002033331A/ja
Publication of JP2002033331A publication Critical patent/JP2002033331A/ja
Publication of JP2002033331A5 publication Critical patent/JP2002033331A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 アクティブマトリクス型の液晶表示装置に代
表される電気光学装置において、TFTの工程数を削減
して製造コストの低減および歩留まりの向上を実現する
ことを目的とする。 【解決手段】 同一の絶縁表面上に第1の導電膜で形成
される第1の配線と第2の配線と、前記第1の配線と第
2の配線に対応して該配線上に形成された一導電型の第
1の半導体膜と、前記一導電型の第1の半導体膜の上層
に形成され前記第1の配線と第2の配線とに跨って形成
された第2の半導体膜と、前記第2の半導体膜上に形成
された絶縁膜と、前記絶縁膜上に形成された第3の導電
膜とを有することを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体膜を利用した
薄膜トランジスタ(以下、TFTと記す)を用いて作製
される半導体装置およびその作製方法に関する。特に本
発明は、TFTの製造において必要となる光露光プロセ
スに係るフォトマスクの数を削減する技術に関しする。
さらに本発明は、液晶表示装置に代表される電気光学装
置及びそのような電気光学装置を搭載した電子装置に好
適に利用できる技術を提供する。尚、本明細書において
半導体装置とは、半導体特性を利用することで機能する
装置全般を指し、上記電気光学装置およびその電気光学
装置を搭載した電子装置も範疇に含む。
【0002】
【従来の技術】ノート型のパーソナルコンピュータ(ノ
ートパソコン)や携帯型情報端末において、画像や文字
情報を表示するために液晶表示装置が利用されている。
パッシブ型の液晶表示装置に比べアクティブマトリクス
型の液晶表示装置は高精細な画像が得られることから、
前記用途においては後者が好適に用いられるようになっ
ている。アクティブマトリクス型の液晶表示装置は、画
素部において能動素子であるTFTを個々の画素に対応
してマトリクス状に配置している。TFTには通常nチ
ャネル型TFTが用いられ、スイッチング素子として液
晶に印加する電圧を画素毎に制御して所望の画像表示を
行っている。
【0003】非晶質シリコンに代表される非晶質半導体
でTFTを作製する技術は、300℃以下の低温で大面
積の基板上に形成可能であることから量産に適した材料
と考えられている。しかし、非晶質シリコンで活性層を
形成したTFTは、電界効果移動度が小さく1cm2/Vsec
以上の値を得ることはできない。そのために、画素部に
設けるスイッチング素子に特化して利用されている。
【0004】このようなアクティブマトリクス型の液晶
表示装置は、携帯型情報端末、ノートパソコンのみなら
ず液晶テレビ受信機にまでその用途は広がり、画面サイ
ズの大面積化と同時に画像品位の向上のために高精細化
や高開口率化の要求がますます高まってきている。
【0005】
【発明が解決しようとする課題】アクティブマトリクス
型の液晶表示装置は、ゲート線、データ線、画素電極な
どを精度良く重ね合わせて配置するために、光露光プロ
セスにより複数のフォトマスクを使用して作製してい
る。しかし、生産性を向上させ、かつ、歩留まりを向上
させるためには、フォトマスクの数を可能な限り削減し
て工程数を減らすことが有効な手段として考えられる。
【0006】フォトマスクはフォトリソグラフィーの技
術において、エッチング工程のマスクとするフォトレジ
ストパターンを基板上に形成するために用いる。このフ
ォトマスクを1枚使用することによって、レジスト塗
布、プレベーク、露光、現像、ポストベークなどの工程
と、その前後の工程において被膜の成膜およびエッチン
グなどの工程、さらにレジスト剥離、洗浄工程、乾燥工
程などが付加され煩雑なものとなる。
【0007】本発明はこのような背景を鑑みてなされた
ものであり、アクティブマトリクス型の液晶表示装置に
代表される電気光学装置において、TFTの工程数を削
減して製造コストの低減および歩留まりの向上を実現す
ることを課題としている。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、2枚のフォトマスクでTFTを作製す
る。具体的には、データ線及び画素電極を形成するため
の第1のフォトマスクと、ゲート電極の形状する第2の
フォトマスクの2枚から形成することができる。第2の
フォトマスクにより形成されるレジストパターンは、ゲ
ート電極以外にn型の第1の半導体膜、チャネルを形す
るための第2の半導体膜、バリアメタルのエッチング処
理にも適用される。
【0009】このような本発明の半導体装置は、絶縁表
面上に第1の導電膜で形成される第1の配線と第2の配
線と、第1の配線と第2の配線上に形成された一導電型
の第1の半導体膜と、一導電型の第1の半導体膜の上層
に形成され第1の配線と第2の配線とに跨って形成され
た第2の半導体膜と、第2の半導体膜上に形成された絶
縁膜と、絶縁膜上に形成された第3の導電膜とを有する
ことを特徴としている。
【0010】また、他の発明の構成は、絶縁表面上に第
1の導電膜で形成される第1の配線と第2の配線と、第
1の配線と第2の配線上に形成された第2の導電膜と、
第2の導電膜上に形成された一導電型の第1の半導体膜
と、一導電型の第1の半導体膜の上層に形成され第1の
配線と第2の配線とに跨って形成された第2の半導体膜
と、第2の半導体膜上に形成された絶縁膜と、絶縁膜上
に形成された第3の導電膜とを有し、第2の半導体膜の
端部は第2の導電膜の端部の内側に設けられていること
を特徴としている。
【0011】また、他の発明の構成は、絶縁表面上に形
成されたデータ線と画素電極と、データ線及び画素電極
に対応して形成された一導電型の第1の半導体膜と、一
導電型の第1の半導体膜の上層に形成され、データ線と
画素電極とに跨って形成された第2の半導体膜と、第2
の半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁
膜上に形成されたゲート電極とを有することを特徴とし
ている。
【0012】また、他の発明の構成は、絶縁表面上に形
成されたデータ線と画素電極と、データ線及び画素電極
に対応して形成されたバリアメタルと、バリアメタル上
に形成された一導電型の第1の半導体膜と、一導電型の
第1の半導体膜の上層に形成され、データ線と画素電極
とに跨って形成された第2の半導体膜と、第2の半導体
膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形
成されたゲート電極とを有し、第2の半導体膜の端部は
バリアメタルの端部の内側に設けられていることを特徴
としている。
【0013】2枚のフォトマスクで作製する本発明の半
導体装置の作製方法は、第1のフォトマスクを用い第1
の光露光プロセスにより第1のマスクを形成する工程
と、第1のマスクを用い第1のエッチング処理により一
導電型の第1の半導体膜と第2の導電膜と第1の導電膜
とをエッチングする工程と、第2のフォトマスクを用い
第2の光露光プロセスにより第2のマスクを形成する工
程と、第2のマスクを用い第2のエッチング処理により
第3の導電膜をエッチングする工程と、第2のエッチン
グ処理の後に第3のエッチング処理により絶縁膜と第2
の半導体膜と第1の半導体膜と第2の導電膜とをエッチ
ングする工程とを有することを特徴としている。
【0014】また、他の発明の構成は、絶縁表面上に第
1の導電膜を形成する第1の工程と、第1の導電膜上に
第2の導電膜を形成する第2の工程と、第2の導電膜上
に一導電型の第1の半導体膜を形成する第3の工程と、
第1のフォトマスクを用い第1の光露光プロセスにより
第1のマスクを形成する第4の工程と、第1のマスクを
用い第1のエッチング処理により一導電型の第1の半導
体膜と第2の導電膜と第1の導電膜とをエッチングする
第5の工程と、第5の工程の後に第2の半導体膜を形成
する第6の工程と、第2の半導体膜上に絶縁膜を形成す
る第7の工程と、絶縁膜上に第3の導電膜を形成する第
8の工程と、第2のフォトマスクを用い第2の光露光プ
ロセスにより第2のマスクを形成する第9の工程と、第
2のマスクを用い第2のエッチング処理により第3の導
電膜をエッチングする第10の工程と、第10の工程の
後に、第3のエッチング処理により絶縁膜と第2の半導
体膜と第1の半導体膜と第2の導電膜とをエッチングす
る第11の工程とを有することを特徴としている。
【0015】本発明によれば、2枚のフォトマスクでT
FTを形成することが可能であり、製造工程及びTFT
の構造が簡略化されることにより、製造歩留まりを向上
させることができる。また、当該TFTを用いてアクテ
ィブマトリクス型の液晶表示装置に代表される電気光学
装置の製造コストを低減させることができる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。図1は2枚のフォトマスクで
作製されるTFTの断面図であり、液晶表示装置のnチ
ャネル型TFTとして用いるための構造を示している。
TFTは絶縁表面を有する基板101上に形成されてい
る。データ線107、画素電極110はアルミニウム
(Al)を主成分とする導電性材料で同一面上に形成さ
れている。121はチタン(Ti)、タンタル(T
a)、窒化チタン(TiN)、窒化タンタル(TaN)
などで形成されるバリアメタルであり、データ線10
7、画素電極110を形成するAlを主成分とする導電
性材料と半導体膜とが反応して合金化するのを防いでい
る。
【0017】50〜100nmの厚さのn型の第1の半導
体膜122、123はソースまたはドレイン領域を形成
し、チャネルを形成用の第2の半導体膜124はこの両
者に跨って形成されている。半導体膜124は50〜2
50nmの厚さで形成されている。このn型の第1の半導
体膜122、123及び第2の半導体膜124は非晶質
珪素または微結晶珪素により形成されている。酸化珪素
または窒化珪素から成る絶縁膜125は100〜200
nmの厚さで半導体膜124上に形成され、ゲート絶縁膜
として用いる。さらに、ゲート電極126がその上に設
けられている。ゲート電極は好適にはタングステン
(W)を用いて形成する。画素TFT201はこれらが
一体となって形成されるものである。図1で示されるT
FTの構造は順スタガ型とも呼ばれている。
【0018】画素電極110の一部には保持容量202
が形成されている。具体的には、画素電極110上にバ
リアメタル127、n型の第1の半導体膜128、第2
の半導体膜129、絶縁膜130、容量配線131が積
層されている。保持容量202は、画素電極110が一
方の電極として、容量配線131が他方の電極として形
成されている。
【0019】図1で示すTFTの構造は、データ線及び
画素電極を形成するための第1のフォトマスクと、ゲー
ト電極の形成する第2のフォトマスクの2枚で作製する
ことができる。第2のフォトマスクにより形成されるレ
ジストパターンは、ゲート電極のみならず、n型の第1
の半導体膜、チャネルを形成用の半導体膜、バリアメタ
ルのエッチング処理にも適用される。ゲート電極上には
パッシベーション膜を形成しても良い。しかし、その場
合には、画素電極や端子部を露出させるためにフォトマ
スクが1枚追加になる。
【0020】画素電極をアルミニウムを主成分とする導
電性材料で形成することにより反射型の液晶表示装置を
作製することができる。一方、これを酸化インジウムや
酸化スズ、或いは酸化亜鉛などを用いた透明導電膜材料
で形成すれば透過型の液晶表示装置を作製することがで
きる。いずれにしても、フォトマスクは2枚で済むので
工程はかなり削減される。しかし、図1に示す本発明の
TFT構造を得るためには、画素電極を形成する材料と
その上層に形成する半導体膜や絶縁膜材料との間で選択
エッチングができることが前提となる。上記材料による
組合せは選択的なエッチング加工が可能であり、エッチ
ング処理の全てをドライエッチングにより行うことがで
きる。
【0021】
【実施例】[実施例1]図1で示すTFTを作製するため
の工程を説明する。図3(A)において、基板101に
はコーニング社の#7059ガラスや#1737ガラス
などに代表されるバリウムホウケイ酸ガラスやアルミノ
ホウケイ酸ガラスなどのガラス基板を用いることができ
る。その他に、表面に酸化シリコン膜や窒化シリコン膜
などを形成したステンレス基板やセラミック基板などを
使用することもできるし、ポリエーテルサルフォン(P
ES)、ポリエチレンテレフタレート(PET)、ポリ
エチレンナフタレート(PEN)などの有機樹脂基板を
用いることもできる。
【0022】基板101上には、Tiを0.1〜2重量
%含むAlから成る第1の導電膜102を300nmの厚
さに、Tiを用いて形成する第2の導電膜103を10
0nmの厚さにスパッタ法により形成する。第2の導電膜
はバリアメタルとして設ける。n型の第1の半導体膜1
04はスパッタ法やプラズマCVD法による非晶質珪素
膜を用い80nmの厚さに形成する。n型の第1の半導体
膜は微結晶珪素膜で置き換えることも可能であり、膜中
にはn型不純物(ドナー)としてリンが0.5〜1原子
%含まれ、1×10-4〜1×101S/cmの電気伝導度を
有している。第1の導電膜は、Tiの他にSc、Si、
Cu、Ndを含有するAlで形成しても良い。
【0023】次に、図3(B)で示す第1のエッチング
処理を行う。これは、第1の露光プロセスにより第1の
フォトマスクを用いて、レジストによるマスク105、
106を形成し、n型の第1の半導体膜、第2の導電
膜、第1の導電膜をエッチングする。
【0024】光露光プロセスは、基板上にレジストを塗
布してフォトマスクを通して露光した後、レジストを現
像液に浸けて現像するプロセスである。レジストは基板
に塗布した後80〜160℃程度で複数回のベーキング
処理を必要とし、現像も現像液での処理や水洗及び乾燥
などの処理が必要とされている。
【0025】n型の第1の半導体膜に対してはCF4
2の混合ガス、上記第1及び第2の導電膜に対しては
Cl2またはBCl3をエッチングガスとして用い、反応
性イオンエッチングにより行う。このとき端部に5〜4
5度の角度でテーパー部が形成されるようにエッチング
する。こうして、第1の導電膜107とバリアメタル1
08とn型の第1の半導体膜109から成るデータ線の
原型と、第1の導電膜110とバリアメタル111とn
型の第1の半導体膜112から成る画素電極の原型を形
成する。その後マスク105、106は除去する。
【0026】図4(A)はこの状態の上面図を示し、図
中に示すA−A'線が図3(B)に示す断面図に対応し
ている。
【0027】この上に第2の半導体膜113、絶縁膜1
14、第3の導電膜115を順次形成する。第2の半導
体膜113は、プラズマCVD法やスパッタ法などの方
法で50〜200nm(好ましくは100〜150nm)の
厚さで非晶質構造を有する半導体膜を形成する。代表的
には、プラズマCVD法でSiH4より作製される水素
化非晶質シリコン(a−Si:H)膜を用い、150nm
の厚さに形成する。その他にも微結晶半導体膜、非晶質
シリコンゲルマニウム膜などの非晶質構造を有する化合
物半導体膜を適用することも可能である。第2の半導体
膜は1×10-6S/cm以下の電気伝導度を有し、ドナーま
たはアクセプタとして知られる不純物を意図的に添加し
ないで形成する。
【0028】絶縁膜114は、プラズマCVD法または
スパッタ法を用い、膜厚を100〜200nmの厚さに形
成する。好適な材料はプラズマCVD法でSiH4、N
3、N2から作製される窒化シリコンであり、150nm
の厚さに形成する。その他にも、酸化シリコン膜、酸化
窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用
いて形成しても良い。例えば、酸化シリコン膜を用いる
場合には、プラズマCVD法でによりオルトケイ酸テト
ラエチル(Tetraethyl Ortho Silicate:TEOS)と
2とを用いて作製する。
【0029】第3の導電膜115はTa、Ti、Wから
選ばれた元素、または当該元素を成分とする合金か、当
該元素を組み合わせた合金膜で200〜400nmの厚さ
に形成する。例えば、Wをゲート電極及びゲート線とし
て形成する場合には、Wをターゲットとしたスパッタ法
で、Arガスを導入して300nmの厚さに形成する。W
を第3の導電膜として使用するためには低抵抗化を図る
必要があり、その抵抗率は20μΩcm以下にすることが
望ましい。W膜は結晶粒を大きくすることで低抵抗率化
を図ることができるが、W中に酸素などの不純物元素が
多い場合には結晶化が阻害され高抵抗化する。このこと
より、スパッタ法による場合、純度99.9999%の
Wターゲットを用い、さらに成膜時に気相中からの不純
物の混入がないように十分配慮してW膜を形成する。特
に酸素濃度に関しては30ppm以下とすると良かった。
例えば、Wは酸素濃度を30ppm以下とすることで20
μΩcm以下の比抵抗値を実現することができる。
【0030】次いで、図3(D)に示す第2のエッチン
グ処理を行う。まず、第2の光露光プロセスにより、第
2のフォトマスクを用い、レジストによるマスク11
6、117を形成する。そして、端部に15〜45度の
角度のテーパー部が形成されるように第3の導電膜をエ
ッチングする。第3の導電膜であるWを、CF4とCl2
とO2の混合ガスを用いた反応性イオンエッチングによ
り行う。または、Wのような硬い材料を高速でかつ精度
良エッチングし、さらに端部をテーパー形状とするため
には、高密度プラズマを用いたドライエッチング法が適
している。高密度プラズマを得る手法にはマイクロ波や
誘導結合プラズマ(Inductively CoupledPlasma:IC
P)を用いたエッチング装置が良い。特に、ICPエッ
チング装置はプラズマの制御が容易であり、処理基板の
大面積化にも対応できる。
【0031】こうして、図3(D)に示すようにゲート
線の原型118と容量線の原型119が形成される。端
部をテーパー状に形成するためのエッチングはレジスト
によるマスクもエッチングして、その端部を後退させな
がら行う。そのためにこのエッチングの過程では、下層
にある絶縁膜120の表面も5〜50nm程度エッチング
されている。
【0032】図3(E)に示す第3のエッチング処理
は、データ線及び画素電極の表面を露出させ、TFTに
形状を確定するために行う。エッチングは前述の反応性
イオンエッチングやICPエッチングなどのドライエッ
チングにより行う。エッチングガスは最初にCF4とC
2を導入して第3の導電膜であるWをエッチングし、
その端部を後退させながら絶縁膜120を同時にエッチ
ングする。そして、第2の半導体膜113の表面が露出
したらエッチングガスをCF4とO2の混合ガスに切り替
える。こうして第2の半導体膜113及び第1の半導体
膜112をエッチングしたら、エッチングガスをCF4
のみとして、Tiで形成されたブロッキング層111を
エッチングする。第1の導電膜110はAlを主成分と
する材料で形成されていて、これはCF4で殆どエッチ
ングされないので選択加工が容易にできる。
【0033】こうして、図3(E)に示す形状が形成さ
れる。基板101上には、第1の導電膜で形成されるデ
ータ線107と画素電極110、第2の導電膜で形成さ
れるバリアメタル121、n型の第1の半導体膜から形
成されるソースまたはドレイン領域122、123、第
2の半導体膜から形成されるチャネル形成用半導体膜1
24、絶縁膜から形成されるゲート絶縁膜125、第3
の導電膜から形成されるゲート電極126が形成され
る。また、画素電極110上には、バリアメタル12
7、第1の半導体膜128、第2の半導体膜129、絶
縁膜130、容量配線131が積層されている領域を有
している。
【0034】図3(D)で示す工程で形成したレジスト
によるマスクもエッチングされ132、133で示すよ
うに縮小する。このレジストを除去すると、図1で説明
した画素TFTと201と保持容量202を完成させる
ことができる。図4(B)はこの状態の上面図であり、
図中に示すA−A'線が図1に示す断面図に対応してい
る。また、B−B'線に対応する断面図を図2に示し、
ゲート線130とデータ線107との交差部には第2の
導電膜126、第1の半導体膜127、第2の半導体膜
128、絶縁膜129が形成され両者が接触して短絡す
ることを防いでいる。
【0035】以上のように、2枚のフォトマスクを用
い、3回のエッチング処理によりTFTを作製すること
ができ、図1〜4で説明したように液晶表示装置の画素
TFTと保持容量を形成することができる。本実施例で
は画素電極がAlであり、よって反射型の液晶表示装置
を得ることができる。このように少ない光露光プロセス
により、TFTの作製工程はかなり削減され、簡略化す
ることができる。その結果、異物の付着、汚染などによ
る工程中の不良の発生確率を低減させることができる。
【0036】[実施例2]実施例1において、第1の導電
膜を酸化インジウム(In23)や酸化インジウム酸化
スズ合金(In23―SnO2、ITOと略記する)な
どの透明導電膜材料を用いれば透過型の液晶表示装置を
作製することができる。これは、スパッタ法や真空蒸着
法などを用いて形成する。このような材料のエッチング
処理はよう化水素(HI)、臭化水素(BrH)により
ドライエッチングで行う。しかし、特にITOのエッチ
ングは残渣が発生しやすいので、エッチング加工性を改
善するために酸化インジウム酸化亜鉛合金(In23
ZnO)を用いても良い。酸化インジウム酸化亜鉛合金
は表面平滑性に優れ、ITOと比較して熱安定性にも優
れているので、端子104をAl膜で形成しても腐蝕反
応をすることを防止できる。同様に、酸化亜鉛(Zn
O)も適した材料であり、さらに可視光の透過率や導電
率を高めるためにガリウム(Ga)を添加した酸化亜鉛
(ZnO:Ga)などを用いることができる。
【0037】[実施例3]本実施例では、実施例1で作製
したTFT基板から、アクティブマトリクス型液晶表示
装置を作製する工程を説明する。図5に示すように、図
1の状態のTFT基板に対し、配向膜206を形成す
る。通常液晶表示素子の配向膜にはポリイミド樹脂が多
く用いられている。また、図5では画素TFT201と
保持容量202の上に窒化珪素膜でパッシベーション膜
204を形成してある。保護膜204はTFTの信頼性
を高める上で重要であるが、必須なものでなく必要に応
じて適宣設ければ良い。
【0038】対向側の対向基板207には透明導電膜2
08と配向膜209が形成される。また、図示していな
いが、遮光膜やカラーフィルターを画素TFTの配置に
合わせて形成しておいても良い。配向膜を形成した後、
ラビング処理を施して液晶分子がある一定のプレチルト
角を持って配向するようにする。
【0039】そして、TFT基板と対向基板とを、公知
のセル組み工程によってスペーサー211を内包するシ
ール剤210により貼り合わせる。この両基板の間には
スペーサー(図示せず)が散布され、一定の間隔を保持
するようにしている。この間隙に注入する液晶材料は公
知の材料を適用すれば良く、代表的にはTN液晶を用い
る。液晶材料を注入した後注入口は樹脂材料で封止す
る。
【0040】端子部205は対向基板207の外側に形
成される。この部分の詳細は図6に示され、図6(A)
は、この状態のゲート線端子605とデータ線端子60
6の上面図をそれぞれ図示している。これらは、ゲート
線604とデータ線602の端部に形成される。
【0041】図6(B)は図6(A)中のC−C'線に
沿った断面図を示している。ゲート線端子605は、第
3の導電膜604、絶縁膜603、第2の半導体膜60
7、第1の半導体膜608、第2の導電膜609、第1
の導電膜610が積層されて形成されている。第1の導
電膜608は実施例1で説明する第1のフォトマスクに
よりパターン形成され、この端子部の基板との密着性を
高めている。また、図6(C)は図6(A)中のD−
D'線に沿った断面図を示している。データ線端子60
6は第1の導電膜から形成されている。
【0042】図7はこのようなアクティブマトリクス型
液晶表示装置の画素部と入力端子部の配置を説明する上
面図である。図7(A)において、基板701上の画素
部702はゲート線707とソース配線708、及び容
量線709が交差して形成されている。これらの配線は
画素密度に応じて複数本設けられるものであり、その本
数は画素密度がXGAクラスの場合には768本のゲー
ト線と1024本のデータ線が形成される。UXGAク
ラスでは1200本のゲート線と1600本のデータ線
が必要となる。画素部702の外側にはゲート線に信号
(走査信号)を入力する入力端子部705、該端子部と
ゲート線とを接続する接続部706と、データ線に信号
(画像信号)を入力する入力端子部703、該入力端子
部とデータ線とを接続する接続部704とが形成されて
いる。画像表示を行うための駆動回路はLSIチップで
形成され、TAB(tape automated bonding)方式やC
OG(chip on glass)方式で実装される。
【0043】画素711の等価回路は図7(B)に示さ
れ、ゲート線712とデータ線713の交差部に画素T
FT715が形成される。保持容量716は一方が容量
配線714と他方が画素TFTと接続している。この画
素711の構造は図1の断面図及び図4(B)の上面図
に示されている。また、717は画素電極と液晶層と対
向電極とから成る液晶素子部表している。
【0044】このようなアクティブマトリクス型の液晶
表示装置は、実施例1または実施例2により作製され
る。そして、パーソナルコンピュータや携帯電話をはじ
め、30型クラスまでのTVシステムにも利用すること
ができる。
【0045】[実施例4]図8は反射型のアクティブマト
リクス型液晶表示装置の一例を示し、実施例1のより作
製されるTFT基板801には画素部802が形成さ
れ、シール材806により対向基板803が接着され、
その間に液晶層804が設けられている。
【0046】図8の構成は、フロントライトを用いた反
射型液晶表示装置の例であり、偏光板805上にフロン
トライト808を設ける。フロントライトはLEDまた
は冷陰極管による光源806、導光板807などの部材
から構成されている。このような反射型液晶表示装置
は、昼間明るい場所では外光を利用して画像の表示を行
うが、夜間など十分な外光を導入できない場合には、フ
ロントライトを用いて表示を行う方式を採用することが
できる。このような反射型の液晶表示装置は携帯電話や
モバイルコンピュータなどの携帯型情報通信機器に好適
に利用できる。
【0047】[実施例5]本実施例では、本発明の表示装
置を組み込んだ半導体装置について示す。このような半
導体装置には、携帯情報端末(電子手帳、モバイルコン
ピュータ、携帯電話等)、ビデオカメラ、スチルカメ
ラ、パーソナルコンピュータ、テレビ等が挙げられる。
それらの一例を図9と図10に示す。
【0048】図9(A)は携帯電話であり、表示用パネ
ル2701、操作用パネル2702、接続部2703か
ら成り、表示用パネル2701には表示装置2704、
音声出力部2705、アンテナ2709などが設けられ
ている。操作パネル2702には操作キー2706、電
源スイッチ2702、音声入力部27058などが設け
られている。本発明は表示装置2904に適用すること
ができ、特に、実施例4で示す反射型の液晶表示装置を
用い、フロントライトを必要な場合のみ、或いは所定の
時間点灯した後自動的に消灯するようにプログラムして
おくことにより低消費電力化を実現することができる。
【0049】図9(B)はビデオカメラであり、本体9
101、表示装置9102、音声入力部9103、操作
スイッチ9104、バッテリー9105、受像部910
6から成っている。本発明は表示装置9102に適用す
ることができる。特に、実施例4で示す反射型の液晶表
示装置は低消費電力化の観点から適している。
【0050】図9(C)はモバイルコンピュータ或いは
携帯型情報端末であり、本体9201、カメラ部920
2、受像部9203、操作スイッチ9204、表示装置
9205で構成されている。本発明は表示装置9205
に適用することができる。特に、実施例4で示す反射型
の液晶表示装置は低消費電力化の観点から適している。
【0051】図9(D)はテレビ受像器であり、本体9
401、スピーカ9402、表示装置9403、受信装
置9404、増幅装置9405等で構成される。本発明
は表示装置9403に適用することができる。特に、実
施例4で示す反射型の液晶表示装置は低消費電力化の観
点から適している。
【0052】図9(E)は携帯書籍であり、本体950
1、表示装置9502、9503、記憶媒体9504、
操作スイッチ9505、アンテナ9506から構成され
ており、ミニディスク(MD)やDVDに記憶されたデ
ータや、アンテナで受信したデータを表示するものであ
る。直視型の表示装置9502、9503は特に、実施
例4で示す反射型の液晶表示装置は低消費電力化の観点
から適している。
【0053】図10(A)はパーソナルコンピュータで
あり、本体9601、画像入力部9602、表示装置9
603、キーボード9604で構成される。本発明は表
示装置9603に適用することができる。特に、実施例
4で示す反射型の液晶表示装置は低消費電力化の観点か
ら適している。
【0054】図10(B)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体9701、表示装置9702、スピーカ部97
03、記録媒体9704、操作スイッチ9705で構成
される。なお、この装置は記録媒体としてDVD(Digi
tal Versatile Disc)、CD等を用い、音楽鑑賞や映画
鑑賞やゲームやインターネットを行うことができる。本
発明は表示装置9702に適用することができる。特
に、実施例4で示す反射型の液晶表示装置は低消費電力
化の観点から適している。
【0055】図10(C)はデジタルカメラであり、本
体9801、表示装置9802、接眼部9803、操作
スイッチ9804、受像部(図示しない)で構成され
る。本発明は表示装置9802に適用することができ
る。特に、実施例4で示す反射型の液晶表示装置は低消
費電力化の観点から適している。
【0056】また、ここでは図示しなかったが、本発明
はその他にもナビゲーションシステムをはじめ冷蔵庫、
洗濯機、電子レンジ、固定電話機などに組み込む表示装
置としても適用することも可能である。このように本発
明の適用範囲はきわめて広く、さまざまな製品に適用す
ることができる。
【0057】
【発明の効果】本発明を用いることにより、2枚のフォ
トマスクを用い3回のエッチング処理によりTFTを作
製することができる。このように少ない光露光プロセス
により、TFTの作製工程はかなり削減され、簡略化す
ることができる。その結果、異物の付着、汚染などによ
る工程中の不良の発生確率を低減させることができる。
その結果、製造コストの低減および歩留まりの向上を実
現することができる。そして、このTFTを用いてアク
ティブマトリクス型の液晶表示装置を作製するこができ
る。
【図面の簡単な説明】
【図1】 本発明のTFTの断面図。
【図2】 ゲート線とデータ線の交差部の構造を説明す
る断面図。
【図3】 本発明のTFTの作製工程を説明する断面
図。
【図4】 本発明のTFTの作製工程を説明する上面
図。
【図5】 液晶表示装置の構造を説明する断面図。
【図6】 入力端子部の上面図及び断面図。
【図7】 液晶表示装置の画素部と入力端子部の配置を
説明する上面図。
【図8】 フロントライトを用いた反射型液晶表示装置
の構成を説明する図。
【図9】 半導体装置の一例を説明する図。
【図10】 半導体装置の一例を説明する図。
【符号の説明】
101 基板 107 第1の導電膜(データ線) 110 第1の導電膜(画素電極) 121 バリアメタル 122、123 第1の半導体膜(ソースまたはドレイ
ン領域) 124 第2の半導体膜(チャネル形成用の半導体膜) 125 絶縁膜(ゲート絶縁膜) 126 第3の導電膜(ゲート電極)
フロントページの続き Fターム(参考) 2H092 JA25 JA34 JA37 JB01 JB07 JB22 JB31 JB69 KA05 KA12 KA18 KA19 MA05 MA08 MA13 MA18 NA27 NA29 PA01 5F110 AA16 BB01 CC05 DD01 DD02 EE04 EE23 EE44 FF01 FF02 FF03 FF04 FF28 FF30 GG01 GG02 GG14 GG15 GG25 GG35 GG43 GG45 HK04 HK06 HK07 HK09 HK16 HK22 HK25 HK33 HK35 NN01 NN24 NN72 NN73 QQ04

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面上に第1の導電膜で形成される第
    1の配線と第2の配線と、前記第1及び第2の配線上に
    形成された一導電型の第1の半導体膜と、前記一導電型
    の第1の半導体膜の上層に形成され前記第1の配線と第
    2の配線とに跨って形成された第2の半導体膜と、前記
    第2の半導体膜上に形成された絶縁膜と、前記絶縁膜上
    に形成された第3の導電膜とを有することを特徴とする
    半導体装置。
  2. 【請求項2】絶縁表面上に第1の導電膜で形成される第
    1の配線と第2の配線と、前記第1及び第2の配線上に
    形成された第2の導電膜と、前記第2の導電膜上に形成
    された一導電型の第1の半導体膜と、前記一導電型の第
    1の半導体膜の上層に形成され前記第1の配線と第2の
    配線とに跨って形成された第2の半導体膜と、前記第2
    の半導体膜上に形成された絶縁膜と、前記絶縁膜上に形
    成された第3の導電膜とを有し、前記第2の半導体膜の
    端部は前記第2の導電膜の端部の内側に設けられている
    ことを特徴とする半導体装置。
  3. 【請求項3】絶縁表面上に形成されたデータ線と画素電
    極と、前記データ線及び画素電極に対応して形成された
    一導電型の第1の半導体膜と、前記第1の半導体膜の上
    層に形成され前記データ線と前記画素電極とに跨って形
    成された第2の半導体膜と、前記第2の半導体膜上に形
    成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成さ
    れたゲート電極とを有することを特徴とする半導体装
    置。
  4. 【請求項4】絶縁表面上に形成されたデータ線と画素電
    極と、前記データ線及び画素電極に対応して形成された
    バリアメタルと、前記バリアメタル上に形成された一導
    電型の第1の半導体膜と、前記第1の半導体膜の上層に
    形成され前記データ線と前記画素電極とに跨って形成さ
    れた第2の半導体膜と、前記第2の半導体膜上に形成さ
    れたゲート絶縁膜と、前記ゲート絶縁膜上に形成された
    ゲート電極とを有し前記第2の半導体膜の端部は前記バ
    リアメタルの端部の内側に設けられていることを特徴と
    する半導体装置。
  5. 【請求項5】請求項1または請求項2において、前記第
    1の配線と第2の配線はアルミニウムを主成分とする材
    料で形成されていることを特徴とする半導体装置。
  6. 【請求項6】請求項3または請求項4において、前記デ
    ータ線と画素電極とはアルミニウムを主成分とする材料
    で形成されていることを特徴とする半導体装置。
  7. 【請求項7】請求項1または請求項2において、前記第
    1の配線と第2の配線は酸化物導電膜で形成されている
    ことを特徴とする半導体装置。
  8. 【請求項8】請求項3または請求項4において、前記デ
    ータ線と画素電極とは酸化物導電膜で形成されているこ
    とを特徴とする半導体装置。
  9. 【請求項9】請求項1または請求項2において、前記第
    3の導電膜はTa、Ti、Wから選ばれた元素、または
    前記元素を成分とする合金で形成されていることを特徴
    とする半導体装置。
  10. 【請求項10】請求項3または請求項4において、前記
    ゲート電極はTa、Ti、Wから選ばれた少なくとも一
    つの元素、または前記元素を成分とする合金で形成され
    ていることを特徴とする半導体装置。
  11. 【請求項11】請求項1乃至10のいずれか一項におい
    て、前記半導体装置は携帯電話、ビデオカメラ、携帯型
    情報端末、液晶テレビ受信機、携帯書籍、パーソナルコ
    ンピュータ、DVDプレーヤー、デジタルスチルカメラ
    から選ばれた一つであることを特徴とする半導体装置。
  12. 【請求項12】第1のフォトマスクを用い第1の光露光
    プロセスにより第1のマスクを形成する工程と、前記第
    1のマスクを用い第1のエッチング処理により一導電型
    の第1の半導体膜と第2の導電膜と第1の導電膜とをエ
    ッチングする工程と、第2のフォトマスクを用い第2の
    光露光プロセスにより第2のマスクを形成する工程と、
    前記第2のマスクを用い第2のエッチング処理により第
    3の導電膜をエッチングする工程と、前記第2のエッチ
    ング処理の後に、第3のエッチング処理により絶縁膜と
    第2の半導体膜と前記第1の半導体膜と前記第2の導電
    膜とをエッチングする工程とを有することを特徴とする
    半導体装置の作製方法。
  13. 【請求項13】絶縁表面上に第1の導電膜を形成する第
    1の工程と、前記第1の導電膜上に第2の導電膜を形成
    する第2の工程と、前記第2の導電膜上に一導電型の第
    1の半導体膜を形成する第3の工程と、第1のフォトマ
    スクを用い第1の光露光プロセスにより第1のマスクを
    形成する第4の工程と、前記第1のマスクを用い第1の
    エッチング処理により前記一導電型の第1の半導体膜と
    第2の導電膜と第1の導電膜とをエッチングする第5の
    工程と、前記第5の工程の後に、第2の半導体膜を形成
    する第6の工程と、前記第2の半導体膜上に絶縁膜を形
    成する第7の工程と、前記絶縁膜上に第3の導電膜を形
    成する第8の工程と、第2のフォトマスクを用い第2の
    光露光プロセスにより第2のマスクを形成する第9の工
    程と、前記第2のマスクを用い第2のエッチング処理に
    より前記第3の導電膜をエッチングする第10の工程
    と、前記第10の工程の後に、第3のエッチング処理に
    より前記絶縁膜と第2の半導体膜と第1の半導体膜と第
    2の導電膜とをエッチングする第11の工程とを有する
    ことを特徴とする半導体装置の作製方法。
  14. 【請求項14】請求項12または請求項13において、
    前記第1の導電膜はアルミニウムを主成分とする材料で
    形成すること特徴とする半導体装置の作製方法。
  15. 【請求項15】請求項12または請求項13において、
    前記第1の導電膜は酸化物導電膜材料で形成すること特
    徴とする半導体装置の作製方法。
  16. 【請求項16】請求項12または請求項13において、
    前記第3の導電膜はTa、Ti、Wから選ばれた少なく
    とも一つの元素、または前記元素を成分とする合金で形
    成されていることを特徴とする半導体装置の作製方法。
JP2001142322A 2000-05-12 2001-05-11 半導体装置及びその作製方法 Withdrawn JP2002033331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001142322A JP2002033331A (ja) 2000-05-12 2001-05-11 半導体装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000140592 2000-05-12
JP2000-140592 2000-05-12
JP2001142322A JP2002033331A (ja) 2000-05-12 2001-05-11 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2002033331A true JP2002033331A (ja) 2002-01-31
JP2002033331A5 JP2002033331A5 (ja) 2008-05-22

Family

ID=26591806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001142322A Withdrawn JP2002033331A (ja) 2000-05-12 2001-05-11 半導体装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP2002033331A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006781A (ja) * 2002-04-03 2004-01-08 General Electric Co <Ge> 撮影アレイ及びその製造方法
JP2005116924A (ja) * 2003-10-10 2005-04-28 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、発光装置並びに液晶表示装置、及びそれらの作製方法
JP2006093652A (ja) * 2004-09-20 2006-04-06 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びこれを備えた平板表示装置
US7751008B2 (en) 2004-12-17 2010-07-06 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display and method of manufacturing a liquid crystal display with a barrier formed of TFT materials
JP2016066100A (ja) * 2009-09-04 2016-04-28 株式会社半導体エネルギー研究所 半導体装置
JP7463476B2 (ja) 2010-12-28 2024-04-08 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429821A (en) * 1987-07-24 1989-01-31 Nec Corp Thin film field effect type transistor element array and its production
JPH05210119A (ja) * 1991-07-11 1993-08-20 Centre Natl Etud Telecommun (Ptt) 能動マトリクス液晶スクリーン構造
JPH07235678A (ja) * 1994-02-22 1995-09-05 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH09279367A (ja) * 1996-04-17 1997-10-28 Mitsubishi Electric Corp Alテーパドライエッチング方法
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429821A (en) * 1987-07-24 1989-01-31 Nec Corp Thin film field effect type transistor element array and its production
JPH05210119A (ja) * 1991-07-11 1993-08-20 Centre Natl Etud Telecommun (Ptt) 能動マトリクス液晶スクリーン構造
JPH07235678A (ja) * 1994-02-22 1995-09-05 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH09279367A (ja) * 1996-04-17 1997-10-28 Mitsubishi Electric Corp Alテーパドライエッチング方法
JPH1048669A (ja) * 1996-08-05 1998-02-20 Nec Corp 薄膜トランジスター、その製造方法および表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006781A (ja) * 2002-04-03 2004-01-08 General Electric Co <Ge> 撮影アレイ及びその製造方法
JP4559036B2 (ja) * 2002-04-03 2010-10-06 ゼネラル・エレクトリック・カンパニイ 撮影アレイ及びその製造方法
JP2005116924A (ja) * 2003-10-10 2005-04-28 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、発光装置並びに液晶表示装置、及びそれらの作製方法
JP4610173B2 (ja) * 2003-10-10 2011-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2006093652A (ja) * 2004-09-20 2006-04-06 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びこれを備えた平板表示装置
US7751008B2 (en) 2004-12-17 2010-07-06 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display and method of manufacturing a liquid crystal display with a barrier formed of TFT materials
JP2016066100A (ja) * 2009-09-04 2016-04-28 株式会社半導体エネルギー研究所 半導体装置
US10629627B2 (en) 2009-09-04 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10854640B2 (en) 2009-09-04 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11695019B2 (en) 2009-09-04 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP7463476B2 (ja) 2010-12-28 2024-04-08 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法

Similar Documents

Publication Publication Date Title
KR100843506B1 (ko) 반도체 장치 및 그 제작 방법
US9786687B2 (en) Semiconductor device and manufacturing method thereof
JP4118485B2 (ja) 半導体装置の作製方法
JP2001250953A (ja) 半導体装置およびその作製方法
JP2001053283A (ja) 半導体装置及びその作製方法
JP2001264804A (ja) 液晶表示装置およびその作製方法
JP4118706B2 (ja) 液晶表示装置の作製方法
JP2002033331A (ja) 半導体装置及びその作製方法
JP2008209931A (ja) 液晶表示装置
JP2007134730A (ja) 表示装置
JP4128588B2 (ja) 液晶表示装置
JP2006235638A (ja) 液晶表示装置
JP4118705B2 (ja) 半導体装置の作製方法
JP4118704B2 (ja) 液晶表示装置の作製方法
JP5604477B2 (ja) 表示装置
JP2012053467A (ja) 液晶表示装置
KR20060001700A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111115

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120130