JP4559036B2

JP4559036B2 - 撮影アレイ及びその製造方法

Info

Publication number: JP4559036B2
Application number: JP2003098711A
Authority: JP
Inventors: チー−アン・リー; ジョージ・エドワード・ポッシン
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2002-04-03
Filing date: 2003-04-02
Publication date: 2010-10-06
Anticipated expiration: 2023-04-02
Also published as: DE10315036B4; US6559506B1; JP2004006781A; DE10315036A1; FR2838240A1; FR2838240B1

Description

【０００１】
【発明の属する技術分野】
本発明は一般に撮影アレイに関し、特に撮影アレイの画素構造に関する。
【０００２】
【発明の背景】
撮影アレイは、通常、シンチレーション媒体に結合されたフォトセンサアレイを含む。シンチレータで吸収された放射線は光学光子を発生し、それらの光子がフォトダイオードなどのフォトセンサに入射する。光子はフォトセンサで吸収され、入射光子束に対応する電気信号が発生される。フォトセンサの製造においては、ａ−Ｓｉ：Ｈの光電特性が好都合であり且つフォトセンサなどのデバイスを製造するのが相対的に容易であるという理由により、一般に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）が使用されている。具体的には、フォトダイオードなどの感光素子を薄膜トランジスタ（ＴＦＴ）などの必要な制御素子又はスイッチング素子と関連させて相対的に大きなアレイとして形成することができる。放射線検出器及びディスプレイアレイは、通常、大きな基板の上に製造され、基板上にはＴＦＴ、アドレス線、コンデンサ、及びフォトセンサなどのデバイスのような多数の構成要素が導電性材料、半導体材料及び絶縁材料の蒸着及びパターン形成によって形成される。
【０００３】
そのようなＴＦＴアレイを製造するための少なくとも１つの周知の方法は、通常、ボトムゲートＴＦＴと、データアドレス線及び走査アドレス線とを製造することを含む。周知のいくつかのボトムゲートＴＦＴにおいては、ボトムゲート金属がチャネル領域を遮蔽している。すなわち、ボトムゲート金属はバックライトからの光を阻止する光阻止素子として作用する。光子はＴＦＴに望ましくない漏れを発生させる可能性があるため、光阻止層を設けることが望ましい。例えば、デジタルＸ線パネルでは、光はデバイスの上面に蒸着されたシンチレータから発生され、従って、ＴＦＴ領域は光子に直接さらされる。従って、ＴＦＴチャネル領域を望ましくない光から遮蔽するために、追加のフォトリソグラフィレベルを必要とする追加の光阻止層が必要である。
【特許文献１】
米国特許第６４６２８０２号
【０００４】
【発明の概要】
１つの面においては、放射線検出器が提供される。放射線検出器は、ソース電極と、ドレイン電極と、ゲート電極と、ＴＦＴ誘電体層と、ＴＦＴ半導体層と、ＴＦＴ真性アモルファスシリコン（ａ−Ｓｉ）層とを含むトップゲート薄膜トランジスタ（ＴＦＴ）を含む。放射線検出器は、第１の電極と、ゲート電極とほぼ共面である第２の電極と、コンデンサ誘電体とを含むコンデンサを更に含み、コンデンサ誘電体は、ＴＦＴ誘電体層とほぼ共面であるコンデンサ誘電体層と、ＴＦＴ半導体層とほぼ共面であるコンデンサ半導体層と、ＴＦＴａ−Ｓｉ層とほぼ共面であるコンデンサａ−Ｓｉ層とを含む。
【０００５】
別の面においては、放射線検出器を製造する方法が提供される。方法は、ソース電極と、ドレイン電極と、ゲート電極と、ＴＦＴ誘電体層と、ＴＦＴ半導体層と、ａ−Ｓｉ層とを含むトップゲート薄膜トランジスタ（ＴＦＴ）を形成することと、第１の電極と、ゲート電極とほぼ共面である第２の電極と、コンデンサ誘電体とを含み、コンデンサ誘電体はＴＦＴ誘電体層とほぼ共面であるコンデンサ誘電体層と、ＴＦＴ半導体層とほぼ共面であるコンデンサ半導体層と、ＴＦＴａ−Ｓｉ層とほぼ共面であるコンデンサａ−Ｓｉ層とを具備するようなコンデンサを形成することとを含む。
【０００６】
更に別の面においては、放射線源と、放射線検出器とを含む撮影システムが提供される。放射線検出器は、ソース電極と、ドレイン電極と、ゲート電極と、ＴＦＴ誘電体層と、ＴＦＴ半導体層と、ＴＦＴ真性アモルファスシリコン（ａ−Ｓｉ）層とを含むトップゲート薄膜トランジスタ（ＴＦＴ）を含む。放射線検出器は、第１の電極と、ゲート電極とほぼ共面である第２の電極と、コンデンサ誘電体とを含むコンデンサを更に含み、コンデンサ誘電体は、ＴＦＴ誘電体層とほぼ共面であるコンデンサ誘電体層と、ＴＦＴ半導体層とほぼ共面であるコンデンサ半導体層と、ＴＦＴａ−Ｓｉ層とほぼ共面であるコンデンサａ−Ｓｉ層とを含む。
【０００７】
更に別の面においては、放射線検出器を製造する方法が提供される。方法は、コンデンサの第２の電極とゲート電極を１回の処理工程で形成することと、コンデンサ誘電体とＴＦＴ誘電体層を１回の処理工程で形成することと、コンデンサ半導体層とＴＦＴ半導体層を１回の処理工程で形成することとを含む。
【０００８】
【発明の実施の形態】
図１は、撮影システム１０の概略図である。一実施例では、撮影システム１０は、以下に説明する放射線検出器が組み込まれた、ウィスコンシン州ミルウォーキーのGeneral Electric CorporationのGE Medical Systemsビジネスから市販されているSennovision 2000D（商標）などの医療用撮影システムであるが、それには限定されない。撮影システム１０は、円錐形ビームを投射する放射線源１２を含む。一実施例においては、放射線源１２はＸ線源１２であり、円錐形ビームはＸ線ビームである。Ｘ線ビームは物体１４、すなわち、患者などの撮影されるべき物体を通過する。Ｘ線ビームは物体１４により減衰された後に、放射線検出器１６に入射する。
【０００９】
図２は、撮影システム１０（図１に示す）と共に使用できる放射線検出器１８を示す。放射線検出器１８は基板２０を含み、基板２０の上に画素アレイ２２（フォトセンサアレイと呼ばれることもある）が配置されている。フォトセンサアレイ２２はコンデンサ２４、フォトダイオード２６及びＴＦＴなどのスイッチングデバイス２８のような複数の電子素子を含む。ＴＦＴ２８は画素アレイ２２の上に配置され、対応する１つのコンデンサ２４と１つのフォトダイオード２６を対応するデータ線３０に選択的に結合する。フォトセンサアレイ２２は、複数の個別の画素３４をアドレス指定するための複数の走査線３２を更に含む。データ線３０は画素アレイ２２の第１の軸３６に沿って方向を定められており、走査線３２は画素アレイ２２の第２の軸３８に沿って方向を定められている。画素アレイ２２の第１の軸３６と第２の軸３８は互いにほぼ垂直に配置されている。
【００１０】
図２では、図面をわかりやすくするために、フォトセンサアレイ２２に沿って延出するデータ線３０、走査線３２及び共通線４０は数本ずつしか示されていない。データ線３０、走査線３２及び共通線４０は、フォトセンサアレイ２２の個々の画素３４を１本のデータ線３０、１本の走査線３２及び１本の共通線４０によりアドレス指定可能であるように、行と列を成して配列されている。一実施例では、データ線３０、走査線３２及び共通線４０はモリブデン、クロム及び／又はアルミニウムなどの導電性材料を含む。コンデンサ２４はフォトダイオード２６に電気的に接触し、ＴＦＴ２８を介してデータ線３０に電気的に結合されている。フォトダイオード２６は、入射する光子に応答して、検出された入射光に対応する電気信号を発生するアレイ２２の活性部分を含む。Ｘ線エネルギーは、フォトダイオード２６の表面付近に配置されたヨウ化セシウムなどの蛍光物質の層（図示せず）を通過することにより、可視光エネルギーに変換される。コンデンサ２４はフォトダイオード２６で発生された電荷を蓄積し、走査線３２がアドレス指定されたときに、蓄積されたこの電荷をＴＦＴ２８を介して放電する。
【００１１】
図３は、基板２０の上に形成された画素３４の一部の横断面図である。一実施例では、ここで説明する全ての半導体層及び誘電体層はプラズマ化学気相成長（ＰＥＣＶＤ）により蒸着される。画素３４は、基板２０の表面全体に延在する第１の金属層５６から形成されるソース電極５０、ドレイン電極５２及び第１のコンデンサ電極５４を含む。第１の金属層５６は、ドレイン電極５２とデータ線３０（図２に示す）が一体に形成され、且つソース電極５０、ドレイン電極５２及び第１のコンデンサ電極５４がほぼ等しい厚さになるように形成される。ソース電極５０とドレイン電極５２の上及びその間と、第１のコンデンサ電極５４の上及びそれに隣接する領域にｎ型不純物添加真性ａ−Ｓｉ層５８が形成される。ここで使用する用語「形成される」は、パターン形成、マスキング、蒸着及びエッチングを含む画素３４の各素子を製造するための工程を含むが、それらには限定されない。
【００１２】
ａ−Ｓｉ層５８の上及びその間と、基板２０の上にＴＦＴスタック６０が形成される。ここで使用する用語「ＴＦＴスタック」は、真性アモルファスシリコンなどのＴＦＴ半導体材料層６６の表面上に延在するＴＦＴ誘電体層６４の表面に沿って延在するＴＦＴゲート電極６２を表す。一実施例では、ゲート電極６２は走査線３２（図２に示す）と一体に形成される。蓄積コンデンサ６８は第１の蓄積コンデンサ電極５４と、コンデンサ誘電体７０と、コンデンサ誘電体層７４の表面に沿って延在する第２の蓄積コンデンサ電極７２とを含む。一実施例においては、コンデンサ誘電体７０は、ｎ型不純物添加真性ａ−Ｓｉ層５８の表面に沿って延在する、真性アモルファスシリコンなどのコンデンサ半導体材料層７６の表面に沿って延在するコンデンサ誘電体層７４を含み、ａ−Ｓｉ層５８は第１のコンデンサ電極５４の表面に沿って延在すると共に、第１のコンデンサ電極５４に隣接して延在している。別の実施例では、コンデンサ誘電体７０は、真性アモルファスシリコンなどの半導体材料層７６の表面に沿って延在するコンデンサ誘電体層７４を含む。
【００１３】
第２のコンデンサ電極７２の上にダイオードスタック７８が形成される。一実施例では、ダイオードスタック７８はＰＩＮダイオード（図示せず）を含む。ＰＩＮダイオードは、ｎ＋型材料の層の上に蒸着された真性ａ−Ｓｉの層の上に蒸着されるｐ＋型材料の層を含む。ダイオードスタック７８と、ゲート電極６２、ソース電極５０、ドレイン電極５２、第２のコンデンサ電極７２及び基板２０の露出部分の上にパッシベーション層８０が形成される。共通ビア８２がダイオードスタック７８に電気的に接続され且つソースビア８４がソース電極５０及び第２のコンデンサ電極７２に電気的に接続されるように、共通ビア８２とソースビア８４は形成される。
【００１４】
図４及び図５は、それぞれ、初期製造段階と、それに続く第１の製造段階における図３に示す画素３４の一部の横断面図である。半導体層及び誘電体層はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）により蒸着される。
【００１５】
一実施例では、第１の金属層５６は基板２０の上に１回のメタライゼーション工程により蒸着される。メタライゼーション中、金属材料はスパッタリングにより蒸着されるか、又は金属材料の薄い層を蒸着することにより蒸着される。あるいは、スパッタリング又は蒸着以外の方法により金属材料が蒸着される。第１の金属層５６はアルミニウム、クロム及び／又はモリブデンを含むが、それらには限定されない。第１の金属層５６は、ソース電極５０、ドレイン電極５２及び第１のコンデンサ電極５４を露出させるためにパターン形成され且つエッチングされる。パターン形成工程はフォトレジストを蒸着させ、所望のパターンに従ってフォトレジストを露出させ、フォトレジストを処理してその複数の部分を除去し、所望の寸法に対応する選択されたパターンを有するマスクを残すことを含むが、それらには限定されない。
【００１６】
一実施例では、ソース電極５０、ドレイン電極５２及び第１のコンデンサ電極５４の上にｎ型不純物添加ａ−Ｓｉ層５８が蒸着される。ほぼ真性のａ−Ｓｉ半導体材料層６６（図３に示す）を蒸着させる前に、ｎ型不純物添加ａ−Ｓｉ層５８をパターン形成し且つエッチングする。ｎ型不純物添加ａ−Ｓｉ層５８は半導体材料層６６への所望の電子注入を促進すると共に、望ましくないホール注入を抑制する。一実施例では、ａ−Ｓｉ層５８の厚さは約１００オングストローム（Å）から約３０００Åである。別の実施例においては、ａ−Ｓｉ層５８は約４００Åの厚さである。更に別の実施例では、ａ−Ｓｉ層５８は約２００Åから約６００Åの厚さである。
【００１７】
図６及び図７は、それぞれ、第２の製造段階と、続く第３の製造段階の間の図３に示す画素３４の一部の横断面図である。ａ−Ｓｉ層５８の上に半導体材料層９０が蒸着される。半導体材料層９０はこの時点ではエッチングされない。一実施例では、半導体材料層９０の厚さは約１００Åから約３０００Åである。別の実施例においては、半導体材料層９０は約５００Åの厚さである。さらに別の実施例では、半導体材料層９０は約３００Åから約７００Åの厚さである。半導体材料層９０は真性アモルファスシリコンを含むが、それに限定されない。
【００１８】
半導体材料層９０の上に誘電体層９２が蒸着される。誘電体層９２はこの時点ではエッチングされない。一実施例では、誘電体層９２の厚さは約１０００Åから約４０００Åである。別の実施例においては、誘電体層９２は約２５００Åの厚さである。さらに別の実施例では、誘電体層９２は約１５００Åから約３５００Åの厚さである。誘電体層９２はＳｉＮを含むが、それに限定されない。
【００１９】
誘電体層９２の上に第２の金属層９４が蒸着される。一実施例では、第２の金属層９４の厚さは約５００Åから約５０００Åである。別の実施例においては、第２の金属層９４は約２５００Åの厚さである。さらに別の実施例では、第２の金属層９４は約１５００Åから約３５００Åの厚さである。第２の金属層９４はモリブデン、アルミニウム及び／又はクロムを含むが、それらには限定されない。
【００２０】
第２のコンデンサ電極７２の上に、パターン形成工程を行なうことなくダイオードスタック７８が蒸着される。一実施例では、ダイオードスタック７８はｐ＋型層と、ほぼ真性の層と、ｎ＋型ａ−Ｓｉ層とを含む。別の実施例においては、第４の透明導電性トップコンタクト層（図示せず）がダイオードスタック７８の一部となっている。一実施例では、ダイオードトップコンタクトは酸化インジウムスズ（ＩＴＯ）などの透明導体を含むが、それに限定されない。ダイオードスタック７８はパターン形成され且つエッチングされる。ダイオードトップコンタクトをまずウェットエッチングするか、あるいはダイオードトップコンタクトをドライエッチングし、その後に、ダイオードスタック７８をドライエッチングするときに、同じマスクを使用しても良い。あるいは、ダイオードスタック７８より小さいダイオードトップコンタクトを規定するために２つの別個のマスキング工程を使用することも可能であり、その後にダイオードスタック７８をパターン形成し、エッチングする。
【００２１】
半導体材料層９０、誘電体層９２及び第２の金属層９４は、ＴＦＴスタック６０及び蓄積コンデンサ６８の一部９６を形成するためにパターン形成され、エッチングされる。エッチング工程は、第１の金属層５６が接触されたときに停止する。一実施例では、ＴＦＴスタック６０は、第２のコンデンサ電極７２とほぼ共面であり（すなわち、同一平面上にある）且つ同じメタライゼーションから同じ処理工程で形成されるＴＦＴゲート電極６２と、コンデンサ誘電体層７４とほぼ共面であり且つ同じ蒸着層から同じ処理工程で形成されるＴＦＴ誘電体層６４と、半導体材料層７６とほぼ共面であり且つ同じ半導体材料から同じ処理工程で形成されるＴＦＴ半導体材料層６６とを含む。一実施例では、ゲート電極６２は活性ＴＦＴ領域から光を阻止することを容易にする。
【００２２】
図８及び図９は、それぞれ、第４の製造段階と、続く第５の製造段階の間の図３に示す画素３４の一部の横断面図である。製造中、画素３４の全面にパッシベーション層１００が蒸着される。パッシベーション層１００は、ダイオードスタック７８、第２のコンデンサ電極７２及びソース電極５０を露出させるためにエッチングされる。一実施例では、パッシベーション層１００の厚さは約０.５ミクロン（μ）から約１.５μである。別の実施例においては、パッシベーション層１００は約１．０μの厚さである。更に別の実施例では、パッシベーション層１００は約０.８μから約１.２μの厚さである。パッシベーション層１００は窒化珪素及び酸化珪素を含むが、それらには限定されない。パッシベーション層１００は、これ以降の処理における機械的損傷及び化学的損傷から複数のダイオード側壁１０２を保護することを容易にする。パッシベーション層１００はエッチングされ、画素３４の上に第３の金属層１０４が蒸着されて、共通ビア８２及びソースビア８４を形成する。共通ビア８２及びソースビア８４は、パッシベーション層１００の下方に位置する素子に対して電気的接触を成立させることができるようにパッシベーション層１００の一部を貫通する孔を設けるために１回のエッチング工程で形成される（すなわち、共通ビア８２及びソースビア８４は全ての側面で共通するパッシベーション層１００の残りの部分により包囲されている）。最後に、アレイ１８（図２に示す）の１つの縁部で走査線３２（図２に示す）、共通線４０（図２に示す）及びデータ線３０（図２に示す）に対するコンタクトパッドを露出させるために、画素３４の上にバリア誘電体層（図示せず）が蒸着され、パターン形成され、エッチングされる。バリア誘電体層は窒化珪素を含んでいて良いが、それには限定されない。
【００２３】
図１０は、放射線検出器の画素３４の一部の別の実施例の横断面図である。半導体層及び誘電体層はプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）により蒸着される。一実施例では、基板２０２の上に１回のマスキング工程により酸化インジウムスズ（ＩＴＯ）層２００が蒸着される。一実施例では、オームコンタクトを形成するためにｎ＋型ａ−Ｓｉの薄い層が使用される。オームコンタクトは、コンタクトの特性自体により確定されるのではなく、半導体を通過する電荷搬送により確定される速度で電荷担体を半導体に供給することを容易にし、従って、電流はコンタクトの導電率ではなく、半導体の導電率により制限されることになる。ソース電極２０４、ドレイン電極２０６及び第１のコンデンサ電極２０８を露出させるために、ＩＴＯ層２００はパターン形成され、エッチングされる。ソース電極２０４及びドレイン電極２０６は、ａ−Ｓｉ層を蒸着する前にフォスフィンプラズマなどのシリコンドーパント（図示せず）によって選択的に処理される。ただし、シリコンドーパントはフォスフィンプラズマには限定されない。シリコンドーパントはソース電極２０４及びドレイン電極２０６と反応して、ソース電極２０４及びドレイン電極２０６の表面にリン物質２１０を選択的に取り込み、それにより、ＴＦＴ２８（図２に示す）の電気的活動を変化させると共に、ソース電極２０４とドレイン電極２０６との間のオームコンタクトを改善する。
【００２４】
一実施例では、画素３４をここで説明した処理工程により製造でき、活性ＴＦＴ領域の上面からの入射光を有効に阻止することができる。この種の用途においては、主な光の供給源はアレイ２２の上面にあるＸ線シンチレータである。更に、画素３４は次のような改善点を含む。ＴＦＴ構造は十分にパッシべートされたバックチャネルを有するために、性能の改善を容易に実現できる。画素３４は、典型的なａ−ＳｉＰＩＮダイオードの自己キャパシタンスの蓄積容量の約３倍までの蓄積容量を有するコンデンサ６８を更に含む。走査線とデータ線の交差箇所にある誘電体は、ダイオード側壁１０２をパッシベートすると共に、交差キャパシタンス及び交差電荷トラッピングを減少させる目的でも使用される厚い誘電体である。ダイオードパッシベーション誘電体はパッシベーション機能を示すために厚く且つ最適化することができ、更にレベル間誘電体としても機能できる。ＦＥＴサンドイッチ構造（真性Ｓｉ、ゲート誘電体、ゲート金属）及びダイオードＰＩＮ層を、間にパターン形成工程または洗浄工程を挟まずに、順次蒸着することが可能である。厚いダイオードパッシベーション層はダイオード側壁１０２における共通電極バスステップを柔軟にする。ダイオードアイランドのためのボトムコンタクト金属エッチストップは走査線及びデータ線に対してアレイ縁部に至る抵抗の低い経路を規定するために必要とされないため、Ｃｒなどの薄い金属であって良い。クロムなどの薄い金属を使用することで、従来の縮小マスク処理で使用されていたＣｒ／Ｍｏ／Ｃｒゲート金属などのより厚く、より複雑なメタライゼーションは不要になる。データ線３０及び共通ビア８２を形成する第３の金属層１０４はＴＦＴのソース−ドレイン間隙を形成しないために厚くて良く、それにより、データ線３０の抵抗を容易に低減することができる。最後に、画素３４の配線を画素３４の最上面に形成できるので、修理及び再加工が簡単になる。
【００２５】
本発明を様々な特定の実施例によって説明したが、特許請求の範囲の趣旨の範囲内で変形を伴って本発明を実施できることは当業者には了承されるであろう。
【図面の簡単な説明】
【図１】撮影システムの概略図。
【図２】フォトセンサアレイにおける典型的な画素の概略図。
【図３】放射線検出器の１つの画素の一部の横断面図。
【図４】初期製造段階の間の図３に示す画素の一部の横断面図。
【図５】続く第１の製造段階の間の図３に示す画素の一部の横断面図。
【図６】続く第２の製造段階の間の図３に示す画素の一部の横断面図。
【図７】続く第３の製造段階の間の図３に示す画素の一部の横断面図。
【図８】続く第４の製造段階の間の図３に示す画素の一部の横断面図。
【図９】続く第５の製造段階の間の図３に示す画素の一部の横断面図。
【図１０】放射線検出器の一部の別の実施例の横断面図。
【符号の説明】
１８…放射線検出器、２０…基板、２８…薄膜トランジスタ（ＴＦＴ）、３０…データ線、３２…走査線、４０…共通線、５０…ソース電極、５２…ドレイン電極、５４…第１のコンデンサ電極、５８…真性ａ−Ｓｉ層、６０…ＴＦＴスタック、６２…ＴＦＴゲート電極、６４…ＴＦＴ誘電体層、６８…蓄積コンデンサ、７０…コンデンサ誘電体、７２…第２の蓄積コンデンサ電極、７４…コンデンサ誘電体層、７６…コンデンサ半導体材料層、７８…ダイオードスタック、８０…パッシベーション層、８２…共通ビア、８４…ソースビア

Claims

基板（２０）と、前記基板（２０）の上に配置されたフォトセンサアレイ（２２）と、前記フォトセンサアレイ（２２）の上面に配置され、放射線を吸収して光学光子を発生するＸ線シンチレータとを備え、
前記フォトセンサアレイ（２２）は前記Ｘ線シンチレータから光の供給を受け、供給された光に対応する電気信号を発生し、
前記フォトセンサアレイ（２２）は、
ソース電極（５０）と、ドレイン電極（５２）と、ゲート電極（６２）と、ＴＦＴ誘電体層（６４）と、ＴＦＴ半導体層（６６）と、前記ソース電極（５０）又は前記ドレイン電極（５２）と、前記ＴＦＴ半導体層（６６）との間に配置されたｎ型不純物添加のａ−Ｓｉ層（５８）とを具備するトップゲート薄膜トランジスタ（ＴＦＴ）（２８）と、
第１の電極（５４）と、前記ゲート電極と同一平面にある第２の電極（７２）と、コンデンサ誘電体（７０）とを具備し、前記コンデンサ誘電体は前記ＴＦＴ誘電体層と同一平面にあるコンデンサ誘電体層（７４）と、前記ＴＦＴ半導体層と同一平面にあるコンデンサ半導体層（７６）と、前記ｎ型不純物添加のａ−Ｓｉ層と同一平面にあるコンデンサａ−Ｓｉ層とを具備するコンデンサ（６８）と、
前記コンデンサ（６８）に電気的に結合されたフォトダイオード（７８）と、
を具備し、
前記ソース電極（５０）及び前記ドレイン電極（５２）が、第１の金属層（５６）から形成され、
前記ＴＦＴ半導体層（６６）が、前記ｎ型不純物添加のａ−Ｓｉ層（５８）、前記ソース電極（５０）及び前記ドレイン電極（５２）の上に形成された半導体材料層（９０）から形成され、
前記ＴＦＴ誘電体層（６４）が、前記半導体材料層（９０）の上に形成された誘電体層（９２）から形成され、
前記ゲート電極（６２）が、前記誘電体層（９２）の上に形成された第２の金属層（９４）から形成され、
前記ＴＦＴ半導体層（６６）、前記ＴＦＴ誘電体層（６４）及び前記ゲート電極（６２）は、前記半導体材料層（９０）、前記誘電体層（９２）及び前記第２の金属層（９４）が、前記第１の金属層（５６）に至るまでエッチングされることによりパターン形成され、前記ゲート電極（６２）が前記Ｘ線シンチレータから前記ｎ型不純物添加のａ−Ｓｉ層（５８）へ入射する入射光を有効に阻止する放射線検出器（１８）。
前記第２の電極（７２）が前記Ｘ線シンチレータから前記コンデンサａ−Ｓｉ層へ入射する入射光を有効に阻止する請求項１記載の放射線検出器（１８）。
前記薄膜トランジスタ（ＴＦＴ）（２８）は、前記ソース電極（５０）に電気的に結合されたソースビア（８４）と、前記フォトダイオード（７８）に電気的に結合された共通ビア（８２）とを更に具備する請求項２記載の放射線検出器（１８）。
前記ドレイン電極（５２）とデータ線（３０）は一体に形成され、前記ゲート電極（６２）と走査線（３２）は一体に形成され、前記共通ビア（８２）と共通線（４０）は一体に形成されている請求項３記載の放射線検出器（１８）。
前記ソース電極（５０）、前記ドレイン電極（５２）及び前記コンデンサの第１の電極（５４）はクロム材料から形成され、前記コンデンサ誘電体層（７４）及び前記ＴＦＴ誘電体層（６４）は窒化珪素から形成され、前記コンデンサ半導体層（７６）及び前記ＴＦＴ半導体層（６６）は真性アモルファスシリコンから形成され、前記コンデンサａ−Ｓｉ層（５８）及び前記ｎ型不純物添加のａ−Ｓｉ層はｎ型不純物添加アモルファスシリコンから形成されている請求項１記載の放射線検出器（１８）。
前記コンデンサａ−Ｓｉ層（５８）及び前記ｎ型不純物添加のａ−Ｓｉ層は、それぞれ、約４００オングストローム（Å）の厚さであり、前記コンデンサ半導体層（７６）及び前記ＴＦＴ半導体層（６６）は、それぞれ、約５００オングストローム（Å）の厚さであり、前記ＴＦＴ誘電体層（６４）及び前記コンデンサ誘電体層（７４）は、それぞれ、約２５００オングストローム（Å）の厚さである請求項１記載の放射線検出器（１８）。