JPH0423470A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやイメージスキャナ等の読み取り
部として用いられるイメージセンサに係り、特に光電変
換作用により光電変換素子に発生する電荷を一時的に蓄
積する光電変換素子側のイマ１加容量を形成し、当該イ
・ｊ加容量部分の面積を小さくし、しかもイ；１加容量
の容量は大きくできるイメジセンザに関する。

（従来の技術） 従来のイメージセンサにおいて、特に密着型イメージセ
ンサは、原稿等の画像情報を１女・１］に投影し、電気
信号に変換するものである。この場合、投影した画像を
多数の画素（光電変換素子）に分割し、各光電変換素子
で発生した電荷を薄膜トランジスタスイッチ素子（Ｔ　
Ｐ　Ｔ）を使って特定のブロック単位で多層配線の負荷
容量に一時蓄積して、電気信号として数百Ｋ　ＨＺから
数ＭＨ２までの速度で時系列的に順次読み出すＴＰＴ駆
動型イメージセンザがある。このＴＰＴ駆動型イメージ
センザは、ＴＦＴの動作によりｊｌｌ、−の駆動用ＩＣ
で読み取りが可能となるので、イメージセンサを駆動す
る駆動用ＩＣの個数を少なくするものである。

このＴＰＴ駆動型イメージセンサは、例えば、その等価
回路図を第７図に示すように、原稿幅と略同じ長さのラ
イン状の光電変換素子アレイ］］と、各光電変換素子１
１′に１＝１に対応する複数個の薄膜トランジスタＴｉ
、ｊ　（ｉ−１−Ｎ、　ｊ−１−ｎ）から成る電荷転送
部］２と、多層配線］３とから構成されている。

前記光電変換素子アレイ１１は、Ｎ個のブロックの受光
素子群に分割され、一つの光電変換素子群を形成するｎ
個の光電変換素子１１′は、フォトダイオードＰＤｉ、
ｊ　（ｊ−１〜Ｎ、　ｊ−１−ｎ）と寄生容量ＣＤ　ｉ
、ｊ　（ｉ−１〜Ｎ、　ｊ−１〜ｎ）により等価的に表
すことができる。各光電変摸索子１１′は各薄膜トラン
ジスタＴｉ、ｊのドレイン電極にそれぞれ接続されてい
る。そして、薄膜トランジスタＴｊ、ｊのソース電極は
、マトリックス状に形成された多層配線１３を介して光
電変換素子群毎に０本の共通信号線］４及び負荷容ｆｆ
１ｃＬｉ（ｉ＝ｌ〜ｎ）にそれぞれ接続され、更に共通
信号線１４は駆動用Ｉ　Ｃｉ　５に接続されている。

各薄膜トランジスタＴｉ、ｊのゲート電極には、ブロッ
ク毎に導通するようにゲーＩ・パルス発生回路（図示せ
ず）が接続されている。各光電変換素子１１′で発生す
る光電荷は一定時間光電変換素子の寄生容量ＣＤ　ｉ、
ｊと薄膜トランジスタのドレイン・ゲート間のオーバー
ラツプ容量に蓄積された後、薄膜ｌ・ランジスタＴｉ、
ｊを電荷転送用のスイッチとして用いてブロック毎に順
次多層配線１３の負荷容量ＣＬｉに転送蓄積される。

すなわち、ゲートパルス発生回路からのゲートパルスφ
Ｇ１により、第１のブロックの薄膜Ｉ・ランジスタＴ１
，１〜Ｔ　Ｉ、ｎがオンとなり、第１のブロックの各光
電変換素子１１′で発生して寄生容量ＣＤ　１．ｊ等に
蓄積された電荷が各負荷容量ＣＬｉに転送蓄積される。

そして、各負荷容量ＣＬｉに蓄積された電荷により各共
通信号線コ−４の電位が変化し、この電圧値を駆動用Ｉ
Ｃｌ３内のアナログスイッチ５Ｗｉ（ｉ−１〜ｎ）を順
次オンして時系列的に出力線１６に抽出する。

そして、次にゲートパルスφＧ２〜φＧｎにより第２〜
第Ｎのブロックの薄膜トランジスタＴ２，１〜Ｔ　２．
ｎからＴＮ、ｌ〜Ｔ　Ｎ、ｎまてがそれぞれオンするこ
とによりブロック毎に光電変換素子側の電荷が転送され
、順次読み出すことにより原稿の主走査方向の１ライン
の画像信号を得、ローラ等の原稿送り手段（図示せず）
により原稿を移動させて前記動作を繰り返し、原稿全体
の画像信号を得るものである（特開昭６３−９３５８号
、特開昭６３−６７７７２号公報参照）。

次に、上記従来のイメージセンサにおける光電変換素子
と薄膜トランジスタの具体的構成について、第８図の充
電変換素子及び薄膜トランジスタの平面説明図と第８図
のＢ−Ｂ′部分の断面説明図である第９図を使って説明
する。

従来の光電変換素子の構成は、第８図及び第９図に示す
ように、ガラスまたはセラミック等の絶縁性の基板２１
上に光電変換素子１１′の下部の共通電極となるクロム
（Ｃｒ）等による帯状の金属電極２２と、各光電変換素
子１１′毎（ビット毎）に分割形成された水素化アモル
ファスシリコン（ａ−８ｉ　：　Ｈ）から成る光導電層
２３と、同様に分割形成された酸化インジウム・スズ（
ＩＴＯ）から成る上部の透明電極２４とが順次積層する
サンドイッチ型を構成している。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の上に光導電層２３が離散的に
分割して形成され、上部の透明電極２４も同様に離散的
に分割して個別電極となるよう形成されるとこにより、
光導電層２３を金属電極２２と透明電極２４とて挟んだ
部分が各光電変換素子１１′を構成し、その集まりが光
電変換素子アレイ１１を形成している。そして、金属電
極２２には、一定の電圧ＶＢが印加されている。

また、離散的に分割形成されたそれぞれの透明電極２４
の一端にはアルミニウム等の配線３０ａの一方が接続さ
れ、その配線３０ａの他方が電荷転送部１２の薄膜トラ
ンジスタＴｉ、ｊのドレイン電極４１に接続されている
。

また、従来のイメージセンサの薄膜トランジスタの構成
は、第８図及び第９図に示すように、前記基板２１上に
ゲート電極２５としてのクロム（Ｃｒ　１）層、ゲート
絶縁層２６としてのシリコン窒化膜（ＳｉＮｘ）、半導
体活性層２７としての水素化アモルファスシリコン（ａ
−３ｉ　：　Ｈ）層、ゲート電極２５に対向するよう設
けられたトップ絶縁層２９としてのシリコン窒化膜（Ｓ
　ｉ　Ｎｘ）、オーミックコンタクト層２８としてのｎ
＋水水素化７ルルフアスシリコンｎ”　ａ−３ｉ　：　
Ｈ）層、ドレイン電極４１とソース電極４２としてのク
ロム（Ｃｒ　２）層、その上に絶縁層としてポリイミド
層、更にその上に配線層３０ａまたはトップ絶縁層２９
の上部においてはａ−３ｉ：Ｈ層の遮光用としてのアル
ミニウム層３０とを順次ｆｉｆｉ層した逆スタガ構造の
トランジスタである。

遮光用のアルミニウム層３０は、トップ絶縁層２９を透
過してａ−８１：Ｈ層に光が入り込んで光電変換作用を
引き起こすのを防ぐために設けられている。そして、ド
レイン電極４１には光電変換素子１１′の透明電極２４
からの配線３０ａが接続されている。ここでオーミック
コンタクト層ａとソース電極４２に接触する部分の層２
８ｂとに分割して形成されている。また、ドレイン電極
４１とソース電極４２としてのクロム（Ｃｒ　２）層は
そのオーミックコンタクト層２８の２８ａ部分と２８ｂ
部分をそれぞれ覆うように形成されている。」二足クロ
ム（Ｃｒ　２）層は、配線層のアルミニウムの蒸着また
はスパッタ法による着膜時のダメージを防ぎ、オーミッ
クコンタクト層２８のｎ十ａ−５ｉ：Ｈの特性を保持す
る役割を果たしている。

（発明が解決しようとする課題） しかし、上記従来のイメージセンサにおける光電変換素
子と薄膜トランジスタの構成であれば、ゲート信号線か
ら大きな電圧のゲートパルスφＧｊ（ｉ−１〜ｎ）がゲ
ート電極２５に与えられると、多層配線１３側の電位及
び光電変換素子１１′側の電位が瞬時にゲートパルスの
電圧に引っ張られて上昇するという現象（フィードスル
ー）が起る。

このフィードスルー現象を、第１０図の回路図を使って
具体的に説明する。

まず、第１０図の回路構成は、光電変換素子（ＰＤ）に
一定のバイアス電圧（ＶＢ　）が印加されており、光電
変換素子（Ｐ　Ｄ）は、寄生容量（ＣＤ　ｔ、ｊ）を有
し、薄膜トランジスタ（Ｔ　Ｐ　Ｔ）のゲート電極（Ｇ
）には、ゲートオン・オフのためのパルスとしての電圧
（ＶＧ）が与えられ、ＴＰＴをスイッチとして光電変換
素子（ＰＤ）における電荷を転送し蓄積する負荷容量（
ＣＬ）が形成され、負荷容量（ＣＩ、）の電位変化をＣ
ＯＭへ読み出すようになっている。

薄膜トランジスタ（ＴＰＴ）は、ゲート電極（Ｇ）とド
レイン電極（Ｄ）の間にオーバーラツプ容量（ＣＯＤ）
を持ち、ゲート電極（Ｇ）とソス電極（Ｓ）の間にオー
バーラツプ容量（ＣＧＳ）を持つようになっており、ゲ
ートのオン・オフ時にドレイン電極（Ｄ）及びソース電
極（Ｓ）の電位はフィードスルーと呼ばれる電位変化を
受けるものである。

ドレイン電極（Ｄ）でのフィードスルーの電位変化（Δ
ＶＤ）は、容量によって決まり、以下のように表される
。

ΔＶＤ　＝　　（ＣＯＤ／　（ＣＧＤ十ＣＤ　ｊ、ｊ）
ｌ　　ｘＶＧまた、ソース電極（Ｓ）でのフィードスル
ーの電位変化（八ＶＳ）は、容量によって決まり、以下
のように表される。

ΔＶＳ　＝　　（ＣＧＳ／　（ＣＧＳ十ＣＬ　）ｌ　　
ＸＶＧソース電極（Ｓ）での電位変化（ΔＶＳ）は、負
荷容量（ＣＬ）が十分大きいため影響は少ないが、しか
し、ドレイン電極（Ｄ）での電位変化（ΔＶＤ）は、寄
生容量（ＣＤ　ｉ、ｊ）が小さいために、バイアス電圧
ＶＩ３よりΔＶＤが大きくなってしまうと、電流が逆に
流れてしまい、正しく電荷転送が行われなくなるとの問
題点があった。

また、上記のような従来のイメージセンサの構成であれ
ば、３００　ｓ　ｐ　ｉ　（ｓｐｏｔ　ｐｅｒ　１ｎｃ
ｈ）のイメージセンサから更に高解像度・高密度の４０
０ｓｐｉ以上のイメージセンサに技術的発展を遂げて行
く上で、光電変換素子１１′と薄膜！・ランジスタを小
型化しなければならず、それに伴って寄主容量（ＣＤ　
ｊ、ｊ）も小さくなってしまうと、」１記フィードスル
ーによって起る瞬時の電位」１昇の影響を大きく受ける
ことになって、正しく電荷転送が行われなくなるとの問
題点があった。

本発明は上記実情に鑑みてなされたもので、高解像度の
イメージセンサにおいて、光電変換素子側に付加容量を
形成するとともに、付加容量部分の面積を小さくし、し
かも付加容量の容量を大きくして、正確な電荷を読み出
すことができるイメジセンサを提供することを目的とす
る。

（課題を解決するための手段） 上記従来例の問題点を解決するための本発明は、金属電
極、光導電層、透明電極を順次積層して成る光電変換素
子と、ゲート電極、ソース電極、ドレイン電極とを有す
る薄膜トランジスタスイッチング素子とを有するイメー
ジセンサにおいて、前記ドレイン電極の一部を前記光電
変換素子側にづき出して前記透明電極からの配線を接続
するようにし、前記引き出されたドレイン電極の一部の
下部に絶縁層を介して第１の金属層を設け、前記引］　
］ き出されたドレイン電極の一部の」二部に絶縁層を介し
て第２の金属層を設けて前記光電変換素子側に（（＋加
容量を形成したことを特徴としている。

（作用） 本発明によれは、薄膜トランジスタスイッチング素子の
ドレイン電極の一部を光電変換素子側に引き出して光電
変換素子の透明電極からの配線を接続するようにし、こ
の引き出されたドレイン電極の一部の上下に絶縁層を介
して金属層を形成して光電変換素子側のイ旧用容量とし
ているので、弓き出されたドレイン電極の一部と十ドに
形成された金属層との間の双方に容量を形成できるため
、光電変換素子側のイ；１加容量部分の面積を小さくで
き、しかもその（＝１加容量の容量を大きくでき、フィ
ードスルーによる影響を少なくできる。

（実施例） 本発明の一実施例について図面を参照しながら説明する
。

第１図に本発明の一実施例に係るイメージセンサの等価
回路図を、第２図に光電変換素子、イζ］加］　２ 容量及び薄膜トランジスタの平面説明図を、第３図に第
２図のＡ−Ａ’部分の断面説明図を示す。

第７図から第１１図までの構成と同一の構成をとる部分
については同一の符号を使って説明する。

イメージセンサは、第１図に示すように、ガラス等の絶
縁性の基板上に並設されたｎ個のザンドイッチ型の光電
変換素子（フォ）・ダイオードＰＤ）］］′　を１ブロ
ツクとし、このブロックをＮ個有して成る光電変換素子
アレイ１　］、（ＰＤ１．１〜ＰＤＮ、ｎ）と、各光電
変換素子〕］′　にそれぞれ設けられた付加容ＲＣＣｉ
、ｊ　（ｉ”ｌ−Ｎ、ｊ−１−ｎ）のイ・ｊ加容量アレ
イ］７と、付加容１ｃｅｊ、ｊを経由して各光電変換素
子１１′にそれぞれ接続された薄膜ｌ・ランジスタ（Ｔ
Ｉ、’１−ＴＮ、ｎ）の電荷転送部１２と、マトリック
ス形状の多層配線１３と、電荷転送部１２から多層配線
］３を介してブロック内の光電変換素子毎に対応する０
本の共通信号線１４と、共通信号線１４が接続する駆動
用Ｉ　Ｃ１，５内のアナロクスイッチＳＷＩ〜ＳＷｎと
、共通信号線１４の途中に設けられた負荷容量　（ＣＬ
Ｉ〜Ｃ１−、ｎ）とから構成されている。

光電変換素子］］′　は、第２図及び第３図に示すよう
に、ガラスまたはセラミック等の絶縁性の基板２１上に
充電変換素子１１′の下部の共通電極となるクロム（Ｃ
ｒ）等による帯状の金属電極２２と、各光電変換素子１
１′毎（ビット毎）に分割形成された水素化アモルファ
スシリコン（ａＳｉ：Ｈ）から成る光導電層２３と、同
様に分割形成された酸化インジウム・スズ（ＩＴＯ）か
ら成る」一部の透明電極２４とか順次積層する→ノ゛ン
ドイッチ型を構成している。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の」二に光導電層２３が離散的
に分割して形成され、」二部の透明電極２４も同様に離
散的に分割して個別電極となるよう形成されるとこによ
り、光導電層２３を金属電極２２と透明電極２４とで挟
んだ部分が各光電変換素子１１′を構成し、その集まり
が光電変換素子アレイ１１を形成している。そして、金
属電極２２には、一定の電圧ＶＢが印加されている。

このように、光導電層２３と透明電極２４を個別化した
のは、ａ−３ｉ：Ｈの光導電層２３が共通層であると、
その共通層のために隣接する電極間で干渉が起るので、
この干渉を少なくするためである。

また、離散的に分割形成されたそれぞれの透明電極２４
の一端にはアルミニウム等の配線３０ａの一方が接続さ
れ、その配線３０ａの他方が電荷転送部１２の薄膜トラ
ンジスタのＴｉ、ｊのドレイン電極４１から引き出され
た引出し部４１′に接続されている。

尚、光電変換素子１１′において、水素化アモルファス
シリコンの代わりにＣｄＳｅ　（カドミウムセレン）等
を光導電層とすることも可能である。

更に光電変換素子１１′の光導電層２３にａ−３ｉ：Ｈ
，ｐ−１−ｎを用いてもよいし、ａ−５ｉＣ，ａ−５ｉ
Ｇｅを用いてもよい。また、上記光電変換素子１］−′
はフォトダイオードであるが、フォトコンダクタ、フォ
トトランジスタであっても構わない。

］　５ また、光電変換素子１１′側の付加容量（ＣＣｉ、ｊ）
は、第２図及び第３図に示すように、基板２１上にクロ
ム（Ｃｒ　１）層で形成された第１の金属層４４′と、
第１の金属層４４′上にゲート絶縁層２６として用いた
シリコン窒化膜（Ｓ　ｉ　ＮＸ　）、半導体活性層２７
として用いた水素化アモルファスシリコン（ａ−３ｉ：
Ｈ）層、オーミックコンタクト層２８として用いたｎ生
水素化アモルファスシリコン（ｎ＋ａ−３ｉ　：　Ｈ）
層と、この上に電荷転送部１２の薄膜トランジスタＴ　
ｉ、ｊのドレイン電極４］から引き出され、クロム（Ｃ
ｒ　２）層で形成された引出し部４１′と、その上にポ
リイミドの絶縁層を介して薄膜Ｉ・ランジスタＴｉ、ｊ
のａ−３ｉ：Ｈ層の遮光用金属層としてのアルミニウム
層３０の一部を引き延ばして形成した第２の金属層３０
′とから構成されている。

そして、光電変換素子１１′の透明電極２４からの配線
３０ａが薄膜トランジスタＴ　ｉ、ｊのドレイン電極４
］から引き出された引出し部４１′の端部て接続し、そ
のまま引出し部４１．′から薄膜］　６ １・ランジスタＴｉ、ｊのドレイン電極４１に繋がる構
成となっている。

このように、ＳｉＮｘ層、ａ−８ｉ：Ｈ層及びｎ＋ａ−
３ｉ：Ｈ層を引出し部４１′と第１の金属層４４′とで
挾んだ部分が下部の付加容量部分を構成し、ポリイミド
の絶縁層を引出し部４１′と第２の金属層３０′とで挟
んだ部分が上部のイＮ１加容量部分を構成することにな
る。上記の下部の（−１加容量部分と上部の（＝１加容
量部分の両方の′８量部分を持って光電変換素子１１′
側の付加容ＮＣＣｉ、ｊを構成しているため、付加容量
ＣＣｊ、ｊの面積が小さくても大きな容量を形成するこ
とが可能である。

更に、第１の金属層４４′と第２の金属層３０′とを同
電位にするために、両者をコンタクトホル４５で接続し
、第１の金属層４４′をアース線に接続するようにして
いる。このように、第１の金属層４４′と第２の金属層
３０’　とて引出し部４１′を挾んでいるため、引出し
部４１′をシルトする効果があり、隣接する引出し部４
１′との間のクロスＩ・−りを防止できる。

本実施例のｆ」加容ｆｆ１ｃｃｊ、ｊ部分においては、
第２の金属層３０′を薄膜トランジスタＴ　ｉ、ｊのａ
−３ｉ：Ｈ層の遮光用金属層としてのアルミニウム層３
０の一部を引き延ばして形成し、更に薄膜トランジスタ
Ｔ　ｉ、ｊのドレイン電極４１部分をも覆うようにして
いるが、第２の金属層をアルミニウム層３０とは別個に
形成しても構イつない。

また、電荷転送部１２を構成する薄膜トランジスタは、
第２図及び第３図に示すように、前記是板２］上にケー
ト電極２５としてのクロム（Ｃｒ］）層、ゲ−１・絶縁
層２６としてのシリコン窒化膜（Ｓ　ｉＮＸ　）　、半
導体活性層２７としての水素化アモルファスシリコン（
ａ−８ｉ：Ｈ）層、ゲト電極２５に対向するよう設けら
れたトップ絶縁層２９としてのシリコン窒化膜（Ｓ　ｉ
　Ｎｘ　）、オーミックコンタクト層２８としてのｎ生
水素化アモルファスシリコン（ｎ”　ａ−３ｉ　：　Ｈ
）層、ドレイン電極４］とソース電極４２としてのクロ
ム（Ｃｒ　２）層、その」二に絶縁層としてボリイミド
層、更にその上にトップ絶縁層２９の上部においてはａ
−８ｉ：Ｈ層の遮光用としてのアルミニウム層３０と、
または第１の金属層３０′を順次積層した逆スタガ構造
のトランジスタである。

遮光用のアルミニウム層３０は、トップ絶縁層２つを透
過してａ−３ｉ：Ｈ層に光が入り込んで光電変換作用を
引き起こすのを防ぐために設けられている。ここでオー
ミックコンタクト層２８はドレイン電極４１に接触する
部分の層２８ａとソス電極４２に接触する部分の層２８
ｂとに分割して形成されている。また、ドレイン電極４
］とソース電極４２としてのクロム（Ｃｒ　２）　層は
そのオーミックコンタクト層２８の２８ａ部分と２８ｂ
部分をそれぞれ覆うように形成されている。

上記クロム（Ｃｒ　２）層は、配線層のアルミニウムの
蒸着またはスパッタ法による着膜時のダメジを防ぎ、オ
ーミックコンタクト層２８のｎ”ａＳｉ　：Ｈの特性を
保持する役割を果たしている。

そして、ドレイン電極４１から引出し部４１′が引き出
され、その引出し部４１′に光電変摸索子１１′の透明
電極２４からの配線３０ａが接続され、また、ソース電
極４２には多層配線１３へのアルミニウムの配線３０ｂ
が接続されている構成となっている。また、上記半導体
活性層２７としてｐｏｌｙ−３ｉ等の別の材料を用いて
も同様の効果が得られる。

この場合、アルミニウム層３０をドレイン電極４１の幅
より広くして外側に引き出して覆うようにすれば、ドレ
イン電極４］と隣接する薄膜トランジスタのソース電極
４２との間に起こるクロストークを当該アルミニウム層
３０がシールドすることが可能となる。

次に、光電変換素子１１′部分、（；Ｉ加容１４　ＣＣ
１，ｊ部分及び薄膜トランジスタ（ＴＦＴ）部分の製造
方法について説明する。

ます、検査、洗浄されたガラス等の絶縁性基板２１上に
、薄膜トランジスタのゲート電極２５及び付加容ｆｆ１
ｃｃＩ、ｊの第１の金属層４４′となるクロム（Ｃｒ１
−）層をＤＣスパッタ法により７５０八程度の厚さて約
１５０°Ｃの温度にて着膜する。

次に、クロム（Ｃｒｌ）層をフォトリソ工程と、硝酸セ
リウムアンモニウム、過塩素酸、水の混合液を用いたエ
ツチング工程によりパターニングして、ゲート電極２５
のパターン及び第１の金属層４４′のパターンを形成し
、レジストを剥離する。

そしてアルカリ洗浄を行い、クロムパターン上に薄膜ト
ランジスタのゲート絶縁層２６とその上の半導体活性層
２７とまたその」二のトップ絶縁層２つを形成するため
に、シリコン窒化膜（ＳｉＮＸ）を３０００Ａ程度の厚
さで、水素化アモルファスシリコン（ａ−３ｉ：Ｈ）層
を５００Ａ程度の厚さで、シリコン窒化膜（Ｓ　ｉ　Ｎ
ｘ　）を１５００Ａ程度の厚さで順に真空を破らずにブ
ラスマＣＶＤ（Ｐ’−ＣＶＤ）により連続着膜する。真
空を破らずに連続的に着膜することでそれぞれの界面の
汚染を防ぐことができ、ＴＰＴの特性の安定化を図るこ
とができる。

ゲート絶縁層２６の絶縁膜（ｂ−３ＬＮＸ）をＰ’−Ｃ
ＶＤで形成する条件は、基板温度が３００〜４００℃で
、ＳｉＨ，とＮＨ８のガス圧力がＯ６］、−０，５Ｔｏ
ｒｒて、ＳｉＨ，ガス流量が１０〜５０　ｓｃ、ｃ＋ｎ
で、ＮＨ３のガス流量が１１００−３００ｓｃｅで、Ｒ
Ｆパワーが５Ｏ−２００Ｗである。

半導体活性層２７のａ−５ｉ：薄膜をｐ−ｃｖＤで形成
する条件は、基板温度が約２００〜３００℃で、ＳｉＨ
，のガス圧力が０．１〜０．５Ｔ。

ｒｒで、３ｉＨ，ガス流量が１．００〜３００ｓｅｃｍ
で、ＲＦパワーが５０〜２００Ｗである。

１−　ツブ絶縁層２つの絶縁膜（ｔ−３ｉＮｘ）をＰ−
ＣＶＤで形成する条件は、基板温度が約２００〜３００
℃で、ＳｉＨ，とＮＨ３のガス圧力が０、　１〜０．　
５Ｔｏｒｒて、３ｉＨ，ガス流量が１０〜５０　ｓｅｃ
ｍで、ＮＨ３のガス流量が１００〜３００　ｓｅｃｍで
、ＲＦパワーが５０〜２００Ｗである。

次に、ゲート電極２５に対応するような形状でトップ絶
縁層２つのパターンを形成するために、トップ絶縁層２
９の上にレジストを塗布し、そして基板２１の裏方向か
らゲート電極２５の形状パターンをマスクとして用いて
裏面露光を行い、現像して、ＨＦとＮＨ，Ｆの混合液で
エツチングして、レジスト剥離を行ってトップ絶縁層２
９のパターンを形成する。

さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層２８としてｎ生型のａ−８ｉ：ＨをＳｉＨとＰＩＥ
（３の混合ガスを用いたＰ−ＣＶＤにより１００ＯＡ程
度の厚さで約２５０℃程度の温度で着膜する。次に、光
電変換素子］−１′の下部の金属電極２２、ＴＰＴのド
レイン電極４１とソス電極４２及び付加容量のドレイン
電極４］からの引出し部４１′となる第２のＣｒ（Ｃｒ
２）層をＤＣマグネトロンスパッタにより１５０ＯＡ程
度の厚さで着膜する。次に、光電変換素子１１１′の光
導電層２３となるａ−３ｉ：Ｈをｐ−ｃｖＤにより１３
０００Ａ程度の厚さで着膜し、光電変換素子１１′の透
明電極２４となるＩＴＯをＤＣマグネトロンスパッタに
より６００八程度の厚さで着膜する。この時、それぞれ
の着膜の前にアルカリ洗浄を行う。

上記光導電層２３のａ−３ｉ：Ｈ膜をｐ−ｃｖＤて形成
する条件は、基板温度が１７０〜２５０℃て、ＳｉＨ，
のガス圧力が０．　３−０．７Ｔｏｒｒで、ＳｉＨ，ガ
ス流量が１５０−３００ｓｅｃｍで、ＲＦパワーが１．
０Ｏ−ｙ２００Ｗである。

また、上記ＩＴＯをＤＣスパッタで形成する条件は、基
板温度が室温で、Ａｒと０２のガス圧力が１．　５　Ｘ
　］、　０”−’　Ｔｏｒｒで、Ａｒガス流量が１００
〜１５０ＳＣＣｍで、０２　ガス流量が１−−２　ｓｅ
ｃｍで、ＤＣパワーが２００〜４００Ｗである。

この後、光電変換素子１１′の透明電極２４の個別電極
を形成するために、ＩＴＯをフォトリソ工程と、塩化第
２鉄と塩酸の混合液を用いたエツチング工程でパターニ
ングする。次に同一のレジストパターンにより光導電層
２３のａ−８ｉ：Ｈ層をＣＦ、と０２　の混合ガスを用
いたドライエツチングによりパターニングする。ここで
、金属電極２２のクロム（Ｃｒ　２）層は、ａ−３ｉ：
Ｈのドライエツチング時にストッパーとしての役割を果
たし、パターニングされずに残ることになる。

このドライエツチング時において、光導電層２３のａ−
３ｉ：Ｈ層には、サイドエッチが大きく入るため、レジ
ストを剥離する前に再度ＩＴＯのエツチングを行う。す
ると、ＩＴＯの周辺裏側からさらにエツチングされて光
導電層２３のａ−３ｉ：Ｈ層と同じサイズにＩＴＯが形
成される。

次に、光電変換素子１１′の金属電極２２のクロム（Ｃ
ｒ　２）層、ＴＰＴのソース電極４２とドレイン電極４
１のクロム（Ｃｒ　２）層及び付加容量Ｃｃ　ｉ、ｊの
引出し部４１′のクロム（Ｃｒ　２）層を形成するため
のフォトリソマスクを用い、フォトリソ法により露光現
像を行いレジストパタンを形成し、硝酸セリウムアンモ
ニウム、過塩素酸と水の混合液を用いたエツチング工程
で、パタニングを行い、レジスト剥離を行う。このパタ
ニングにおいて、金属電極２２、ソース電極４２とドレ
イン電極４１、そしてドレイン電極４１の一部を光電変
換素子側に引き出した方形状の引出し部４１′のパター
ンが形成されることになる。

次にＨＦ、と０２の混合ガスでドライエツチングを行う
と、Ｃｒ２とＳｉＮｘのない部分がエツチングされ、つ
まり、ａ−８ｉ：Ｈ層とｎ生型のａ−３ｉ：Ｈ層のパタ
ーンが形成される。これにより、光電変換素子］］′の
金属電極２２のクロム（Ｃｒ　２）層の下層となるｎ生
型のａ−３ｉ：Ｈ層及びａ−８ｉ：Ｈ層、付加容量Ｃｃ
　ｉ、ｊの弓出し部４１′のクロム（Ｃｒ　２）層の下
層となるｎ生型のａ−８ｉ：Ｈ層及びａ−５ｉ：Ｈ層、
それにＴＰＴのオーミックコンタクト層２８のｎ＋型の
ａ−５ｉ：Ｈ層部分と半導体活性層２７のａＳｉ　：Ｈ
層部分がエツチングされる。これにより、半導体活性層
２７のパターンが形成され、更にオーミックコンタクト
層２８も分割されてドレイン電極４１に接触する部分２
８ａとソース電極４２に接触する部分２８ｂのパターン
が形成される。

次に、ＴＰＴのゲート絶縁層２６のパターンを形成する
ために、ｂ−３ｉＮｘ膜をＨＦ、と０２の混合ガスを用
いたフォトリソエツチング工程でパターンを形成する。

そして、イメージセンサ全体を覆うように絶縁層を形成
するために、ポリイミドを１３０００　Ａ程度の厚さで
塗布し、１６０℃程度でプリベークを行ってフォトリソ
エッチング工程でパターン形成を行い、再度ベーキング
する。これにより、光電変換素子１１′においては金属
電極２２に電源を供給するコンタクト部分と透明電極２
４からイマ１加容量Ｃｃ　ｉ、ｊへと配線を接続するコ
ンタクト部分、付加容量Ｃｃ　＋、ｊにおいては透明電
極２４から引出し部４１′に配線を接続するコンタクト
部分と第１の金属層４４′と第２の金属層３０′を接続
するコンタクトホール４５部分、ＴＰＴにおいてはソー
ス電極４２から多層配線］３へと配線を接続するコンタ
クト部分が形成される。この後に、コンタクト部分に残
ったポリイミド等を完全に除去するために、０２でプラ
ズマにさらすＤｅｓｃｕｍを行う。

次に、アルミニウム（ＡＩ）をＤＣマグネトロンスパッ
タによりイメージセンサ全体を覆うように１．００００
　Ａ程度の厚さで約１５０°Ｃ程度の温度で着膜し、所
望のパターンを得るためにフッ酸、硝酸、リン酸、水の
混合液を用いたフォトリソエッチング工程でパターニン
グしてレジストを除去する。これにより、光電変換素子
１１′において金属電極２２に電源を供給する配線部分
、透明電極２４からイ・ｊ加容ｆａｃｃｉ、ｊの引出し
部４１′へと接続する配線３０ａ部分、付加容量Ｃｃ　
ｉ、ｊにおいて第２の金属層３Ｑ’　、ＴＰＴにおいて
ａＳｉ：Ｈ層の遮光用としてのアルミニウム層３０及び
ドレイン電極４１を覆うアルミニウム層が形成される。

最後に、バンベーンヨン層（図示せず）であるポリイミ
ドを′う／ｌ　ｒｎ程度の厚さで塗（１１シ、１２５℃
程度でプリベークを行ってフォトリソエッチング工程で
パターン形成を行い、再度２３０　’Ｃ程度で９０分間
ベーキングしてパシベーンヨン層を形成する。この後、
Ｄｅｓｃｕｍを行い、不要に残ったポリイミドを取り除
く。

本実施例のイメージセンサによれば、電荷転送部１２の
薄膜トランジスタのドレイン電極４１の一部を光電変換
素子１１′側に引き出して引出し部４１′を方形状に形
成し、光電変換素子１１′の透明電極２４からの配線３
０ａを引出し部４１′の端部に接続するようにし、この
引出し部４１′の上下に絶縁層を介して下部の第１の金
属層４４′と上部の第２の金属層３０′を形成して光電
変換素子１１′側の付加容ｆｆ１ｃｃｉ、ｊを構成して
いるので、引出し部４１′と上下に形成された第１と第
２の金属層との間の双方に容量を形成できるため、光電
変換素子］］′側の付加容量部分の面積を小さくできる
とともに、その付加容量の容量を大きくでき、４００ｓ
ｐｉの高解像度・高密度のイメージセンサにおいてもザ
イスを小さくし、更にフィートスルーによって起る瞬時
の電位上昇を押さえるための充分な容量を確保すること
ができ、センサの出力として正確な電荷を読み出すこと
かできる効果かある。

本実施例では、光電変換素子１１′側の付加容量ｃｃｉ
、ｊの構成について説明したか、マ］・リックス形状の
多層配線１３側に容量（負荷容量ＣＩ、ｉ）を形成する
場合にも応用できる。

具体的には、第４図の光電変換素子、薄膜トランジスタ
及び負荷容量の平面説明図に示すように、ＴＰＴのソー
ス電極４２のクロム（Ｃｒ　２）部分を多層配線］３側
に引き出して方形状の引出し部４２′を形成し、その下
に絶縁層を介して第１の金属層４４′を設けて、更にそ
の上に絶縁層を介して第２の金属層３０′を設けて多層
配線］３側の負荷容量ＣＬｉを形成することができる。

この場合、ソース電極４２からの引出し部４２′はその
まま多層配線］３に接続し、第１の金属層４４は主走査
方向に帯状にクロムで形成され、第２の金属層３０′は
ＴＰＴのａ−５ｉ：Ｈ層に光か人ってくるのを遮光する
だめの遮光用金属層としてのアルミニウム層３０を引き
延はして、引出し部４２′及びソース電極４２を覆うよ
うに形成されている。これにより、多層配線１３側の負
荷容ｆｆｉ　ＣＬｉの面積を小さくすることかでき、更
に負荷容量の容量を大きくすることかできる。

また、多層配線］３側に負荷容量ＣＩ、ｉを形成する別
の実施例は、第５図の多層配線及び負荷容量の断面説明
図に示すように、第１の金属層４４′を基板２１上に下
部配線３１と同時に帯状に形成し、」二部の金属層４３
を」二部配線３２と同時に帯状に形成し、上部配線３２
がコンタクトホールで共通信号線］４に接続するように
し、当該共通信号線１４の上下金属層に挟まれた部分を
方形状に形成して負荷容ｆｆ１ｃＬｉを構成するように
する。この場合、共通信号線１４部分はＴＰＴのドレイ
ン電極４１とソース電極４２のクロム（Ｃｒ　２）層と
同時に層膜して形成するようにする。これにより、多層
配線１３側の負荷容量ＣＬｉの面積を小さくすることか
でき、更に負荷容量の容量を大きくすることがてきるの
で、センサの小型化を図ることかできる。

また、光電変換素子１１′部分を高密度化した場合、従
来は第６図の光電変換素子及び薄膜ｌ・ランシスタの平
面説明図に示すように、薄膜トランジスタを交互にすら
して配置していたものを、本実施例のようにＴＦＴのド
レイン電極４１から弓出し部４１′を設けて、その端部
に光電変換素子］］′の透明電極２４からの配線３０ａ
を接続す３す るようにしているので、ＴＰＴ部分の小型化を幾分かは
図ることができ、デバイス全体の小型にすることができ
、更に第６図の構成のように、光電変換素子］］′から
ＴＦＴのドレイン電極４］への配線３０ａの配線の長さ
が隣接するビット間で異なることにより、ＴＰＴのドレ
イン電極４］への配線３０ａと隣接するＴＰＴのソース
電極４２からの配線３９ｂとの間で結合容量が発生し、
出力信号が不均一となっていたが、本実施例のように光
電変換素子１１′からＴＰＴまでの配線３゜ａの長さを
均一にすることで、出力信号の均一化を図ることか可能
となる。

（発明の効果） 本発明によれば、薄膜トランジスタスイッチング素子の
ドレイン電極の一部を光電変換素子側に引き出して光電
変換素子の透明電極からの配線を接続するようにし、こ
の引き出されたドレイン電極の一部の上下に絶縁層を介
して金１、ゲ層を形成して光電変換素子側のイ・ｊ加容
量としているので、引き出されたドレイン電極の一部と
上下に形成され３ま た金属層との間の双方に容量を形成できるため、光電変
換素子側の（＝ｊ加容量部分の面積を小さくてき、しか
もその付加容量の容量を大きくてき、高解像度・高密度
のセンサにおいてもフィードスルに対応できる（＝Ｉ加
容量とし、イ；１加容量等に蓄積された電荷を正確に出
力できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの等価
回路図、第２図は光電変換素子、（＝１加容量及び薄膜
トランジスタの平面説明図、第３図は第２図のＡ−Ａ’
部分の断面説明図、第４図は光電変換素子、薄膜トラン
ジスタ及び負荷容量の平面説明図、第５図は多層配線及
び負荷容量の断面説明図、第６図は従来の光電変換素子
及び薄膜トランジスタの平面説明図、第７図は従来のイ
メジセンサの等価回路図、第８図は従来の光電変換素子
及び薄膜トランジスタの平面説明図、第９図は第９図の
Ｂ−Ｂ’部分の断面説明図、第１０図は従来の光電変換
素子及び薄膜トランジスタの回路図である。 １１・・・・光電変換素子アレイ １２・・・・・電荷転送部 ］３・・・・多層配線 １４・・・共通信号線 ］５・・・・・駆動用ＩＣ ］６・・・・・出力線 １７・・・・・・（＝Ｉ加容量アレイ ２］・・・・基板 ２２・・・・・金属電極 ２Ｂ・・・・・光導電層 ２４・・透明電極 ２５　・・ゲ−１・電極 ２６・・・・ゲート絶縁層 ２７・・・・半導体活性層 ２８・・・・・オーミックコンタク ２９・・・トップ絶縁層 ３０・・・・アルミニウム層 ３０′　第２の金属層 ３１・・・・」二部配線 １・層 ３２・・・・・・下部配線 ４１・・・・・・ドレイン電極 ４１′・・・引出し部 ４２・・・・・・ソース電極 ４２′・・・引出し部 ４４′・・・第１の金属層 ４５・・・・・・コンタクトホ 主走査方向 ローーーーーー 第４図 １１′ 一一一／＼−−− 第６ 図

Claims (1)

【特許請求の範囲】
1. 　金属電極、光導電層、透明電極を順次積層して成る光
   電変換素子と、ゲート電極、ソース電極、ドレイン電極
   とを有する薄膜トランジスタスイッチング素子とを有す
   るイメージセンサにおいて、前記ドレイン電極の一部を
   前記光電変換素子側に引き出して前記透明電極からの配
   線を接続するようにし、前記引き出されたドレイン電極
   の一部の下部に絶縁層を介して第１の金属層を設け、前
   記引き出されたドレイン電極の一部の上部に絶縁層を介
   して第２の金属層を設けて前記光電変換素子側に付加容
   量を形成したことを特徴とするイメージセンサ。