JPH03120868A

JPH03120868A - イメージセンサ

Info

Publication number: JPH03120868A
Application number: JP1257947A
Authority: JP
Inventors: Hiroyuki Miyake; 弘之三宅
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-10-04
Filing date: 1989-10-04
Publication date: 1991-05-23
Also published as: US5070236A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に小形で正確な読み取り信号を出力
できるイメージセンサに関する。

（従来の技術）従来のイメージセンサで、特に密着型イメージセンサは
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものである。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素子（Ｔ　Ｐ　Ｔ）を使って特
定のブロック単位で負荷容量に一時蓄積して、電気信号
として数百ＫＨ２から数ＭＨ２までの速度で時系列的に
順次読み出すＴＰＴ駆動型イメージセンサがある。この
ＴＰＴ駆動型イメージセンサは、ＴＰＴの動作により単
一の駆動用ＩＣで読み取りが可能となるので、イメージ
センサを駆動する駆動用ＩＣの個数を少なくするもので
ある。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第６図に示すように、原稿幅と略同じ長さのライン
状の受光素子アレイ１１と、各受光素子１１′に１：１
に対応する複数個の薄膜トランジスタＴＮ、ＴＩから成
る電荷転送部１２と、多層配線部１３とから構成されて
いる。

前記受光素子アレイ１１は、Ｎ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子１１′は、フォトダイオードＰＤＮ、ｎにより等価
的に表すことができる。各受光素子１１′は各薄膜トラ
ンジスタＴＮ、ｎのドレイン電極にそれぞれ接続されて
いる。そして、薄膜トランジスタＴＮ、ｎのソース電極
は、マトリックス状に接続された多層配線１３を介して
受光素子群毎に共通信号線１４（０本）及び負荷容量Ｃ
ｎにそれぞれ接続されている。各薄膜トランジスタＴＮ
、ｎのゲート電極には、ブロック毎に導通するようにゲ
ートパルス発生回路（図示せず）に接続されている。各
受光素子１１′で発生する光電荷は一定時間受光素子の
寄生容量と薄膜トランジスタのドレイン・ゲート間のオ
ーバーラツプ容量に蓄積された後、薄膜トランジスタＴ
Ｎ、ｎを電荷転送用のスイッチとして用いてブロック毎
に順次負荷容量Ｃｎに転送蓄積される。すなわち、ゲー
トパルス発生回路（図示せず）からのゲートパルスφＧ
ｌにより、第１のブロックの薄膜トランジスタＴｌｌ〜
Ｔｌｎがオンとなり、第１のブロックの各受光素子１１
′で発生して蓄積された電荷が各負荷容量Ｃｎに転送蓄
積される。そして、各負荷容量Ｃｎに蓄積された電荷に
より各共通信号線１４の電位が変化し、この電圧値を駆
動用ＩＣｌ３内のアナログスイッチＳＷｎを順次オンし
て次系列的に出力線１６に抽出する。そして、ゲートパ
ルスφＧ２〜φＧｎにより第２〜第Ｎのブロックの薄膜
トランジスタＴ２．１〜Ｔ２．ｎ　、　ＴＮ、ｌ　〜Ｔ
Ｎ。

ｎがそれぞれオンすることによりブロック毎に受光素子
側の電荷が転送され、順次読み出すことにより原稿の主
走査方向の１ラインの画像信号を得、ローラ等の原稿送
り手段（図示せず）により原稿を移動させて前記動作を
繰り返し、原稿全体の画像信号を得るものである（特開
昭６３−９３５８号公報参照）。

また、従来の負荷容量の構成は、第６図および第７図に
示すように、例えば、上記多層配線１３の下部側に第１
ブロツクの薄膜トランジスタＴＩ。

１〜ＴＩ、ｎのソース電極から引き出された配線の延長
線上に、これら配線と一体に基板上にクロム（Ｃ「）等
で個別の負荷容量Ｃｎの下部電極４１部分を形成し、こ
の下部電極４１部分の上に多層配線１３の上下の配線間
の絶縁層３３として使ったポリイミド、５ｉＮｘＳＳｉ
Ｏ，等を負荷容量の絶縁層４２として形成し、この絶縁
層４２の上にアルミニウム（ＡＩ）等による帯状の共通
電極となり、一定電位を保持するよう、例えば接地され
ているような上部電極４３部分を形成するものであった
。

（発明が解決しようとする課題）しかしながら、上記のようなイメージセンサの構成では
、負荷容量Ｃｎの大きさは、数百ｐＦの大きな値が必要
であるため、ポリイミド等の一般の絶縁材を用いて負荷
容量Ｃｎの誘電体とする場合には、負荷容量の面積を大
きくとらなければならず、イメージセンサが大形化する
という問題点があった。

また、上記のようなイメージセンサでは、負荷容量Ｃｎ
の下部電極４１が個別電極であり、マトリック状の多層
配線１３を経由して薄膜トランジスタＴＮ、ｎと接続し
、また上部電極４３が帯状の共通電極としてアースに接
続する構成となっているが、特に静電容量値を大きくす
るためには上下の電極の膜厚を薄くする必要があるが、
第７図に示すように、上記のような負荷容量の構成では
、下部電極４１の凹凸形状の影響を受けて上部共通電極
４３が凹凸形状となって平坦化が困難となり、そのため
上部電極４３の凹凸形状境目部分でショート（断線）が
起こることがあり、また上部共通電極４３が平坦でない
ため当初計算した負荷容量の許容値に誤差が生じ、正確
な電荷の読み取りができないとの問題点があった。

本発明は上記実情に鑑みてなされたもので、イメージセ
ンサにおいて、小形化を実現し、正確な電荷の読み取り
ができるイメージセンサを提供することを目的とする。

（課題を解決するための手段）上記従来例の問題点を解決するための本発明は、複数の
受光素子を有する受光素子アレイと、前記受光素子で発
生した電荷を特定の数の受光素子のブロック毎に転送す
るスイッチング素子と、前記電荷を転送する多層配線と
、前記多層配線に接続し、転送された電荷を蓄積し、前
記受光素子のブロック内の受光素子数に対応する数の負
荷容量と、前記負荷容量に蓄積された電荷を電圧値とし
て順次出力する駆動用ＩＣと、前記電荷を前記負荷容量
から前記駆動用ＩＣへと導く共通信号線とを有するイメ
ージセンサであって、前記負荷容量の構成が一方の電極
が個別電極で他方の電極が共通電極で絶縁層を挟んで形
成されているイメージセンサにおいて、前記負荷容量の
前記個別電極を上部電極とし、前記共通電極を下部電極
とし、前記絶縁層を高誘電率の物質で形成したことを特
徴としている。

（作用）本発明によれば、イメージセンサにおける受光素子で発
生した電荷をＴＰＴのスイッチング素子の動作によって
ブロック毎に転送蓄積してる負荷容量の構成が、マトリ
ックス状の多層配線に接続する個別電極を上部電極とし
、アースに接続する共通電極を下部電極とし、上下の電
極に挟まれた絶縁層を高誘電率の物質で形成することと
しているので、下部の帯状の共通電極が凹凸なく形成さ
れ、上部の個別電極も規則的に形成されるため、負荷容
量の電極においてショート（断線）が起こったり、負荷
容量の許容値に誤差が生じたりすることはなく、さらに
多層配線の絶縁層をそのまま負荷容量の絶縁層とせず、
高誘電率の物質で特別に絶縁層を形成しているため、小
さな形状で大きな容量値を有する負荷容量を形成するこ
とができる。

（実施例）本発明の一実施例について図面を参照しながら説明する
。

第１図は、本発明の一実施例に係るイメージセンサの外
観説明図、第２図は、第１図のＡ−Ａ’部分の一部断面
説明図、第３図は、本実施例のイメージセンサの受光素
子と薄膜トランジスタ（ＴＰＴ）の断面説明図、第４図
は、本実施例のイメージセンサの多層配線と負荷容量の
断面説明図である。また、本発明の一実施例に係るイメ
ージセンサの等価回路は、第６図と同じであり、同様の
構成をとる部分については同一の符号を使って説明する
。

イメージセンサは、ガラス等の絶縁性の基板上に並設さ
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰＤ）１１’　を１ブロツクとし、このブロックをＮ
個有してなる受光素子アレイ１１　（ＰＤＩ、ｌ　〜Ｐ
ＤＮ、ｎ　）と、各受光素子１１′にそれぞれ接続され
た薄膜トランジスタＴＩ。

１〜Ｔ　Ｎ、ｎの電荷転送部１２と、アースラインＥを
含むマトリックス状の多層配線１３と、電荷転送部１２
から多層配線１３を介してブロック内の受光素子群毎に
対応する０本の共通信号線１４と、共通信号線１４が接
続する駆動用ＩＣｌ３内のアナログスイッチＳＷ１〜Ｓ
Ｗｎと、共通信号線１４の途中に設けられた負荷容量Ｃ
１〜Ｃｎとから構成されている。尚、アースラインＥは
、配線同士のクロスローフを防止するために設けられた
ものである。また、バイアス配線１７は、各受光素子１
１′にバイアス電源を供給するための配線である。

受光素子１１′は、第３図の断面説明図に示すように、
ガラス等の基板２１上に下部の個別電極となるクロム（
Ｃｒ）等による金属電極２２と、水素化アモルファスシ
リコン（ａ−８ｉ：Ｈ）から成る光導電層２３と、酸化
インジウム・スズ（ＩＴＯ）から成る上部の透明電極２
４とが順次積層するサンドイッチ型を構成している。尚
、ここでは下部の金属電極２２は主走査方向に離散的に
分割して形成され、光導電層２３を金属電極２２の上に
帯状に形成し、上部の透明電極２４も帯状の共通電極と
なるよう形成されることにより、光導電層２３を金属電
極２２と透明電極２４とで挟んだ部分が各受光素子１１
′を構成し、その集まりが受光素子アレイ１１を形成し
ている。また、離散的に分割形成された金属電極２２の
一端からは配線が引き出され、電荷転送部１２の薄膜ト
ランジスタＴ　Ｎ　ｒ　ｎのドレイン電極に接続されて
いる。

また、受光素子１１′において、水素化アモルファスシ
リコンの代わりに、ＣｄＳｅ　（カドミウムセレン）等
を光導電層とすることも可能である。

また、電荷転送部１２を構成する薄膜トランジスタＴＮ
、ｎは、前記基板２１上にゲート電極２５としてのクロ
ム層、ゲート絶縁膜２６としての窒化シリコン膜、半導
体活性層２７としての水素化アモルファスシリコン（ａ
−５ｔ：Ｈ）層、オーミックコンタクト層２８としての
ｎ十水素化アモルファスシリコン（ｎ”　ａ−３ｉ　：
　Ｈ）層、ドレイン電極２つとしてのアルミニウム層と
ソース電極３０としての同じくアルミニウム層とを順次
積層した逆スタガ構造のトランジスタである。そして、
ドレイン電極２９には受光素子の金属電極２２からの配
線が接続されている。

次に、第４図を使い、多層配線１３と負荷容量Ｃｎの構
成を説明する。

多層配線１３の構成は、下部の縦配線３１をクロム層で
、上部の横配線３２をアルミニウム層で形成され、縦配
線３１と横配線３２の間に窒化シリコンから成る第１の
絶縁層３３とポリイミドから成る第２の絶縁層３４を介
して、配線層がマトリックス状に配置されている。絶縁
層を二層にしたのは、配線交差部でのクロストークを低
減させるためである。そして、上下配線の接続部分は、
コンタクトホール３５で接続されている。

負荷容量Ｃｎの構成は、第２図と第４図に示すように、
負荷容量の下部電極３６となる共通電極をクロムで帯状
に形成し、その上に絶縁層３８として高誘電率の物質で
特別に形成する。この高誘電率の物質は、比誘電率が高
く、絶縁耐圧も高い物質とする。例えば、ＢａＴｉ０．
　、Ｙ、Ｏｓ、Ｓｍ、Ｏ，、Ｔａ、０．等であり、その
比誘電率と絶縁耐圧を含めて第１表に高誘電率の物質の
一覧表を示す。

第１表高誘電率物質　比誘電率　絶縁耐圧［ＭＶ／ｃｍ］Ｙ、
Ｏ，ｔｔ〜１２　３〜５Ｓ　ｍ、’　ｏ、　　　１５〜１８　　２〜５ＡＩ２０
２　　８〜１０５Ｔａ、Ｏｓ　　　２２〜２５　２〜５Ｂ　ａ　Ｔ　ｉ　０．　　１４〜５５　　２〜３ＢａＴ
ａ、　０．　　２２　　　　３．５ＰｂＮｂ２ｏｓ　　
　４１　　　　１．５Ｓ　ｒＴ　ｉ　Ｏ，１４０１，５
〜２そして、絶縁層３８上に多層配線１３の上部のそれぞれ
の横配線３２の延長線上に横配線３２と一体にアルミニ
ウムで個別の負荷容量Ｃ１−Ｃｎの上部電極３２ａ部分
を形成する。

上記の下部配線３１と負荷容量Ｃ１〜Ｃｎの下部部分の
共通電極３６は、同一のフォトリソ工程で作成され、ま
た上部配線３２と負荷容量の個別の上部部分の電極３２
　ａも同一のフォトリソ工程で作成されるものである。

このようにして作成された多層配線１３と負荷容量１４
の上には保護膜３７が形成される。

０本の共通信号線１４は、多層配線１３の横配線３２の
一部から構成され、負荷容量０１〜Ｃｎを経由して駆動
用ＩＣｌ３内のアナログスイッチＳＷＩ〜ＳＷｎに接続
するよう構成されている。

そして負荷容量０１〜Ｃｎに蓄積された電荷によって共
通信号線１４の電位が変化し、この電位値をアナログス
イッチＳＷｎの動作により出力線１６（第６図）に抽出
するようになっている。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰＤ）に照射し、原稿の
濃淡に応じた電荷を発生させ、受光素子１１′の寄生容
量等に蓄積される。

ゲートパルス発生回路（図示せず）からゲートパルスφ
Ｇに基づき薄膜トランジスタＴがオンの状態になると、
フォトダイオードＰＤと共通信号線１４側を接続して寄
生容量等に蓄積された電荷を負荷容量Ｃｎに転送蓄積さ
れる。具体的に第１ブロツクのフォトダイオードＰ　Ｄ
　１，１〜ＰＤＬｎに電荷が発生した場合について説明
すると、ゲートパルス発生回路からゲートパルスφＧｌ
が印加されると、薄膜トランジスタＴ１，１〜Ｔ　Ｉ、
ｎがオンの状態になり、フォトダイオードＰＤＩ、１〜
ＰＤＩｎに発生した電荷がマトリックス状の多層配線１
３を経由して、負荷容量Ｃ１〜Ｃｎに転送蓄積される。

この後、薄膜トランジスタＴＩ、ｌ〜Ｔ　ｌ、ｎがオフ
の状態になる。

次に、タイミング発生回路（図示せず）は、駆動用ＩＣ
ｌ３の読み出し用のスイッチＳＷ１．−５Ｗｎに読み出
しスイッチング信号φＳ１〜φｓｎを順次印加するとと
もに、これに１タイミングづつ遅れて駆動用ＩＣｌ３の
リセット用スイッチング素子Ｒ３Ｉ〜Ｒ３ｎにリセット
スイッチング信号φＲ１〜φＲｎを順次印加する。これ
により、負荷容量ＣＩ−Ｃｎに蓄積されている電荷は画
像信号として出力（Ｔ　ｏｕｔ）される。そして次のブ
ロックの受光素子（フォトダイオードＰＤ）に発生して
いる電荷の転送がおこなわれる。

本実施例のイメージセンサによれば、イメージセンサに
おける受光素子１１′で発生した電荷を薄膜トランジス
タＴ１．１〜Ｔ　Ｌ、ｎの動作によってブロック毎に転
送蓄積してる負荷容量Ｃ１〜Ｃｎの構成が、マトリック
ス状の多層配線１３に接続する個別電極を上部電極３２
ａとし、アースに接続する共通電極を下部電極３６とし
、上下の電極に挟まれた絶縁層３８を高誘電率のＢａＴ
ｉ０．、Ｙ２０３　、Ｓ　ｍ２０３　、Ｔ　ａｚ　Ｏｓ
等の物質で形成することとしているので、下部の帯状の
共通電極が凹凸なく形成され、上部の個別電極も規則的
によがみなく形成されるため、負荷容量Ｃｎの電極にお
いてショート（断線）が起こったり、負荷容ｆｆｉ　Ｃ
ｎの許容値に誤差が生じたりすることはなく、イメージ
センサの出力精度を向上させる効果がある。さらに多層
配線１３の絶縁層３３をそのまま負荷容量Ｃｎの絶縁層
３８とせず、上記の高誘電率の物質で特別に絶縁層３８
を形成しているため、小さな形状で大きな容】値を有す
る負荷容量Ｃｎを形成することができ、イメージセンサ
の小形化を図ることができる効果がある。

また、上記本実施例は受光素子アレイ１１、薄膜トラン
ジスタＴｎの電荷転送部１２、多層配線１３、負荷容量
Ｃｎと駆動用ＩＣｌ３を同一基板上に形成したが、別の
実施例として第５図に外観説明図を示すように、受光素
子アレイ１１、薄膜トランジスタＴｎの電荷転送部１２
と多層配線１３を同一基板２１ａ上に形成し、負荷容量
Ｃｎをまた別の基板２１ｂ上に形成し、駆動用ＩＣｌ３
をさらに別の基板２１．　ｃ上にそれぞれ別々の工程で
形成して、ワイヤボンディング１８等で接続することも
可能である。これにより、それぞれの部分を組み合わせ
ることができるため、各部分における不良品を排除して
イメージセンサの生産上の歩留りが向上させることがで
きる効果がある。また、イメージセンサの主走査方向の
長さを短縮させたいのであれば、駆動用ＩＣに位置を第
５図に示すように、多層配線１３の下側に設けても構わ
ない。

（発明の効果）本発明によれば、イメージセンサにおける負荷容量の構
成について、マトリックス状の多層配線に接続する個別
電極を上部電極とし、アースに接続する帯状の共通電極
を下部電極とし、上下の電極に挟まれた絶縁層を高誘電
率の物質で形成することとしているので、下部の共通電
極が凹凸なく形成され、上部の個別電極も規則的にゆが
みなく形成されるため、負荷容量の電極においてショト
（断線）が起こったり、負荷容量の許容値に誤差が生し
たりすることはなく、イメージセンサの出力精度を向上
させる効果があり、さらに多層配線の絶縁層をそのまま
負荷容量の絶縁層とせず、高誘電率の物質で特別に絶縁
層を形成しているため、小さな形状で大きな容量値を有
する負荷容量を形成することができ、イメージセンサの
小形化できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの外観
平面説明図、第２図は第１図のＡ−Ａ’部分の一部断面
説明図、第３図は本発明の一実施例に係るイメージセン
サの受光素子と電荷転送部の断面説明図、第４図は本発
明の一実施例に係るイメージセンサの多層配線と負荷容
量の断面説明図、第５図は別の実施例に係るイメージセ
ンサの外観平面説明図、第６図は従来のイメージセンサ
の等価回路図、第７図は従来のイメージセンサの負荷容
量の断面説明図である。１１・・・・・・・・・受光素子アレイ１２・・・・・
・・・・電荷転送部１３・・・・・・・・・多層配線１４・・・・・・・・・共通信号線１５・・・・・・・・・駆動用ＩＣ１６・・・・・・・・・出力線１７・・・・・・・・・バイアス配線１８・・・・・・・・・ワイヤボンディング２１・・・
・・・・・・基板２２・・・・・・・・・金属電極２３・・・・・・・・・光導電層２４・・・・・・・・・透明電極２５・・・・・・・・・ゲート電極２６・・・・・・・・・ゲート絶縁膜２７・・・・・・・・・半導体活性層２８・・・・・・・・・オーミックコンタク２９・・・
・・・・・・ドレイン［極３０・・・・・・・・・ソース電極３１・・・・・・・・・縦配線３２・・・・・・・・・横配線３３・・・・・・・・・第１の絶縁層３４・・・・・・・・・第２の絶縁層３５・・・・・・・・・コンタクトホール３６・・・・
・・・・・下部電極３７・・・・・・・・・保護膜３８・・・・・・・・・絶縁層ト層第３図第図５第図

Claims

【特許請求の範囲】複数の受光素子を有する受光素子アレイと、前記受光素
子で発生した電荷を特定の数の受光素子のブロック毎に
転送するスイッチング素子と、前記電荷を転送する多層
配線と、前記多層配線に接続し、転送された電荷を蓄積
し、前記受光素子のブロック内の受光素子数に対応する
数の負荷容量と、前記負荷容量に蓄積された電荷を電圧
値として順次出力する駆動用ＩＣと、前記電荷を前記負
荷容量から前記駆動用ＩＣへと導く共通信号線とを有す
るイメージセンサであって、前記負荷容量の構成が一方
の電極が個別電極で他方の電極が共通電極で絶縁層を挟
んで形成されているイメージセンサにおいて、前記負荷容量の前記個別電極を上部電極とし、前記共通
電極を下部電極とし、前記絶縁層を高誘電率の物質で形
成したことを特徴とするイメージセンサ。