JPH04321273A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ等に用い
られるイメ−ジセンサに係り、特に画素選択用スイッチ
素子の薄膜トランジスタ（ＴＦＴ）を光電変換素子の周
囲エッジ部に形成して、光電変換素子・画素選択用スイ
ッチ素子一体型受光部として小型化したイメ−ジセンサ
に関する。

【０００２】

【従来の技術】従来のイメ−ジセンサにおいて、特に密
着型イメ−ジセンサは、原稿等の画像情報を１対１に投
影し、電気信号に変換するものである。この場合、投影
した画像を多数の画素（光電変換素子）に分割し、各光
電変換素子で発生した電荷を画素選択用スイッチ素子で
ある薄膜トランジスタ（ＴＦＴ）を使って特定のブロッ
ク単位で配線間の容量に一時蓄積して、電気信号として
数百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次読
み出すＴＦＴ駆動型イメ−ジセンサがある。

【０００３】ＴＦＴ駆動型イメ−ジセンサは、ＴＦＴの
動作により単一の駆動用ＩＣで読取りが可能となるので
、イメ−ジセンサを駆動する駆動用ＩＣの個数を少なく
するものである。

【０００４】ＴＦＴ駆動型イメ−ジセンサは、例えば、
その等価回路図を図６に示すように、原稿幅と略同じ長
さのライン状の光電変換素子アレイ３２と、各光電変換
素子３１に１：１に対応する複数個の薄膜トランジスタ
Ｔｉ，ｊ　（ｉ＝１〜Ｎ，　ｊ＝１〜ｎ）から成る電荷
転送部４１とマトリックス形状の配線群４３とから構成
されている。

【０００５】前記光電変換素子アレイ３２は、Ｎ個のブ
ロックの光電変換素子群に分割され、一つの光電変換素
子群を形成するｎ個の光電変換素子３１は、フォトダイ
オ−ドＰｉ，ｊ　（ｉ＝１〜Ｎ，　ｊ＝１〜ｎ）により
等価的に表すことができる。各光電変換素子３１は各薄
膜トランジスタＴｉ，ｊ　のドレイン電極２４にそれぞ
れ接続され、そして、薄膜トランジスタＴｉ，ｊ　のソ
−ス電極は、マトリックス状に形成された配線群４３を
介して光電変換素子群毎にｎ本の共通信号線４４にそれ
ぞれ接続され、更に共通信号線４４は駆動用ＩＣ４５に
接続されている。

【０００６】各薄膜トランジスタＴｉ，ｊ　のゲ−ト電
極２１には、ブロック毎に導電するようにゲ−トパルス
発生回路４６が接続され，各光電変換素子３１で発生す
る光電荷は一定時間光電変換素子の寄生容量と薄膜トラ
ンジスタＴｉ，ｊ　のドレイン・ゲ−ト間のオ−バ−ラ
ップ容量に蓄積された後、薄膜トランジスタＴｉ，ｊ　
を電荷転送用のスイッチとして用いてブロック毎に順次
配線群４３の配線容量Ｃｉ　（ｉ＝１〜ｎ）に転送蓄積
される。

【０００７】すなわち、ゲ−トパルス発生回路４６から
のゲ−トパルスφＧ１により、第１のブロックの薄膜ト
ランジスタＴ１，１　〜Ｔ１，ｎ　がオンとなり、第１
のブロックの各光電変換素子３１で発生して蓄積された
電荷が各配線容量Ｃｉ　に転送蓄積される。そして、各
配線容量Ｃｉ　に転送蓄積された電荷により各共通信号
線４４の電位が変化し、この電圧値を駆動用ＩＣ４５内
のアナログスイッチＳＷｉ（　ｉ＝１〜ｎ）を順にオン
にして時系列的に出力線４７に抽出するものである。

【０００８】そして、ゲ−トパルスφＧ２〜φＧｎによ
り第２〜第Ｎのブロックの薄膜トランジスタＴ２，１　
〜Ｔ２，ｎ　からＴＮ，１　〜ＴＮ，ｎ　までがそれぞ
れオンすることによりブロック毎に光電変換素子側の電
荷が転送され、順次読み出すことにより原稿の主走査方
向の１ラインの画像信号を得、ロ−ラ等の原稿送り手段
（図示せず）により原稿を移動させて前記動作を繰り返
し、原稿全体の画像信号を得るものである（特開昭６３
−９３５８号公報参照）。

【０００９】そして、上記従来のイメ−ジセンサにおけ
る光電変換素子と画素選択用スイッチ素子である薄膜ト
ランジスタ（ＴＦＴ）の具体的構成について、図７の光
電変換素子及びＴＦＴの平面説明図と、図７のＣ−Ｃ´
部分の断面説明図である図８を使って説明する。

【００１０】従来の光電変換素子の構成は、図７及び図
８に示すように、ガラスまたはセラミック等の絶縁性の
基板１１上に光電変換素子３１の下部の共通電極となる
クロム（Ｃｒ）等による帯状の金属電極１６と、各光電
変換素子３１毎（ビット毎）に分割形成された水素化ア
モルファスシリコン（ａ−Ｓｉ：Ｈ）から成る光導電層
１７と、同様に分割形成された酸化インジウム・スズ（
ＩＴＯ）から成る上部の透明電極１８とが順次積層する
サンドイッチ型を構成している。

【００１１】尚、ここでは下部の金属電極１６は主走査
方向に帯状に形成され、また光導電層１７が主走査方向
に離散的に分割して形成され、上部の透明電極１８も同
様に離散的に分割して個別電極となるように形成される
ことにより、光導電層１７を金属電極１６と透明電極１
８とで挟んだ部分が光電変換素子アレイ３２を形成して
いる。そして、金属電極１６には、一定の電圧ＶＢ　が
印加されている。

【００１２】また、従来のイメ−ジセンサにおけるＴＦ
Ｔの構成は、図７及び図８に示すように、前記基板１０
上にゲ−ト電極２１としてのクロム（Ｃｒ１）層、ゲ−
ト絶縁層２２としてのシリコン窒化膜（ＳｉＮｘ）、半
導体活性層１２としての水素化アモルファスシリコン（
ａ−Ｓｉ：Ｈ）層、ゲ−ト電極２１に対向するよう設け
られたチャネル保護層１４としてのシリコン窒化膜（Ｓ
ｉＮｘ）、オ−ミックコンタクト層１３としてのｎ＋　
水素化アモルファスシリコン（ｎ＋　ａ−Ｓｉ：Ｈ）層
、ドレイン電極２４とソ−ス電極２３としてのクロム（
Ｃｒ２）層、その上にポリイミド等からなる層間絶縁層
２５、更にその上に配線層２６ａまたはチャネル保護層
１４の上部においてはａ−Ｓｉ：Ｈ層の遮光用としての
アルミニウム層１９′とを順次積層した逆スタガ構造の
トランジスタである。

【００１３】遮光用のアルミニウム層１９′は、チャネ
ル保護層１４を透過してａ−Ｓｉ：Ｈ層に光が入り込ん
で光電変換作用を引き起こすのを防ぐために設けられて
いる。そして、ドレイン電極２４には光電変換素子３１
の透明電極１８からの配線層２６ａが接続されている。 ここでオ−ミックコンタクト層１３はドレイン電極２４
に接触する部分の層１３ａとソ−ス電極２３に接触する
部分の層１３ｂとに分割して形成されている。また、ド
レイン電極２４とソ−ス電極２３としてのクロム（Ｃｒ
２）層はそのオ−ミックコンタクト層１３の１３ａ部分
と１３ｂ部分をそれぞれ覆うように形成されている。上
記クロム（Ｃｒ２）層は、配線層のアルミニウムの蒸着
またはスパッタ法による着膜時のダメ−ジを防ぎ、オ−
ミックコンタクト層１３のｎ＋　ａ−Ｓｉ：Ｈの特性を
保持する役割を果たしている。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来のＴＦＴ駆動型イメ−ジセンサでは、図７に示すよう
に、面積の大きなガラスまたはセラミック等から成る絶
縁性の基板１１上にフォトリソエッチング工程によりパ
タ−ニングして光電変換素子を形成するため、パタ−ン
の合わせ精度等の制約からＴＦＴのゲ−ト長（Ｌ）に１
０〜２０μｍ程度必要であったため、光電変換素子とＴ
ＦＴが分離されて配置される構成となっていた。従って
、イメ−ジセンサにおける光電変換素子アレイ３２とＴ
ＦＴアレイ部分の小型化を図ることができず、センサ全
体としての小型化ができないとの問題点があった。

【００１５】また、ＴＦＴのチャネル部の半導体活性層
１２のおけるキャリアの移動度が小さいため、ＴＦＴの
チャネル部のａ−Ｓｉ：Ｈ層の電気抵抗を小さくして電
荷転送のスピ−ドを上げる必要からゲ−ト幅（Ｗ）をゲ
−ト長（Ｌ）の５〜２０倍程度としなければならず、そ
の為、特に光電変換素子アレイ３２を複数列並べるよう
なカラ−イメ−ジセンサにおいては、光電変換素子アレ
イ３２間の高密度化が図れず、画像メモリの容量が大き
くなってしまうとの問題点があり、更にイメ−ジセンサ
全体の小型化が阻まれるという問題点があった。

【００１６】本発明は上記実情に鑑みて為されたもので
、光電変換素子の個別電極となる金属電極とＴＦＴのド
レイン電極とを共通の電極とし、更にＴＦＴのゲ−ト電
極とソ−ス電極とを光電変換素子の周囲に形成すること
により、光電変換素子・画素選択用スイッチ素子一体型
の小型化したイメ−ジセンサを提供することを目的とす
る。

【００１７】

【問題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、金属電極、光導電
層、透明電極とを積層した光電変換素子と、ゲ−ト電極
、ドレイン電極、ソ−ス電極とを具備する画素選択用ス
イッチ素子とを有するイメ−ジセンサにおいて、前記金
属電極と前記ドレイン電極とを共通の電極とし、前記共
通の電極を囲むような形状で前記ゲ−ト電極を形成し、
前記ゲ−ト電極を囲むような形状で前記ソ−ス電極を形
成して光電変換素子・画素選択用スイッチ素子一体型受
光部としたことを特徴としている。

【００１８】上記従来例の問題点を解決するための請求
項２記載の発明は、金属電極、光導電層、透明電極とを
積層した光電変換素子と、ゲ−ト電極、ドレイン電極、
ソ−ス電極とを具備する画素選択用スイッチ素子とを有
するイメ−ジセンサにおいて、前記金属電極と前記ドレ
イン電極とを共通の電極とし、前記共通の電極の外側に
前記ゲ−ト電極を形成し、前記ゲ−ト電極を囲むような
形状で前記ソ−ス電極を形成した画素選択用スイッチ素
子と、前記共通の電極の外側にゲ−ト電極を形成し、該
ゲ−ト電極を囲むような形状でソ−ス電極を形成し、該
ソ−ス電極を一定電位に接続するリセット用スイッチ素
子とを設けたことを特徴としている。

【００１９】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項１又は請求項２記載のイメ−
ジセンサにおいて、光電変換素子とスイッチ素子を一体
的に形成した受光部を主走査方向にアレイ状に形成した
受光部アレイを複数個副走査方向に並設したことを特徴
としている。

【００２０】

【作用】請求項１記載の発明によれば、画素選択用スイ
ッチ素子のゲ−ト電極が共通の電極を囲むように形成さ
れ、画素選択用スイッチ素子のソ−ス電極がゲ−ト電極
を囲むように形成された光電変換素子・画素選択用スイ
ッチ素子一体型受光部を有するイメ−ジセンサとしてい
るので、電荷転送速度を下げずに光電変換素子と画素選
択用スイッチ素子とを一体的に形成してイメ−ジセンサ
を小型化できる。

【００２１】請求項２記載の発明によれば、画素選択用
スイッチ素子のドレイン電極と光電変換素子の金属電極
とを共通の電極とし、この共通の電極の周囲に２本のゲ
−ト電極を形成し、それぞれのゲ−ト電極を囲むように
ソ−ス電極を形成して２つのスイッチ素子とし、一方を
転送用スイッチ素子、他方をリセット用スイッチ素子と
した光電変換素子・転送用スイッチ素子・リセット用ス
イッチ素子一体型受光部を有するイメ−ジセンサとして
いるので、電荷転送完了後の残留電荷による残像を抑え
ることができ、更に光電変換素子と画素選択用スイッチ
素子とを一体的に形成してイメ−ジセンサを小型化でき
る。

【００２２】請求項３記載の発明によれば、請求項１又
は請求項２記載のイメ−ジセンサにおいて、複数の光電
変換素子とスイッチ素子とを一体的に形成した受光部を
主走査方向にアレイ状に形成した受光部アレイを隣接し
て副走査方向に並設した受光部アレイ列を有するイメ−
ジセンサとしているので、カラ−イメ−ジセンサにおい
ては受光部を副走査方向に高密度化することでメモリを
節約し、原稿読取りの際の色ずれを抑えることができる
。

【００２３】

【実施例】本発明の一実施例を図面を参照しながら説明
する。本発明の一実施例に係るイメ−ジセンサは、図６
の従来のイメ−ジセンサの等価回路図で説明した回路と
同様の構成となっている。

【００２４】本実施例のイメ−ジセンサは、ガラス等の
絶縁性の基板上に並設されたｎ個のサンドイッチ型の光
電変換素子アレイ３２を１ブロックとし、このブロック
をＮ個有してなる光電変換素子アレイ３２（Ｐ１，１　
〜ＰＮ，ｎ）と、各光電変換素子３１にそれぞれ接続さ
れた画素選択用スイッチ素子である薄膜トランジスタ（
ＴＦＴ）Ｔ１，１　〜ＴＮ，ｎ　の電荷転送部４１と、
マトリツクス形状の配線群４３と、電荷転送部４１から
配線群４３を介してブロック内の光電変換素子毎に対応
するｎ本の共通信号線４４と、共通信号線４４が接続す
る駆動用ＩＣ４５内のアナログスイッチＳＷｉ（　ｉ＝
１〜ｎ）　とから構成されている。

【００２５】図１は、本発明の一実施例に係る光電変換
素子・画素選択用スイッチ素子一体型受光部（光電変換
素子・ＴＦＴ一体型受光部）の光電変換素子部分とＴＦ
Ｔ部分の平面説明図で、図２は図１のＡ−Ａ′部分の断
面説明図である。

【００２６】本実施例のイメ−ジセンサにおける光電変
換素子・ＴＦＴ一体型受光部のうちＴＦＴ部の構成は、
図２に示すように、クロム等からなるＴＦＴのゲ−ト電
極２１がガラス等の絶縁性の基板１１上にゲ−ト長（Ｌ
）を１０μｍとした場合にゲ−ト幅（Ｗ）が１８０μｍ
程度の大きさで、光電変換素子の金属電極１６が形成さ
れる位置において、金属電極１６の端部下方に一部が入
り込むように光電変換素子を囲むようコの字型の形状で
形成され、そしてゲ−ト電極２１を覆うように窒化シリ
コン等からなるゲ−ト絶縁層２２、ゲ−ト絶縁層２２上
に水素化アモルファスシリコンから成る半導体活性層１
２、ゲ−ト電極２１に対向するようにゲ−ト電極２１と
同一形状で窒化シリコン（ＳｉＮｘ　）等からなるチャ
ネル保護膜１４、ｎ＋　型のアモルファスシリコン等か
らなるオ−ミックコンタクト層１３、その上にクロムか
らなるソ−ス電極２３と光電変換素子の金属電極１６で
もあるドレイン電極２４とから構成されている。

【００２７】そして光電変換素子・ＴＦＴ一体型受光部
における光電変換素子部の構成は、ＴＦＴのドレイン電
極２４と共通の電極となっている金属電極１６の上部を
ｐ型のａ−Ｓｉ：Ｈ層，イントリシックのａ−Ｓｉ：Ｈ
層，ｎ型のａ−Ｓｉ：Ｈ層からなる光導電層１７が積層
され、光導電層１７上部を光電変換素子における共通バ
イアス電極として、酸化インジウム錫（ＩＴＯ）から成
る透明電極１８が形成されている。

【００２８】そして、ポリイミド等から成る層間絶縁層
２５が光電変換素子・ＴＦＴ一体型受光部を所定の形状
で覆い、最後にアルミニウム（Ａｌ）から成る遮光用メ
タル層１９が光電変換素子・ＴＦＴ一体型受光部の受光
エリアを規定している。

【００２９】次に、実施例のイメ−ジセンサの製造方法
について説明する。予め検査され、そしてアンモニアと
過酸水素水の混合液を用いて洗浄されたガラス等の基板
上に、ゲ−ト電極２１となる第１のクロム（Ｃｒ１）膜
をＤＣスパッタ法により５００〜１０００オングストロ
−ム程度の厚さで着膜する。次に、このＣｒ１をフォト
リソ工程と硝酸セリウムアンモニウム、過塩素酸、水の
混合液を用いたエッチング工程によりコの字型にパタ−
ニングする。

【００３０】そして、ＢＨＦ処理及びアルカリ洗浄を行
い、ゲ−ト電極２１のパタ−ン上にＴＦＴ部のゲ−ト絶
縁層２２、半導体活性層１２、更にチャネル保護１４を
形成するために、窒化シリコン（ａ−ＳｉＮｘ１）膜を
２０００〜４０００オングストロ−ム程度の厚さで、水
素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を３００〜
１０００オングストロ−ム程度の厚さで、窒化シリコン
（ＳｉＮｘ　）を４０００オングストロ−ム程度の厚さ
で、順に真空を破らずにプラズマＣＶＤ（Ｐ−ＣＶＤ）
により着膜する。フォトレジストをＳｉＮｘに塗布し，
Ｃｒ１　をマスクにして基板背面側から露光する。次い
で，フォトレジスト上のマスクによってレジストを露光
する。２回の露光によって露光されなかった部分を残し
，ＢＨＦによりウエットエッチング処理を行う。

【００３１】その上にオ−ミックコンタクト層１３とし
てｎ＋　型のａ−Ｓｉ：Ｈ層をＰ−ＣＶＤにより１％の
ＰＨ３　を含んだＳｉＨ４　ガスを用いて１０００〜２
０００オングストロ−ム程度の厚さで着膜する。

【００３２】次に、ＴＦＴのドレイン電極２４と光電変
換素子の金属電極１６の共通の電極となり、またＴＦＴ
のソ−ス電極２３となるクロムをＤＣマグネトロンスパ
ッタにより室温で１０００〜２０００オングストロ−ム
程度の厚さに着膜し、光電変換素子３１における光導電
層１７をＰ−ＣＶＤによりＳｉＨ４とＢ２　Ｈ６　の混
合ガスを用いてｐ型のａ−Ｓｉ：Ｈ　を２００〜５００
オングストロ−ム程度の厚さで着膜し，ＳｉＨ４　ガス
を用いてイントリンシックのａ−Ｓｉ：Ｈを１０００〜
１５００オングストロ−ム程度着膜し，更に，ＳｉＨ４
　とＰＨ３　の混合ガスを用いてｎ型のａ−Ｓｉ：Ｈを
２００〜５００オングストロ−ム程度の厚さで連続的に
着膜し，光電変換素子３１の透明電極１８となるＩＴＯ
をＤＣマグネトロンスパッタにより５００〜１０００オ
ングストロ−ム程度の厚さで着膜する。この時、それぞ
れの着膜の前にアルカリ洗浄を行う。

【００３３】この後、光電変換素子３１の透明電極１８
を形成するために、ＩＴＯをフォトリソ工程と塩化第２
鉄と塩酸の混合液を用いたエッチング工程でパタ−ニン
グする。次に同一のレジストパタ−ンにより光導電層１
７のａ−Ｓｉ：ＨをＣＦ４　とＯ２　の混合ガスを用い
たドライエッチングによりパタ−ニングする。

【００３４】次に、ＴＦＴのドレイン電極２４でもあり
、光電変換素子３１の個別電極１５となるクロム層、ソ
−ス電極２３となるクロム層（Ｃｒ２）をフォトリソ法
により露光現像を行いレジストパタ−ンを形成し、硝酸
セリウムアンモニウム、過塩素酸、水の混合液を用いた
エッチング工程でパタ−ニングし、次いで，同一レジス
トパタ−ンを用いてオ−ミックコンタクト層１３となる
ｎ＋型のａ−Ｓｉ：Ｈ層及び半導体活性層１２となるａ
−Ｓｉ：Ｈ層をエッチングし，レジスト剥離を行い，更
にゲ−ト絶縁層２２を，ＣＦ４　とＯ２　の混合ガスを
用いて，ドライエッチングする。

【００３５】そして、イメ−ジセンサを覆うようにポリ
イミドを１〜１．５μｍ程度の厚さで塗布し、フォトリ
ソエッチング工程で層間絶縁層２５を形成する。次に、
アルミニウム（Ａｌ）をＤＣマグネトロンスパッタによ
りイメ−ジセンサ全体を覆うように１〜２μｍ程度の厚
さに着膜し、所定のパタ−ンを得るためにフッ素、硝酸
、リン酸、水の混合液を用いたフォトリソエッチング工
程でパタ−ニングする。

【００３６】最後に、パシベ−ション層となるポリイミ
ドを２〜４μｍ程度の厚さで塗布し、プリベ−クを行っ
た後にフォトリソエッチング工程でパタ−ニングを行い
、更にベ−キングしてパシベ−ション層を形成する。 その後、駆動用ＩＣ４５等を実装し、ワイヤボンディン
グ、組み立てが為され、本実施例のイメ−ジセンサが完
成する。

【００３７】本実施例のイメ−ジセンサの動作は、従来
のイメ−ジセンサとほぼ同様の動作となっているので、
図６の等価回路図を用いて簡単に説明する。光電変換素
子・ＴＦＴ一体型受光部３１の透明電極１８には逆バイ
アス電圧がかかっており、入射光に応じて発生した電荷
が構造上キャパシタとなっている光電変換素子・ＴＦＴ
一体型受光部３１に蓄積される。ＴＦＴはその間ＯＦＦ
状態であるが、全画素を複数画素のブロック単位にに分
割して読み出すため、各ブロック毎にゲ−ト信号にパル
スが印加され、ＴＦＴはＯＮとなり、電荷は共通信号線
４４側の配線容量Ｃｉ　（ｉ＝１〜ｎ）へ転送される。 再びＴＦＴはＯＦＦとなり、共通信号線４４の電位がア
ナログスイッチＳＷｉ　（ｉ＝１〜ｎ）を順にオンにし
て時系列的に出力線４７に抽出するものである。

【００３８】本実施例のイメ−ジセンサにおける光電変
換素子・ＴＦＴ一体型受光部３１の特徴は、図１と図２
に示すように、ＴＦＴのゲ−ト電極２１及びソ−ス電極
２３がコの字型に光電変換素子部の受光部を囲むように
形成されて、ＴＦＴが光電変換素子と一体的に形成され
ている点と、ＴＦＴのドレイン電極２４が同時に光電変
換素子における個別電極１５としても機能するように光
電変換素子中に形成されている点とである。

【００３９】先ずＴＦＴのゲ−ト電極２１がコの字型に
形成されていることでゲ−ト幅（Ｗ）をかせぐことがで
きるので、電荷移動度を下げることなくＴＦＴを光電変
換素子に一体化して小型化することができる。例として
、３００ｄｐｉのイメ−ジセンサでは画素ピッチは８４
．７μｍであり、転送ＴＦＴはゲ−ト長（Ｌ）が１０μ
ｍとすると、ゲ−ト幅（Ｗ）は１８０μｍ程度必要であ
り、クロック周波数４ＭＨｚで電荷転送が完了するもの
である。この場合、図１における受光部の大きさは４０
μｍ×８０μｍであり、ゲ−ト電極２１が金属電極１６
の３辺をコの字型に囲むものとすれば、ゲ−ト幅（Ｗ）
は２００μｍとれる。従って、本実施例においてはゲ−
ト幅（Ｗ）を長くしていることで電荷の不完全転送によ
る残像が発生せず、且つ副走査方向に小型化したイメ−
ジセンサとすることができる。

【００４０】本実施例の応用例として図３に示すように
、本実施例における光電変換素子・ＴＦＴ一体型受光部
３１（フィルタでＲＧＢの読取り可能）で３色の受光部
を副走査方向に並べてカラ−イメ−ジセンサとしたもの
が考えられる。その動作を図４の等価回路図を用いて説
明する。

【００４１】図４に示すように、このカラ−イメ−ジセ
ンサは、ガラス等の絶縁性の基板上に並設されたｎ個の
光電変換素子・ＴＦＴ一体型受光部３１を１ブロックと
し、このブロックをＮ個有してなる光電変換素子・ＴＦ
Ｔ一体型受光部アレイ３２を副走査方向に３本配置して
光電変換素子・ＴＦＴ一体型受光部アレイ３２列を形成
し、画像情報を色分離するカラ−フィルタ−（図示せず
）が各光電変換素子・ＴＦＴ一体型受光部における透明
電極１８上に配置されており、カラ−フィルタ−は、各
光電変換素子・ＴＦＴ一体型受光部アレイ３２で異なる
色（例えば、光電変換素子・ＴＦＴ一体型受光部アレイ
３２ａ上には赤、光電変換素子・ＴＦＴ一体型受光部ア
レイ３２ｂ上に緑、光電変換素子・ＴＦＴ一体型受光部
アレイ３２ｃ上には青）が配置されている。

【００４２】そして、各光電変換素子・ＴＦＴ一体型受
光部３１の電荷転送部４１と、マトリックス状の多層配
線の配線群３７と、電荷転送部４１から配線群３７を介
して設けられたブロック内の光電変換素子・ＴＦＴ一体
型受光部群毎に対応するｎ本の共通信号線４４と、共通
信号線４４が接続する駆動用ＩＣ４５内のアナログスイ
ッチＳＷｉ　（ｉ＝１〜ｎ）と、共通信号線４４に設け
られた配線容量Ｃｉ　（ｉ＝１〜ｎ）とから構成されて
いる。

【００４３】更に、駆動用ＩＣ４５からの出力線４７は
ＲＧＢ選択回路５１に接続しており、ＲＧＢ選択回路５
１はＲＧＢそれぞれの遅延バッファ−５２Ｒ　、５２Ｇ
　、５２Ｂ　のメモリに、遅延バッファ−５２Ｒ　、５
２Ｇ　、５２Ｂ　は色補正回路５３に接続され、色補正
回路５３からは各色毎の出力結果が出力される構成にな
っている。

【００４４】上記実施例における各色画素は図３に示す
ように図１及図２おける副走査方向に小型化されたイメ
−ジセンサを使用している。各色画素の金属電極は各光
電変換素子・ＴＦＴ一体型受光部３１におけるコの字型
のゲ−ト電極２１となっており、それぞれゲ−ト単位に
接続され、ブロック毎に三つのゲ−ト端子ＧＲ１〜ＧＮ
，ＧＧ１〜ＧＧＮ，　ＧＢ１〜ＧＢＮが設けられている
。従って、本実施例では、各色画素を副走査方向に隣接
させて高密度化した光電変換素子・ＴＦＴ一体型受光部
アレイ３２列としていることで、画像読取りの際の色ず
れを低減させ、且つ各色画素を副走査方向に高密度化す
ることができるので駆動回路のメモリの縮小を実現する
ことができる。

【００４５】また別の実施例として図５に示すように、
図１におけるＴＦＴのコの字型のゲ−ト電極２１を二つ
の部分に分けて、一方を転送用ゲ−ト電極２１ａ、他方
をリセット用ゲ−ト電極２１ｂとして各々個別に形成し
、同様にして前記ＴＦＴのコの字型のソ−ス電極につい
ても一方を転送用ソ−ス電極２３ａ、他方をリセット用
ソ−ス電極２３ｂとして各々個別に形成すれば、リセッ
ト用ＴＦＴと電荷転送用ＴＦＴ３３が設けられ、当該リ
セット用ＴＦＴにより光導電層１７で発生した電荷の電
荷未達による残像を一層低減させ且つ小型化されたイメ
−ジセンサが得られる。図５では受光部３８の上辺及び
右辺部が転送用ＴＦＴ３３となっており、下辺及び左辺
部がリセット用ＴＦＴとなっている。

【００４６】尚、本実施例では、リセット用ＴＦＴ３４
は転送用ＴＦＴ３３がＯＦＦとなった数クロック後のタ
イミングでＯＮとなり、転送用ＴＦＴ３３と同等または
それ以上のＯＮ状態を維持して、リセットを行う。又、
リセット用ＴＦＴ３４のソ−ス電極２３はグランドまた
はバイアス電位等で一定電位の配線に接続される。

【００４７】更に、本実施例の光電変換素子の３色の受
光部３８を副走査方向に並べたカラ−イメ−ジセンサと
すれば、色ずれの低減、駆動回路のメモリの縮小に一層
効果があるカラ−イメ−ジセンサが得られる。

【００４８】更にまた、図２、３、５において遮光用メ
タル層１９をメタル層の代わりに、黒色ポリミド等の遮
光性を有する絶縁性の材料としてもよく、この場合には
接続を考える必要がないので、レイアウト設計が容易と
なる効果がある。

【００４９】

【発明の効果】請求項１記載の発明によれば、画素選択
用スイッチ素子のゲ−ト電極が絶縁性の基板上に光電変
換素子を囲むように形成され、又画素選択用スイッチ素
子のソ−ス電極がゲ−ト電極の端部を覆い且つ光電変換
素子の金属電極を囲むように形成され、更に、画素選択
用スイッチ素子のドレイン電極と光電変換素子の金属電
極とを共通の電極とする光電変換素子・画素選択用スイ
ッチ素子一体型受光部を有するイメ−ジセンサとしてい
るので、電荷転送速度を下げずに光電変換素子と画素選
択用スイッチ素子とを一体的に形成して小型化されたイ
メ−ジセンサを得ることができる効果がある。

【００５０】請求項２記載の発明によれば、光電変換素
子の金属電極の周囲に２本のゲ−ト電極と、それぞれの
ゲ−ト電極の端部を覆うようにそれぞれのソ−ス電極と
を形成し、一方を転送用スイッチ素子とし、他方をリセ
ット用スイッチ素子とした光電変換素子・転送用スイッ
チ素子・リセット用スイッチ素子一体型受光部を有する
イメ−ジセンサとしているので、電荷未達による残像を
抑えることができ、更に光電変換素子とＴＦＴとを一体
的に形成される小型化されたイメ−ジセンサを得ること
ができる効果がある。

【００５１】請求項３記載の発明によれば、請求項１又
は請求項２記載のイメ−ジセンサにおいて、複数の光電
変換素子とスイッチ素子を一体的に形成した受光部のア
レイを互いに隣接して並設した受光部アレイ列を有する
イメ−ジセンサとしているので、受光部を副走査方向に
高密度化することでメモリを節約し、カラ−イメ−ジセ
ンサにおいては原稿読取り時での色ずれを抑えることが
できる効果がある。

【図面の簡単な説明】

【図１】　　本発明の一実施例に係る小型化されたイメ
−ジセンサの平面説明図である。

【図２】　　図１におけるＡ−Ａ′部分の断面説明図で
ある。

【図３】　　本発明の別の実施例に係る小型化されたイ
メ−ジセンサの平面説明図である。

【図４】　　別の実施例に係る小型化されたイメ−ジセ
ンサの等価回路図である。

【図５】　　別の実施例に係る小型化されたイメ−ジセ
ンサの平面説明図である。

【図６】　　従来のイメ−ジセンサの等価回路図である
。

【図７】　　従来のメ−ジセンサの平面説明図である。

【図８】　　図７におけるＢ−Ｂ′部分の断面説明図で
ある。

【符号の説明】

１１…絶縁性の基板，　　１２…半導体活性層，　　１
３…オ−ミックコンタクト層，　　１４…チャネル保護
層，　　１５…個別電極，　　１６…金属電極，　　１
７…光導電層，　　１８…透明電極，　　１９…遮光用
メタル層，　　１９′…アルミニウム層，　　２１…ゲ
−ト電極，　　２２…ゲ−ト絶縁層，　　２３…ソ−ス
電極，２４…ドレイン電極，　　２５…層間絶縁層，　
　２６…配線層，　　３１…光電変換素子，３２…光電
変換素子アレイ，　　３３…転送用ＴＦＴ，　　３４…
リッセット用ＴＦＴ，　　３５…転送用ＴＦＴゲ−ト線
，　　３６…リセット用ＴＦＴゲ−ト線，　　３７…バ
イアス線，　　３８…受光部，　　４１…電荷転送部，
　　４３…配線群，　　４４…共通信号線，　　４５…
駆動用ＩＣ，　　４６…ゲ−トパルス発生回路，　　４
７…出力線，　　５１…ＲＧＢ選択回路，　　５２…遅
延バッファ−，　　５３…色補正回路，　　Ｔ…薄膜ト
ランジスタ，　　Ｐ…フォトダイオ−ド，　　Ｃ…配線
容量，　　φＧ…ゲ−トパルス，　　ＳＷ…アナログス
イッチ，　　Ｌ…ゲ−ト長，Ｗ…ゲ−ト幅

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　金属電極、光導電層、透明電極とを積
   層した光電変換素子と、ゲ−ト電極、ドレイン電極、ソ
   −ス電極とを具備する画素選択用スイッチ素子とを有す
   るイメ−ジセンサにおいて、前記金属電極と前記ドレイ
   ン電極とを共通の電極とし、前記共通の電極を囲むよう
   な形状で前記ゲ−ト電極を形成し、前記ゲ−ト電極を囲
   むような形状で前記ソ−ス電極を形成して光電変換素子
   ・画素選択用スイッチ素子一体型受光部としたことを特
   徴とするイメ−ジセンサ。
2. 【請求項２】　　金属電極、光導電層、透明電極とを積
   層した光電変換素子と、ゲ−ト電極、ドレイン電極、ソ
   −ス電極とを具備する画素選択用スイッチ素子とを有す
   るイメ−ジセンサにおいて、前記金属電極と前記ドレイ
   ン電極とを共通の電極とし、前記共通の電極の外側に前
   記ゲ−ト電極を形成し、前記ゲ−ト電極を囲むような形
   状で前記ソ−ス電極を形成した画素選択用スイッチ素子
   と、前記共通の電極の外側にゲ−ト電極を形成し、該ゲ
   −ト電極を囲むような形状でソ−ス電極を形成し、該ソ
   −ス電極を一定電位に接続するリセット用スイッチ素子
   とを設けたことを特徴とするイメ−ジセンサ。
3. 【請求項３】　　請求項１又は請求項２記載のイメ−ジ
   センサにおいて、光電変換素子とスイッチ素子を一体的
   に形成した受光部を主走査方向にアレイ状に形成した受
   光部アレイを複数個副走査方向に並設したことを特徴と
   するイメ−ジセンサ。