JPH04321272A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH04321272A JPH04321272A JP3119574A JP11957491A JPH04321272A JP H04321272 A JPH04321272 A JP H04321272A JP 3119574 A JP3119574 A JP 3119574A JP 11957491 A JP11957491 A JP 11957491A JP H04321272 A JPH04321272 A JP H04321272A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light
- gate electrode
- gate
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000010408 film Substances 0.000 abstract description 19
- 230000008878 coupling Effects 0.000 abstract description 13
- 238000010168 coupling process Methods 0.000 abstract description 13
- 238000005859 coupling reaction Methods 0.000 abstract description 13
- 239000010409 thin film Substances 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 7
- 230000003449 preventive effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000011651 chromium Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000002265 prevention Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 101150070760 cgs1 gene Proteins 0.000 description 1
- 101150008586 cgs2 gene Proteins 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリやスキャ
ナ等に用いられるイメージセンサに係り、特に各受光素
子に接続されたスイッチング素子を制御する制御電圧が
出力信号へ干渉するのを除去することができるイメージ
センサに関する。
ナ等に用いられるイメージセンサに係り、特に各受光素
子に接続されたスイッチング素子を制御する制御電圧が
出力信号へ干渉するのを除去することができるイメージ
センサに関する。
【０００２】
【従来の技術】従来、ファクシミリ等には、例えば原稿
等の画像情報を１対１に投影して電気信号に変換する密
着型イメージセンサが使用されている。そして、投影し
た画像を多数の画素（受光素子）に分割し、各受光素子
で発生した電荷を薄膜トランジスタ（ＴＦＴ）から成る
スイッチング素子を使って特定のブロック単位で配線容
量に一時蓄積して、駆動用ＩＣにより電気信号として数
百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次読み
出すＴＦＴ駆動型イメージセンサが提案されている。
等の画像情報を１対１に投影して電気信号に変換する密
着型イメージセンサが使用されている。そして、投影し
た画像を多数の画素（受光素子）に分割し、各受光素子
で発生した電荷を薄膜トランジスタ（ＴＦＴ）から成る
スイッチング素子を使って特定のブロック単位で配線容
量に一時蓄積して、駆動用ＩＣにより電気信号として数
百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次読み
出すＴＦＴ駆動型イメージセンサが提案されている。
【０００３】このＴＦＴ駆動型イメージセンサは、ＴＦ
Ｔのスイッチング素子の動作により単一の駆動用ＩＣで
読み取りが可能となるので、イメージセンサを駆動する
駆動用ＩＣの個数を少なくするものである。
Ｔのスイッチング素子の動作により単一の駆動用ＩＣで
読み取りが可能となるので、イメージセンサを駆動する
駆動用ＩＣの個数を少なくするものである。
【０００４】ＴＦＴ駆動型イメージセンサは、例えば、
その等価回路図を図３に示すように、複数の受光素子Ｐ
ｋ，ｎ を一列にライン状に配置して原稿幅とほぼ同じ
長さとした受光素子アレイ１１と、前記各受光素子Ｐｋ
，ｎ に１：１に対応する複数個のスイッチング素子Ｔ
ｋ，ｎ から成る電荷転送部１２と、マトリックス状の
多層配線１３とから構成されている。
その等価回路図を図３に示すように、複数の受光素子Ｐ
ｋ，ｎ を一列にライン状に配置して原稿幅とほぼ同じ
長さとした受光素子アレイ１１と、前記各受光素子Ｐｋ
，ｎ に１：１に対応する複数個のスイッチング素子Ｔ
ｋ，ｎ から成る電荷転送部１２と、マトリックス状の
多層配線１３とから構成されている。
【０００５】前記受光素子アレイ１１は、Ｋ個のブロッ
クの受光素子群に分割され、一つの受光素子群を形成す
るｎ個の受光素子Ｐｋ，ｎ は、フォトダイオードＰＤ
と寄生容量Ｃｐ により等価的に表すことができる。各
受光素子Ｐｋ，ｎ は各スイッチング素子Ｔｋ，ｎ の
ドレイン電極にそれぞれ接続され、そして、スイッチン
グ素子Ｔｋ，ｎのソース電極は、マトリックス状に接続
された多層配線１３を介して受光素子群毎にｎ本の共通
信号線１４にそれぞれ接続され、更に共通信号線１４は
駆動用ＩＣ１５に接続されている。更に、各スイッチン
グ素子Ｔｋ，ｎ のゲ−ト電極には、ブロック毎に導通
するようにＴＦＴ制御回路１６が接続されている。
クの受光素子群に分割され、一つの受光素子群を形成す
るｎ個の受光素子Ｐｋ，ｎ は、フォトダイオードＰＤ
と寄生容量Ｃｐ により等価的に表すことができる。各
受光素子Ｐｋ，ｎ は各スイッチング素子Ｔｋ，ｎ の
ドレイン電極にそれぞれ接続され、そして、スイッチン
グ素子Ｔｋ，ｎのソース電極は、マトリックス状に接続
された多層配線１３を介して受光素子群毎にｎ本の共通
信号線１４にそれぞれ接続され、更に共通信号線１４は
駆動用ＩＣ１５に接続されている。更に、各スイッチン
グ素子Ｔｋ，ｎ のゲ−ト電極には、ブロック毎に導通
するようにＴＦＴ制御回路１６が接続されている。
【０００６】以下に、イメージセンサの動作について図
３及び図４の従来の１ビットの等価回路図を使って説明
する。各受光素子Ｐｋ，ｎ で発生する光電荷は一定時
間受光素子Ｐｋ，ｎ の寄生容量Ｃｐ とスイッチング
素子Ｔｋ，ｎ のドレイン・ゲ−ト間のオーバーラップ
容量ＣＧＤに蓄積された後、スイッチング素子Ｔｋ，ｎ
を電荷転送用のスイッチとして用いてブロック毎に順
次多層配線１３の配線容量ＣＬ とスイッチング素子Ｔ
ｋ，ｎ のソース・ゲ−ト間のオーバーラップ容量ＣＣ
Ｓとに再配分される。
３及び図４の従来の１ビットの等価回路図を使って説明
する。各受光素子Ｐｋ，ｎ で発生する光電荷は一定時
間受光素子Ｐｋ，ｎ の寄生容量Ｃｐ とスイッチング
素子Ｔｋ，ｎ のドレイン・ゲ−ト間のオーバーラップ
容量ＣＧＤに蓄積された後、スイッチング素子Ｔｋ，ｎ
を電荷転送用のスイッチとして用いてブロック毎に順
次多層配線１３の配線容量ＣＬ とスイッチング素子Ｔ
ｋ，ｎ のソース・ゲ−ト間のオーバーラップ容量ＣＣ
Ｓとに再配分される。
【０００７】すなわち、ＴＦＴ制御回路１６から制御線
Ｇ１を経由して伝達されたゲートパルスφＧ１が、第１
のブロックのスイッチング素子Ｔ１，１ 〜Ｔ１，ｎ
をオンにし、第１のブロックの各受光素子Ｐｋ，ｎ で
発生した電荷が各配線容量ＣＬ （Ｌ＝１〜ｎ）に転送
蓄積される。
Ｇ１を経由して伝達されたゲートパルスφＧ１が、第１
のブロックのスイッチング素子Ｔ１，１ 〜Ｔ１，ｎ
をオンにし、第１のブロックの各受光素子Ｐｋ，ｎ で
発生した電荷が各配線容量ＣＬ （Ｌ＝１〜ｎ）に転送
蓄積される。
【０００８】そして、各配線容量ＣＬ に蓄積された電
荷により各共通信号線１４の電位が変化し、この電圧値
を駆動用ＩＣ１５内のアナログスイッチＳＷｉ （ｉ＝
１〜ｎ）を順次オンにして時系列的に出力線（ＣＯＭ）
１７に抽出するするものである。
荷により各共通信号線１４の電位が変化し、この電圧値
を駆動用ＩＣ１５内のアナログスイッチＳＷｉ （ｉ＝
１〜ｎ）を順次オンにして時系列的に出力線（ＣＯＭ）
１７に抽出するするものである。
【０００９】そして、ゲートパルスφＧ２〜φＧＫによ
り第２〜第Ｋのブロックのスイッチング素子Ｔ２，１
〜Ｔ２，ｎ からＴｋ，１ 〜Ｔｋ，ｎ までがそれぞ
れオンすることによりブロック毎に受光素子側の電荷が
転送される。すなわち、スイッチング素子Ｔｋ，ｎ は
制御線Ｇ１ 〜Ｇｋ によりオン・オフ制御されるが、
各ブロック毎にｎ個のスイッチング素子が同時に制御さ
れることにより、ｎ個の受光素子を並列に駆動用ＩＣ１
５に導くことができる。
り第２〜第Ｋのブロックのスイッチング素子Ｔ２，１
〜Ｔ２，ｎ からＴｋ，１ 〜Ｔｋ，ｎ までがそれぞ
れオンすることによりブロック毎に受光素子側の電荷が
転送される。すなわち、スイッチング素子Ｔｋ，ｎ は
制御線Ｇ１ 〜Ｇｋ によりオン・オフ制御されるが、
各ブロック毎にｎ個のスイッチング素子が同時に制御さ
れることにより、ｎ個の受光素子を並列に駆動用ＩＣ１
５に導くことができる。
【００１０】そして、転送された電荷によって変化した
共通信号線１４の電位をブロック毎に順次読み出すこと
により、原稿の主走査方向の１ラインの画像信号を得、
ローラ等の原稿送り手段（図示せず）により原稿を移動
させ、前記動作を繰り返して原稿全体の画像信号を得る
ものである（特開昭６３−９３５８号公報参照）。尚、
スイッチングＲＳは、各配線容量ＣＬ の残留電荷を除
去してリセットを行うためのものである。
共通信号線１４の電位をブロック毎に順次読み出すこと
により、原稿の主走査方向の１ラインの画像信号を得、
ローラ等の原稿送り手段（図示せず）により原稿を移動
させ、前記動作を繰り返して原稿全体の画像信号を得る
ものである（特開昭６３−９３５８号公報参照）。尚、
スイッチングＲＳは、各配線容量ＣＬ の残留電荷を除
去してリセットを行うためのものである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来のイメージセンサでは、スイッチング素子のオン・オ
フ制御は、ＴＦＴ制御回路１６から各制御線ＧＫ に印
加する電圧ＶＧ を高低の２段階に切り替えて行うもの
で、図４に示すように、印加電圧ＶＧ の変化はスイッ
チング素子Ｔと出力線１７へ接続する信号線側との結合
容量ＣＧＳの値により配線容量ＣＬ に影響を与えるこ
とになる。 すなわち、電圧ＶＧ のオン・オフ時の電位差をΔＶＧ
とすると、配線容量ＣＬ が受ける電位変化は（ＣＧ
Ｓ×ΔＶＧ ）／（ＣＬ ×ＣＧＳ）となり、配線容量
ＣＬ の値が十分大きい場合は無視できるが、配線容量
ＣＬ の値が小さくなると配線容量ＣＬ の電位変化が
大きくなって、つまり、図４における信号線側の電位Ｖ
Ｌ が上昇し、結果的には信号線に生じるオフセット電
位を増大させることとなり、駆動用ＩＣ１５での信号の
読み取りが複雑となり、また出力された信号の処理につ
いても複雑となるという問題点があった。
来のイメージセンサでは、スイッチング素子のオン・オ
フ制御は、ＴＦＴ制御回路１６から各制御線ＧＫ に印
加する電圧ＶＧ を高低の２段階に切り替えて行うもの
で、図４に示すように、印加電圧ＶＧ の変化はスイッ
チング素子Ｔと出力線１７へ接続する信号線側との結合
容量ＣＧＳの値により配線容量ＣＬ に影響を与えるこ
とになる。 すなわち、電圧ＶＧ のオン・オフ時の電位差をΔＶＧ
とすると、配線容量ＣＬ が受ける電位変化は（ＣＧ
Ｓ×ΔＶＧ ）／（ＣＬ ×ＣＧＳ）となり、配線容量
ＣＬ の値が十分大きい場合は無視できるが、配線容量
ＣＬ の値が小さくなると配線容量ＣＬ の電位変化が
大きくなって、つまり、図４における信号線側の電位Ｖ
Ｌ が上昇し、結果的には信号線に生じるオフセット電
位を増大させることとなり、駆動用ＩＣ１５での信号の
読み取りが複雑となり、また出力された信号の処理につ
いても複雑となるという問題点があった。
【００１２】更に、フォトダイオード側の電位ＶＰ に
関しても電位差ΔＶＧ に対して（ＣＧＤ×ＶＧ ）／
（ＣＰ ＋ＣＧＤ）なる電位変化が生じ、この電位ＶＰ
の電位変化が大きいと、電圧ＶＧ をオフにした時に
ＶＰ がＶＧ のオフ電圧ＶＧＯＦＦよりも低くなり、
実効的なドレイン電極とゲ−ト電極の間の電圧ＶＧＤが
薄膜トランジスタ（ＴＦＴ）のしきい値電圧よりも高く
なり、結果的に再びＴＦＴがオン状態になり、電荷がソ
ース電極側からドレイン電極側に再転送（逆流）される
可能性がある（これをリバーストランスファと呼んでい
る）という問題点があった。
関しても電位差ΔＶＧ に対して（ＣＧＤ×ＶＧ ）／
（ＣＰ ＋ＣＧＤ）なる電位変化が生じ、この電位ＶＰ
の電位変化が大きいと、電圧ＶＧ をオフにした時に
ＶＰ がＶＧ のオフ電圧ＶＧＯＦＦよりも低くなり、
実効的なドレイン電極とゲ−ト電極の間の電圧ＶＧＤが
薄膜トランジスタ（ＴＦＴ）のしきい値電圧よりも高く
なり、結果的に再びＴＦＴがオン状態になり、電荷がソ
ース電極側からドレイン電極側に再転送（逆流）される
可能性がある（これをリバーストランスファと呼んでい
る）という問題点があった。
【００１３】特に、高解像度を図るために、フォトダイ
オードの受光面積を小さくすると、フォトダイオードの
容量ＣＰ は小さくなるが、スイッチング素子の大きさ
はあまり変わらないので、スイッチング素子のゲ−ト電
極とドレイン電極の間のオーバラップ容量ＣＧＤは小さ
くならず、リバーストランスファが起こりやすい状態と
なり、この対応策としてフォトダイオードに付加容量を
設けることも考えられるが、フォトダイオード側のデバ
イスの大きさが副走査方向に大きくなってしまうとの問
題点があった。
オードの受光面積を小さくすると、フォトダイオードの
容量ＣＰ は小さくなるが、スイッチング素子の大きさ
はあまり変わらないので、スイッチング素子のゲ−ト電
極とドレイン電極の間のオーバラップ容量ＣＧＤは小さ
くならず、リバーストランスファが起こりやすい状態と
なり、この対応策としてフォトダイオードに付加容量を
設けることも考えられるが、フォトダイオード側のデバ
イスの大きさが副走査方向に大きくなってしまうとの問
題点があった。
【００１４】本発明は上記実情に鑑みて為されたもので
、スイッチング素子を制御する制御電圧の変化が信号線
及びフォトダイオード側の電位に与えるカップリング電
圧を消滅させることができ、更にＳ／Ｎ比を向上させる
ことができるイメージセンサを提供することを目的とす
る。
、スイッチング素子を制御する制御電圧の変化が信号線
及びフォトダイオード側の電位に与えるカップリング電
圧を消滅させることができ、更にＳ／Ｎ比を向上させる
ことができるイメージセンサを提供することを目的とす
る。
【００１５】
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、ゲート電極と、ソース電極と、
ドレイン電極と、前記ゲート電極上部に形成される遮光
用金属層とを具備し、前記ゲート電極へ制御電圧を印加
することで受光素子で発生した電荷を転送するスイッチ
ング素子を有するイメージセンサにおいて、前記ゲート
電極に印加される前記制御電圧と逆位相となる電圧が印
加される前記遮光用金属層としたことを特徴としている
。
決するための本発明は、ゲート電極と、ソース電極と、
ドレイン電極と、前記ゲート電極上部に形成される遮光
用金属層とを具備し、前記ゲート電極へ制御電圧を印加
することで受光素子で発生した電荷を転送するスイッチ
ング素子を有するイメージセンサにおいて、前記ゲート
電極に印加される前記制御電圧と逆位相となる電圧が印
加される前記遮光用金属層としたことを特徴としている
。
【００１６】
【作用】本発明によれば、受光素子で発生した電荷を転
送するスイッチング素子の遮光用金属層にゲート電極に
印加される制御電圧と逆位相となる電圧を印加するイメ
ージセンサとしているので、ゲート電極に与えられる制
御電圧によって発生する信号線及びフォトダイオード側
のカップリング電圧を、遮光用金属層に逆位相の電圧を
与えることによって相殺して除去することができる。
送するスイッチング素子の遮光用金属層にゲート電極に
印加される制御電圧と逆位相となる電圧を印加するイメ
ージセンサとしているので、ゲート電極に与えられる制
御電圧によって発生する信号線及びフォトダイオード側
のカップリング電圧を、遮光用金属層に逆位相の電圧を
与えることによって相殺して除去することができる。
【００１７】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本実施例のイメージセンサは、６４個の受
光素子を１ブロックとし、このブロックを４０個配列し
て成る受光素子アレイと、各受光素子にそれぞれ接続し
、電荷転送部として機能するスイッチング素子と、共通
信号線と、当該共通信号線とスイッチング素子とをマト
リクス状に接続する多層配線と、共通信号線の電位を出
力線に時系列的に抽出するよう駆動する駆動用ＩＣとか
ら構成されている。
ら説明する。本実施例のイメージセンサは、６４個の受
光素子を１ブロックとし、このブロックを４０個配列し
て成る受光素子アレイと、各受光素子にそれぞれ接続し
、電荷転送部として機能するスイッチング素子と、共通
信号線と、当該共通信号線とスイッチング素子とをマト
リクス状に接続する多層配線と、共通信号線の電位を出
力線に時系列的に抽出するよう駆動する駆動用ＩＣとか
ら構成されている。
【００１８】各受光素子は、アモルファスシリコン（ａ
−Ｓｉ）の光導電層をクロム（Ｃｒ）等の金属電極と酸
化インジウム・スズ（ＩＴＯ）等の透明電極とで挟んだ
薄膜サンドイッチ構造となっている。また、本実施例に
おける受光素子がｐｉｎ型であっても構わない。
−Ｓｉ）の光導電層をクロム（Ｃｒ）等の金属電極と酸
化インジウム・スズ（ＩＴＯ）等の透明電極とで挟んだ
薄膜サンドイッチ構造となっている。また、本実施例に
おける受光素子がｐｉｎ型であっても構わない。
【００１９】また、図１は、本発明の一実施例に係るス
イッチング素子の薄膜トランジスタの断面説明図である
。以下、薄膜トランジスタの具体的構成について説明す
る。
イッチング素子の薄膜トランジスタの断面説明図である
。以下、薄膜トランジスタの具体的構成について説明す
る。
【００２０】本実施例の薄膜トランジスタは、図１に示
すように、ガラス等の基板１上にクロム（Ｃｒ）又はタ
ンタル（Ｔａ）等で形成されたゲ−ト電極２と、該ゲ−
ト電極２を被覆するシリコン窒化膜（ＳｉＮｘ ）のゲ
−ト絶縁膜３と、該ゲ−ト絶縁膜３上に被着されたイン
トリンシックアモルファスシリコン（ｉ−ａ−Ｓｉ）の
半導体層４と、上記ゲ−ト電極２の上部に設けられた半
導体層４を保護するためのＳｉＮｘ のチャネル保護膜
５と、上記半導体層４上に設けられた高濃度の不純物が
混入されたｎ＋ アモルファスシリコン（ｎ＋ ａ−Ｓ
ｉ）のオ−ミックコンタクト層６と、該オ−ミックコン
タクト層６上に拡散防止のために設けられたクロム（Ｃ
ｒ）の拡散防止層７と、拡散防止層７上に設けられたア
ルミニウム（Ａｌ）の配線用金属層９と、チャネル保護
膜５上に被覆されたポリイミド等による層間絶縁層８と
、該層間絶縁膜８上にゲ−ト電極２に対向するように設
けられたアルミニウム（Ａｌ）の遮光用金属層１０によ
り構成される逆スタガ型のトランジスタである。
すように、ガラス等の基板１上にクロム（Ｃｒ）又はタ
ンタル（Ｔａ）等で形成されたゲ−ト電極２と、該ゲ−
ト電極２を被覆するシリコン窒化膜（ＳｉＮｘ ）のゲ
−ト絶縁膜３と、該ゲ−ト絶縁膜３上に被着されたイン
トリンシックアモルファスシリコン（ｉ−ａ−Ｓｉ）の
半導体層４と、上記ゲ−ト電極２の上部に設けられた半
導体層４を保護するためのＳｉＮｘ のチャネル保護膜
５と、上記半導体層４上に設けられた高濃度の不純物が
混入されたｎ＋ アモルファスシリコン（ｎ＋ ａ−Ｓ
ｉ）のオ−ミックコンタクト層６と、該オ−ミックコン
タクト層６上に拡散防止のために設けられたクロム（Ｃ
ｒ）の拡散防止層７と、拡散防止層７上に設けられたア
ルミニウム（Ａｌ）の配線用金属層９と、チャネル保護
膜５上に被覆されたポリイミド等による層間絶縁層８と
、該層間絶縁膜８上にゲ−ト電極２に対向するように設
けられたアルミニウム（Ａｌ）の遮光用金属層１０によ
り構成される逆スタガ型のトランジスタである。
【００２１】そして、上記チャネル保護膜５で分割形成
されたオ−ミックコンタクト層６ａと６ｂ、拡散防止層
７ａと７ｂ、配線用金属層９ａと９ｂがそれぞれソース
電極２１、ドレイン電極２２を構成している。また、ゲ
ート電極２には薄膜トランジスタのオン・オフを制御す
る制御電圧（ゲートパルス）が与えられるよう制御線（
ゲート線）が接続され、遮光用金属層１０にはゲート電
極２に与えられるパルスとは逆位相の電圧（パルス）が
印加されるよう別の制御線に接続されている。
されたオ−ミックコンタクト層６ａと６ｂ、拡散防止層
７ａと７ｂ、配線用金属層９ａと９ｂがそれぞれソース
電極２１、ドレイン電極２２を構成している。また、ゲ
ート電極２には薄膜トランジスタのオン・オフを制御す
る制御電圧（ゲートパルス）が与えられるよう制御線（
ゲート線）が接続され、遮光用金属層１０にはゲート電
極２に与えられるパルスとは逆位相の電圧（パルス）が
印加されるよう別の制御線に接続されている。
【００２２】次に、上記本実施例の薄膜トランジスタの
製造方法を以下に説明する。ガラス等の基板１上にＣｒ
を５００オングストローム程度の厚さに蒸着し、フォト
リソプロセスを経てゲ−ト電極２のパターンを形成する
。プラズマＣＶＤ法により、ＳｉＨ４ 、ＮＨ３ とを
用いてゲ−ト絶縁膜３としてシリコン窒化膜（ＳｉＮｘ
）を約３０００オングストローム程度、ＳｉＨ４ を
用いたプラズマＣＶＤ法により半導体層４であるｉ−ａ
−Ｓｉを２５０℃〜３００℃の温度で約５００オングス
トローム程度、ＳｉＨ４ とＮＨ３ を用いてチャネル
保護膜５としてＳｉＮｘ を２００℃〜２７０℃で１５
００オングストローム程度の厚さで連続的に堆積する。
製造方法を以下に説明する。ガラス等の基板１上にＣｒ
を５００オングストローム程度の厚さに蒸着し、フォト
リソプロセスを経てゲ−ト電極２のパターンを形成する
。プラズマＣＶＤ法により、ＳｉＨ４ 、ＮＨ３ とを
用いてゲ−ト絶縁膜３としてシリコン窒化膜（ＳｉＮｘ
）を約３０００オングストローム程度、ＳｉＨ４ を
用いたプラズマＣＶＤ法により半導体層４であるｉ−ａ
−Ｓｉを２５０℃〜３００℃の温度で約５００オングス
トローム程度、ＳｉＨ４ とＮＨ３ を用いてチャネル
保護膜５としてＳｉＮｘ を２００℃〜２７０℃で１５
００オングストローム程度の厚さで連続的に堆積する。
【００２３】次に、フォトリソグラフィープロセスを経
てチャネル保護膜５のレジストパターンを形成し、ＨＦ
とＮＨ４ Ｆの混合液でエッチングを行い、チャネル保
護膜５のパターンを形成する。レジスト剥離後、別のフ
ォトリソグラフィープロセスを経て半導体層４のパター
ンを形成する。
てチャネル保護膜５のレジストパターンを形成し、ＨＦ
とＮＨ４ Ｆの混合液でエッチングを行い、チャネル保
護膜５のパターンを形成する。レジスト剥離後、別のフ
ォトリソグラフィープロセスを経て半導体層４のパター
ンを形成する。
【００２４】脱脂・洗浄工程を経て、プラズマＣＶＤ法
によりＰＨ２ とＳｉＨ４ を用いてオ−ミックコンタ
クト層６であるｎ＋ アモルファスシリコン（ｎ＋ ａ
−Ｓｉ）を１０００オングストローム程度の厚さに堆積
する。続いて拡散防止層７となるＣｒを１５００オング
ストローム程度の厚さに蒸着する。フォトリソプロセス
を経てをパターニングして、引き続き、フッ酸と硝酸と
リン酸の混合溶液を使用したエッチングでｎ＋ ａ−Ｓ
ｉをパターニングして、ソース電極２１、ドレイン電極
２２のパターンを形成する。
によりＰＨ２ とＳｉＨ４ を用いてオ−ミックコンタ
クト層６であるｎ＋ アモルファスシリコン（ｎ＋ ａ
−Ｓｉ）を１０００オングストローム程度の厚さに堆積
する。続いて拡散防止層７となるＣｒを１５００オング
ストローム程度の厚さに蒸着する。フォトリソプロセス
を経てをパターニングして、引き続き、フッ酸と硝酸と
リン酸の混合溶液を使用したエッチングでｎ＋ ａ−Ｓ
ｉをパターニングして、ソース電極２１、ドレイン電極
２２のパターンを形成する。
【００２５】その後、ポリイミドを約１．１μｍ程度の
厚さに堆積する。フォトリソプロセスを経てエッチング
して層間絶縁膜８のパターンを形成する。ここで、ポリ
イミドの代わりにＳｉＮｘ ，ＳｉＯ２ であっても問
題はない。むしろ、膜厚を薄く形成できるので、遮光用
金属層１０とソース電極２１及びドレイン電極２２との
間で形成される容量ＧＧＳ’ ，ＧＧＤ’ を大きくす
るのに有効である。
厚さに堆積する。フォトリソプロセスを経てエッチング
して層間絶縁膜８のパターンを形成する。ここで、ポリ
イミドの代わりにＳｉＮｘ ，ＳｉＯ２ であっても問
題はない。むしろ、膜厚を薄く形成できるので、遮光用
金属層１０とソース電極２１及びドレイン電極２２との
間で形成される容量ＧＧＳ’ ，ＧＧＤ’ を大きくす
るのに有効である。
【００２６】レジスト剥離後、その上部にスパッタ法で
アルミニウム（Ａｌ）を約１μｍ程度の厚さで蒸着し、
フォトリソプロセスを経て、フッ酸と硝酸とリン酸と水
の混合溶液を使用してＡｌをエッチングして配線用金属
層９及び遮光用金属層１０のパターンを形成する。この
ようにして、本実施例の薄膜トランジスタが製造される
。
アルミニウム（Ａｌ）を約１μｍ程度の厚さで蒸着し、
フォトリソプロセスを経て、フッ酸と硝酸とリン酸と水
の混合溶液を使用してＡｌをエッチングして配線用金属
層９及び遮光用金属層１０のパターンを形成する。この
ようにして、本実施例の薄膜トランジスタが製造される
。
【００２７】そして、本実施例のイメージセンサは、前
記ＴＦＴの遮光用金属層１０とソース電極２１及びドレ
イン電極２２で容量が形成され、ゲ−ト電極２に接続す
るゲ−ト線に印加される電圧（制御電圧）に対して、逆
位相となる電圧（逆位相電圧）を遮光用金属層１０に印
加する構成となっている。
記ＴＦＴの遮光用金属層１０とソース電極２１及びドレ
イン電極２２で容量が形成され、ゲ−ト電極２に接続す
るゲ−ト線に印加される電圧（制御電圧）に対して、逆
位相となる電圧（逆位相電圧）を遮光用金属層１０に印
加する構成となっている。
【００２８】即ち、上記イメージセンサの１ビットの等
価回路図を図２に示すように、ゲ−ト電極Ｇとソース電
極Ｓ及びドレイン電極Ｇ間に生じるオーバラップ容量Ｃ
ＧＳ、ＣＧＤに対して並列に接続される容量ＣＧＳ′、
ＣＧＤ′を設けている。図２において、容量ＣＧＳ′＝
ＣＧＳ１’（遮光用金属層１０と拡散防止層７ａとの結
合容量）＋ＣＧＳ２’（遮光用金属層１０と配線用金属
層９ａとの結合容量）、容量ＣＧＤ′＝ＣＧＤ１’（遮
光用金属層１０と拡散防止層７ｂとの結合容量）＋ＣＧ
Ｄ２’（遮光用金属層１０と配線用金属層９ｂとの結合
容量）の関係になっており、つまり、この容量ＣＧＳ′
、ＣＧＤ′は、遮光用金属層１０とソース電極２１及び
ドレイン電極２２で容量を形成するものである。この容
量ＣＧＳ′、ＣＧＤ′は、スイッチング素子Ｔの制御線
（ゲ−ト信号線ＧＫ ）に印加される制御電圧ＶＧ に
対して逆位相となる逆位相電圧ＶＧ ′が印加されるも
のである。
価回路図を図２に示すように、ゲ−ト電極Ｇとソース電
極Ｓ及びドレイン電極Ｇ間に生じるオーバラップ容量Ｃ
ＧＳ、ＣＧＤに対して並列に接続される容量ＣＧＳ′、
ＣＧＤ′を設けている。図２において、容量ＣＧＳ′＝
ＣＧＳ１’（遮光用金属層１０と拡散防止層７ａとの結
合容量）＋ＣＧＳ２’（遮光用金属層１０と配線用金属
層９ａとの結合容量）、容量ＣＧＤ′＝ＣＧＤ１’（遮
光用金属層１０と拡散防止層７ｂとの結合容量）＋ＣＧ
Ｄ２’（遮光用金属層１０と配線用金属層９ｂとの結合
容量）の関係になっており、つまり、この容量ＣＧＳ′
、ＣＧＤ′は、遮光用金属層１０とソース電極２１及び
ドレイン電極２２で容量を形成するものである。この容
量ＣＧＳ′、ＣＧＤ′は、スイッチング素子Ｔの制御線
（ゲ−ト信号線ＧＫ ）に印加される制御電圧ＶＧ に
対して逆位相となる逆位相電圧ＶＧ ′が印加されるも
のである。
【００２９】また、制御電圧によるゲート電極２のオン
・オフの電位差をΔＶＧ 、逆位相電圧ＶＧ ′による
遮光用金属層１０のオン・オフの電位差をΔＶＧ ′と
した場合、前記結合容量ＣＧＳ′、ＣＧＤ′は次式（１
）（２）を満たすように設定されている。 ＣＧＳ×ΔＶＧ ／（ＣＬ＋ＣＧＳ）＝ＣＧＳ′×
ΔＶＧ’／（ＣＬ＋ＣＧＳ’） （１） ＣＧＤ×Δ
ＶＧ ／（ＣＰ＋ＣＧＤ）＝ＣＧＤ′×ΔＶＧ’／（Ｃ
Ｐ＋ＣＧＤ’） （２）
・オフの電位差をΔＶＧ 、逆位相電圧ＶＧ ′による
遮光用金属層１０のオン・オフの電位差をΔＶＧ ′と
した場合、前記結合容量ＣＧＳ′、ＣＧＤ′は次式（１
）（２）を満たすように設定されている。 ＣＧＳ×ΔＶＧ ／（ＣＬ＋ＣＧＳ）＝ＣＧＳ′×
ΔＶＧ’／（ＣＬ＋ＣＧＳ’） （１） ＣＧＤ×Δ
ＶＧ ／（ＣＰ＋ＣＧＤ）＝ＣＧＤ′×ΔＶＧ’／（Ｃ
Ｐ＋ＣＧＤ’） （２）
【００３０】即ち、配線容量Ｃ
Ｌ が受ける電位変化（ＣＧＳ×ΔＶＧ ）／（ＣＬ
＋ＣＧＳ）及びフォトダイオード容量ＣＰ が受ける電
位変化（ＣＧＤ×ΔＶＧ ）／（ＣＰ ＋ＣＧＤ）に対
して、遮光用金属層１０とソース電極２１及びドレイン
電極２２との間で形成される容量ＣＧＳ′、容量ＣＧＤ
′が式（１）（２）を満足するような値の逆位相電圧Ｖ
Ｇ ′を遮光用金属層１０に印加することにより、制御
電圧ＶＧ と逆位相電圧ＶＧ ′の両方によって引き起
こされる電位変化分を相殺させ、スイッチング素子Ｔを
制御する制御電圧ＶＧ による多層配線１３及び共通信
号線１４に生じる電位変化を除去するものである。
Ｌ が受ける電位変化（ＣＧＳ×ΔＶＧ ）／（ＣＬ
＋ＣＧＳ）及びフォトダイオード容量ＣＰ が受ける電
位変化（ＣＧＤ×ΔＶＧ ）／（ＣＰ ＋ＣＧＤ）に対
して、遮光用金属層１０とソース電極２１及びドレイン
電極２２との間で形成される容量ＣＧＳ′、容量ＣＧＤ
′が式（１）（２）を満足するような値の逆位相電圧Ｖ
Ｇ ′を遮光用金属層１０に印加することにより、制御
電圧ＶＧ と逆位相電圧ＶＧ ′の両方によって引き起
こされる電位変化分を相殺させ、スイッチング素子Ｔを
制御する制御電圧ＶＧ による多層配線１３及び共通信
号線１４に生じる電位変化を除去するものである。
【００３１】本実施例において、スイッチング素子Ｔは
、ゲ−ト電極２を中心にソース電極２１とドレイン電極
２２とを対称となるように形成しているので、（ゲ−ト
・ドレイン電極間の容量ＣＧＤ）＝（ゲ−ト・ソース電
極間の容量ＣＧＳ）、（遮光用金属層・ドレイン電極間
の容量ＣＧＤ′）＝（遮光用金属層・ソース電極間の容
量ＣＧＳ′）の関係を満足している。
、ゲ−ト電極２を中心にソース電極２１とドレイン電極
２２とを対称となるように形成しているので、（ゲ−ト
・ドレイン電極間の容量ＣＧＤ）＝（ゲ−ト・ソース電
極間の容量ＣＧＳ）、（遮光用金属層・ドレイン電極間
の容量ＣＧＤ′）＝（遮光用金属層・ソース電極間の容
量ＣＧＳ′）の関係を満足している。
【００３２】従って、逆位相電圧ＶＧ ′のオン・オフ
の電位差ΔＶＧ ′を可変とすることが可能な場合には
、式（１）、（２）を満足し、オン・オフの電位差がΔ
ＶＧ ′となるような逆位相電圧ＶＧ ′を遮光用金属
層１０に印加すればよいことになる。
の電位差ΔＶＧ ′を可変とすることが可能な場合には
、式（１）、（２）を満足し、オン・オフの電位差がΔ
ＶＧ ′となるような逆位相電圧ＶＧ ′を遮光用金属
層１０に印加すればよいことになる。
【００３３】また、制御電圧ＶＧ と絶対値が等しい逆
位相電圧ＶＧ ′を遮光用金属層１０に印加する場合に
は、容量ＣＧＳ、容量ＣＧＤ、容量ＣＧＳ′、容量ＣＧ
Ｄ′がＣＧＳ＝ＣＧＳ′＝ＣＧＤ＝ＣＧＤ′の関係とな
るようにスイッチング素子を形成すればよい。
位相電圧ＶＧ ′を遮光用金属層１０に印加する場合に
は、容量ＣＧＳ、容量ＣＧＤ、容量ＣＧＳ′、容量ＣＧ
Ｄ′がＣＧＳ＝ＣＧＳ′＝ＣＧＤ＝ＣＧＤ′の関係とな
るようにスイッチング素子を形成すればよい。
【００３４】一般的なスイッチング素子であれば、ゲー
ト幅Ｗ＝１８０μｍ、ゲート長Ｌ＝１５μｍ程度とする
と、容量ＣＧＳ＝容量ＣＧＤ＝０．２〜０．３ｐＦ、容
量ＣＧＳ′＝容量ＣＧＤ′＝０．１〜０．２ｐＦ、配線
容量ＣＬ ＝１５０ｐＦとなり、逆位相電圧ＶＧ ′の
オン・オフの電位差ΔＶＧ ′は１０〜３０Ｖ印加すれ
ばよいことになる。
ト幅Ｗ＝１８０μｍ、ゲート長Ｌ＝１５μｍ程度とする
と、容量ＣＧＳ＝容量ＣＧＤ＝０．２〜０．３ｐＦ、容
量ＣＧＳ′＝容量ＣＧＤ′＝０．１〜０．２ｐＦ、配線
容量ＣＬ ＝１５０ｐＦとなり、逆位相電圧ＶＧ ′の
オン・オフの電位差ΔＶＧ ′は１０〜３０Ｖ印加すれ
ばよいことになる。
【００３５】また、図１の層間絶縁層８の膜厚をコント
ロールして、容量ＣＧＳ，ＣＧＳ′，ＣＧＤ，ＣＧＤ′
がＣＧＳ＝ＣＧＳ′＝ＣＧＤ＝ＣＧＤ′の関係となるよ
うにすれば、逆位相電圧ＶＧ ′のオン・オフの電位差
ΔＶＧ ′は１０Ｖでよい。
ロールして、容量ＣＧＳ，ＣＧＳ′，ＣＧＤ，ＣＧＤ′
がＣＧＳ＝ＣＧＳ′＝ＣＧＤ＝ＣＧＤ′の関係となるよ
うにすれば、逆位相電圧ＶＧ ′のオン・オフの電位差
ΔＶＧ ′は１０Ｖでよい。
【００３６】本実施例によれば、ゲート・ソース電極間
の容量ＣＧＳ、ゲート・ドレイン電極間の容量ＣＧＤ対
して並列に接続される遮光用金属層・ソース電極間の容
量ＣＧＳ′、遮光用金属層・ドレイン電極間の容量ＣＧ
Ｄ′を設け、制御線（ゲート線）に印加される制御電圧
ＶＧ に対して逆位相となる逆位相電圧ＶＧ ′を前記
容量ＣＧＳ′、ＣＧＤ′に同じタイミングで印加するよ
うにしているので、多層配線１３及び共通信号線１４に
生じる制御線からのカップリング電圧を除去して信号線
側の電圧ＶＬ の増大を防ぎ、駆動用ＩＣでの処理を容
易にできる効果があり、かつ、フォトダイオード側の電
圧ＶＰ も増大させず、フォトダイオード側でのカップ
リング電圧を除去することができるので、リバーストラ
ンスファが発生しないようにできる効果がある。
の容量ＣＧＳ、ゲート・ドレイン電極間の容量ＣＧＤ対
して並列に接続される遮光用金属層・ソース電極間の容
量ＣＧＳ′、遮光用金属層・ドレイン電極間の容量ＣＧ
Ｄ′を設け、制御線（ゲート線）に印加される制御電圧
ＶＧ に対して逆位相となる逆位相電圧ＶＧ ′を前記
容量ＣＧＳ′、ＣＧＤ′に同じタイミングで印加するよ
うにしているので、多層配線１３及び共通信号線１４に
生じる制御線からのカップリング電圧を除去して信号線
側の電圧ＶＬ の増大を防ぎ、駆動用ＩＣでの処理を容
易にできる効果があり、かつ、フォトダイオード側の電
圧ＶＰ も増大させず、フォトダイオード側でのカップ
リング電圧を除去することができるので、リバーストラ
ンスファが発生しないようにできる効果がある。
【００３７】従って、本実施例の薄膜トランジスタを用
いたイメージセンサによれば、正確な画像信号を共通信
号線１４より読み取ることができ、イメージセンサのＳ
／Ｎ比を向上させることができる効果がある。
いたイメージセンサによれば、正確な画像信号を共通信
号線１４より読み取ることができ、イメージセンサのＳ
／Ｎ比を向上させることができる効果がある。
【００３８】また、本実施例の薄膜トランジスタは、イ
メージセンサのみならず、ＴＦＴをスイッチング素子と
して用いた、例えば、イオノグラフィーのヘッドや液晶
にも同様にフィードスルーをキャンセルする効果が期待
できる。
メージセンサのみならず、ＴＦＴをスイッチング素子と
して用いた、例えば、イオノグラフィーのヘッドや液晶
にも同様にフィードスルーをキャンセルする効果が期待
できる。
【００３９】
【発明の効果】本発明によれば、受光素子で発生した電
荷を転送するスイッチング素子となる薄膜トランジスタ
の遮光用金属層にゲート電極に印加される電圧と逆位相
となる電圧を印加するイメージセンサとしているので、
ゲート電極に与えられる制御電圧によって発生する信号
線及びフォトダイオード側のカップリング電圧を、遮光
用金属層に逆位相の電圧を与えることによって相殺して
除去することができ、正確な画像信号を読み取ることが
できるため、イメージセンサのＳ／Ｎ比を向上させるこ
とができる効果がある。
荷を転送するスイッチング素子となる薄膜トランジスタ
の遮光用金属層にゲート電極に印加される電圧と逆位相
となる電圧を印加するイメージセンサとしているので、
ゲート電極に与えられる制御電圧によって発生する信号
線及びフォトダイオード側のカップリング電圧を、遮光
用金属層に逆位相の電圧を与えることによって相殺して
除去することができ、正確な画像信号を読み取ることが
できるため、イメージセンサのＳ／Ｎ比を向上させるこ
とができる効果がある。
【図１】 本発明の一実施例に係る薄膜トランジスタ
の断面図である。
の断面図である。
【図２】 本実施例の１画素分の回路構成図である。
【図３】 従来センサの等価回路図である。
【図４】 従来の１画素分の回路構成図である。
１…基板、 ２…ゲ−ト電極、 ３…ゲ−ト絶縁膜
、 ４…半導体層、 ５…チャネル保護膜、 ６
…オ−ミックコンタクト層、 ７…拡散防止層、
８…層間絶縁膜、 ９…配線用金属層、 １０…遮
光用金属層、 １１…受光素子アレイ、 １２…電
荷転送部、 １３…多層配線、 １４…共通信号線
、 １５…駆動用ＩＣ、 １６…ＴＦＴ制御回路、
１７…出力線、 ２１…ソース電極、２２…ドレ
イン電極
、 ４…半導体層、 ５…チャネル保護膜、 ６
…オ−ミックコンタクト層、 ７…拡散防止層、
８…層間絶縁膜、 ９…配線用金属層、 １０…遮
光用金属層、 １１…受光素子アレイ、 １２…電
荷転送部、 １３…多層配線、 １４…共通信号線
、 １５…駆動用ＩＣ、 １６…ＴＦＴ制御回路、
１７…出力線、 ２１…ソース電極、２２…ドレ
イン電極
Claims (1)
- 【請求項１】 ゲート電極と、ソース電極と、ドレイ
ン電極と、前記ゲート電極上部に形成される遮光用金属
層とを具備し、前記ゲート電極へ制御電圧を印加するこ
とで受光素子で発生した電荷を転送するスイッチング素
子を有するイメージセンサにおいて、前記ゲート電極に
印加される前記制御電圧と逆位相となる電圧が印加され
る前記遮光用金属層としたことを特徴とするイメージセ
ンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119574A JP2903765B2 (ja) | 1991-04-19 | 1991-04-19 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119574A JP2903765B2 (ja) | 1991-04-19 | 1991-04-19 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04321272A true JPH04321272A (ja) | 1992-11-11 |
| JP2903765B2 JP2903765B2 (ja) | 1999-06-14 |
Family
ID=14764724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119574A Expired - Fee Related JP2903765B2 (ja) | 1991-04-19 | 1991-04-19 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903765B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198694A (ja) * | 2007-02-09 | 2008-08-28 | Tdk Corp | 受光装置 |
| JP2009027203A (ja) * | 2008-11-06 | 2009-02-05 | Toshiba Matsushita Display Technology Co Ltd | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
| JP2012231138A (ja) * | 2011-04-25 | 2012-11-22 | Samsung Electronics Co Ltd | 光センシング装置及びその駆動方法 |
| DE102015112927A1 (de) | 2014-08-07 | 2016-02-11 | Canon Kabushiki Kaisha | Magnetischer Toner |
-
1991
- 1991-04-19 JP JP3119574A patent/JP2903765B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198694A (ja) * | 2007-02-09 | 2008-08-28 | Tdk Corp | 受光装置 |
| JP2009027203A (ja) * | 2008-11-06 | 2009-02-05 | Toshiba Matsushita Display Technology Co Ltd | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 |
| JP2012231138A (ja) * | 2011-04-25 | 2012-11-22 | Samsung Electronics Co Ltd | 光センシング装置及びその駆動方法 |
| US8704148B2 (en) | 2011-04-25 | 2014-04-22 | Samsung Electronics Co., Ltd. | Light-sensing apparatus having a conductive light-shielding film on a light-incident surface of a switch transistor and method of driving the same |
| DE102015112927A1 (de) | 2014-08-07 | 2016-02-11 | Canon Kabushiki Kaisha | Magnetischer Toner |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2903765B2 (ja) | 1999-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525813A (en) | Image sensor having TFT gate electrode surrounding the photoelectric conversion element | |
| JP3021971B2 (ja) | イメージセンサ | |
| US5057889A (en) | Electronic device including thin film transistor | |
| US5075244A (en) | Method of manufacturing image sensors | |
| US5202575A (en) | TFT-driven image sensor including a reduced-size capacitor structure | |
| JPH0442934A (ja) | 多層配線構造 | |
| JP3006216B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| US5070236A (en) | Image sensor with load capacitors formed from common and individual electrodes | |
| JPH0787243B2 (ja) | 半導体装置 | |
| JPH03276957A (ja) | イメージセンサ及びその駆動方法 | |
| JP2903765B2 (ja) | イメージセンサ | |
| JPH0730084A (ja) | ２次元密着型イメージセンサ | |
| JP3154850B2 (ja) | 光電変換装置及びその製造方法 | |
| JP2513084B2 (ja) | イメ−ジセンサ及びその駆動方法 | |
| US5198905A (en) | Image sensor having an electrical interference reducing wire structure | |
| US5264938A (en) | Image sensor | |
| JP2998410B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| US20230369356A1 (en) | Light sensing panel, light sensing display panel, and method for operating light sensing panel | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH06120475A (ja) | ２次元イメージセンサ | |
| JP2939505B2 (ja) | 画像読取装置 | |
| JPH065834A (ja) | イメージセンサ | |
| JPH06303379A (ja) | 画像読取素子 | |
| US5424856A (en) | Color image reading apparatus | |
| JPH0775255B2 (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |