JP2513084B2 - イメ−ジセンサ及びその駆動方法 - Google Patents
イメ−ジセンサ及びその駆動方法Info
- Publication number
- JP2513084B2 JP2513084B2 JP3012605A JP1260591A JP2513084B2 JP 2513084 B2 JP2513084 B2 JP 2513084B2 JP 3012605 A JP3012605 A JP 3012605A JP 1260591 A JP1260591 A JP 1260591A JP 2513084 B2 JP2513084 B2 JP 2513084B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pulse
- signal transfer
- light receiving
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
- H04N25/7013—Line sensors using abutted sensors forming a long line
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はファクシミリやスキャナ
等に用いられるイメ−ジセンサに関し、特に各受光素子
に接続されたスイッチング素子を用いたマトリックス駆
動により、複数の受光素子から成るブロック単位で信号
検出を行なうイメ−ジセンサにおいて、各ブロック間で
の出力信号のばらつきを減少させるための構造及び駆動
方法に関する。
等に用いられるイメ−ジセンサに関し、特に各受光素子
に接続されたスイッチング素子を用いたマトリックス駆
動により、複数の受光素子から成るブロック単位で信号
検出を行なうイメ−ジセンサにおいて、各ブロック間で
の出力信号のばらつきを減少させるための構造及び駆動
方法に関する。
【０００２】
【従来の技術】従来、ファクシミリ等には、例えば原稿
等の画像情報を１対１に投影して電気信号に変換する密
着型イメ−ジセンサが使用されている。そして、投影し
た画像を受光素子に対応する多数の画素に分割し、各受
光素子で発生した電荷を薄膜トランジスタ（ＴＦＴ）か
ら成るスイッチング素子を使って特定のブロック単位で
配線容量に一時蓄積して、駆動ＩＣにより電気信号とし
て数百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次
読み出すＴＦＴ駆動型イメ−ジセンサが提案されてい
る。このＴＦＴ駆動型イメ−ジセンサは、スイッチング
素子によるマトリックス動作を行なうことにより単一の
駆動用ＩＣで読み取りが可能となるので、イメ−ジセン
サを駆動する駆動ＩＣの個数を少なくすることができ
る。
等の画像情報を１対１に投影して電気信号に変換する密
着型イメ−ジセンサが使用されている。そして、投影し
た画像を受光素子に対応する多数の画素に分割し、各受
光素子で発生した電荷を薄膜トランジスタ（ＴＦＴ）か
ら成るスイッチング素子を使って特定のブロック単位で
配線容量に一時蓄積して、駆動ＩＣにより電気信号とし
て数百ＫＨｚから数ＭＨｚまでの速度で時系列的に順次
読み出すＴＦＴ駆動型イメ−ジセンサが提案されてい
る。このＴＦＴ駆動型イメ−ジセンサは、スイッチング
素子によるマトリックス動作を行なうことにより単一の
駆動用ＩＣで読み取りが可能となるので、イメ−ジセン
サを駆動する駆動ＩＣの個数を少なくすることができ
る。
【０００３】ＴＦＴ駆動型イメ−ジセンサは、例えば、
その等価回路図を図５に示すように、複数の受光素子Ｐ
k,n を一列にライン状に配設し原稿幅と略同じ長さとし
た受光素子アレイ１０１と、前記各受光素子Ｐk,n に
１：１に対応する複数個のスイッチング素子Ｔk,n から
成る電荷転送部１０２と、薄膜構造によりマトリックス
状に形成された信号転送配線１０３とから構成されてい
る。
その等価回路図を図５に示すように、複数の受光素子Ｐ
k,n を一列にライン状に配設し原稿幅と略同じ長さとし
た受光素子アレイ１０１と、前記各受光素子Ｐk,n に
１：１に対応する複数個のスイッチング素子Ｔk,n から
成る電荷転送部１０２と、薄膜構造によりマトリックス
状に形成された信号転送配線１０３とから構成されてい
る。
【０００４】前記受光素子アレイ１０１は、Ｋ個のブロ
ックの受光素子群に分割され、一つの受光素子群を形成
するｎ個の受光素子Ｐk,n は、フォトダイオ−ドPDと寄
生容量Cpにより等価的に表すことができる。各受光素子
Ｐk,n は各スイッチング素子Ｔk,n のドレイン電極にそ
れぞれ接続されている。そして、スイッチング素子Ｔk,
n のソ−ス電極は、信号転送配線１０３を介して受光素
子群毎に共通信号線１０４（ｎ本）にそれぞれ接続さ
れ、更に共通信号線１０４は駆動ＩＣ１０５に接続され
ている。各スイッチング素子Ｔk,n のゲ−ト電極には、
ブロック毎に導通するように制御配線Ｇk を介してＴＦ
Ｔ制御回路１０６に接続されている。また、前記各制御
配線Ｇk は、信号転送配線１０３上に形成された層間絶
縁膜（図示せず）上に形成されている。
ックの受光素子群に分割され、一つの受光素子群を形成
するｎ個の受光素子Ｐk,n は、フォトダイオ−ドPDと寄
生容量Cpにより等価的に表すことができる。各受光素子
Ｐk,n は各スイッチング素子Ｔk,n のドレイン電極にそ
れぞれ接続されている。そして、スイッチング素子Ｔk,
n のソ−ス電極は、信号転送配線１０３を介して受光素
子群毎に共通信号線１０４（ｎ本）にそれぞれ接続さ
れ、更に共通信号線１０４は駆動ＩＣ１０５に接続され
ている。各スイッチング素子Ｔk,n のゲ−ト電極には、
ブロック毎に導通するように制御配線Ｇk を介してＴＦ
Ｔ制御回路１０６に接続されている。また、前記各制御
配線Ｇk は、信号転送配線１０３上に形成された層間絶
縁膜（図示せず）上に形成されている。
【０００５】各受光素子Ｐk,n で発生する光電荷は一定
時間受光素子Ｐk,n の寄生容量とスイッチング素子Ｔk,
n のドレイン・ゲ−ト間のオ−バ−ラップ容量ＣGDに蓄
積された後、スイッチング素子Ｔk,n を電荷転送用のス
イッチとして用いてブロック毎に順次信号転送配線１０
３の配線容量ＣL とスイッチング素子Ｔk,n のソ−ス・
ゲ−ト間のオ−バ−ラップ容量ＣGSとに再配分される。
時間受光素子Ｐk,n の寄生容量とスイッチング素子Ｔk,
n のドレイン・ゲ−ト間のオ−バ−ラップ容量ＣGDに蓄
積された後、スイッチング素子Ｔk,n を電荷転送用のス
イッチとして用いてブロック毎に順次信号転送配線１０
３の配線容量ＣL とスイッチング素子Ｔk,n のソ−ス・
ゲ−ト間のオ−バ−ラップ容量ＣGSとに再配分される。
【０００６】すなわち、ＴＦＴ制御回路１０６から制御
配線Ｇ1 を経由して伝達されたゲ−トパルスφG1が、第
１のブロックのスイッチング素子Ｔ1,1 〜Ｔ1,n をオン
にし、第１のブロックの各受光素子Ｐk,n で発生した電
荷が各配線容量ＣL に転送蓄積される。そして、各配線
容量ＣL に蓄積された電荷により各共通信号線１０４の
電位が変化し、この電圧値を駆動ＩＣ１０５内のアナロ
グスイッチＳＷｎを順次オンして時系列的に出力線１０
７に抽出する。そして、ゲ−トパルスφG2〜φGkにより
第２〜第Ｋのブロックのスイッチング素子Ｔ2,1 〜Ｔ2,
n からＴk,1 〜Ｔk,n までがそれぞれオンすることによ
りブロック毎に受光素子側の電荷が転送される。すなわ
ち、スイッチング素子Ｔk,n は制御線Ｇ1 〜Ｇk により
オン・オフ制御されるが、各ブロック毎にｎ個のスイッ
チング素子が同時に制御されることにより、ｎ個の受光
素子を並列に駆動用ＩＣ１０５に導くことができる。そ
して、転送された電荷による共通信号線１０４の電位を
ブロック毎に順次読み出すことにより原稿の主走査方向
の１ラインの画像信号を得、ロ−ラ等の原稿送り手段
（図示せず）により原稿を移動させて前記動作を繰り返
し、原稿全体の画像信号を得るものである（特開昭６３
−９３５８号公報参照）。尚、スイッチＲＳは、各配線
容量ＣL の残留電荷を除去してリセットを行なうための
ものである。
配線Ｇ1 を経由して伝達されたゲ−トパルスφG1が、第
１のブロックのスイッチング素子Ｔ1,1 〜Ｔ1,n をオン
にし、第１のブロックの各受光素子Ｐk,n で発生した電
荷が各配線容量ＣL に転送蓄積される。そして、各配線
容量ＣL に蓄積された電荷により各共通信号線１０４の
電位が変化し、この電圧値を駆動ＩＣ１０５内のアナロ
グスイッチＳＷｎを順次オンして時系列的に出力線１０
７に抽出する。そして、ゲ−トパルスφG2〜φGkにより
第２〜第Ｋのブロックのスイッチング素子Ｔ2,1 〜Ｔ2,
n からＴk,1 〜Ｔk,n までがそれぞれオンすることによ
りブロック毎に受光素子側の電荷が転送される。すなわ
ち、スイッチング素子Ｔk,n は制御線Ｇ1 〜Ｇk により
オン・オフ制御されるが、各ブロック毎にｎ個のスイッ
チング素子が同時に制御されることにより、ｎ個の受光
素子を並列に駆動用ＩＣ１０５に導くことができる。そ
して、転送された電荷による共通信号線１０４の電位を
ブロック毎に順次読み出すことにより原稿の主走査方向
の１ラインの画像信号を得、ロ−ラ等の原稿送り手段
（図示せず）により原稿を移動させて前記動作を繰り返
し、原稿全体の画像信号を得るものである（特開昭６３
−９３５８号公報参照）。尚、スイッチＲＳは、各配線
容量ＣL の残留電荷を除去してリセットを行なうための
ものである。
【０００７】
【発明が解決しようとする課題】上述したイメ−ジセン
サにおいて、暗及び中間出力を得る場合、ＴＦＴ制御回
路１０６からのゲ−トパルスφGkによりブロック単位で
スイッチング素子Ｔk,nのオン・オフ制御を行なう際、
図６に示すように、ゲ−ト動作開始後の数ブロックの各
受光素子Ｐk,n からの信号出力が、それ以降のブロック
からの信号出力よりも大きい値（絶対値）となる傾向が
あり、特に高温高湿動作を繰り返して行なうとその傾向
が顕著になることが多くの信頼性試験において確認され
ている。実験的に１〜４ブロックに対応するの制御配線
Ｇ1 〜Ｇ4 を切断し、５ブロックめからゲ−ト動作を開
始すると、図７に示すように、１ブロック以降の出力傾
向が５ブロック以降に再現されることが確認できた。
サにおいて、暗及び中間出力を得る場合、ＴＦＴ制御回
路１０６からのゲ−トパルスφGkによりブロック単位で
スイッチング素子Ｔk,nのオン・オフ制御を行なう際、
図６に示すように、ゲ−ト動作開始後の数ブロックの各
受光素子Ｐk,n からの信号出力が、それ以降のブロック
からの信号出力よりも大きい値（絶対値）となる傾向が
あり、特に高温高湿動作を繰り返して行なうとその傾向
が顕著になることが多くの信頼性試験において確認され
ている。実験的に１〜４ブロックに対応するの制御配線
Ｇ1 〜Ｇ4 を切断し、５ブロックめからゲ−ト動作を開
始すると、図７に示すように、１ブロック以降の出力傾
向が５ブロック以降に再現されることが確認できた。
【０００８】上記現象は、ゲート動作開始後の初期の数
ブロックにおいて、制御配線Ｇｋにゲートパルスが印加
された際、制御配線Ｇｋと信号転送配線１０３とが交差
する層間絶縁膜（図示せず）において後者を移動する電
荷の一部が蓄積され、見掛け上より多くの電荷転送が行
われたことになり、信号出力の上昇という現象を引き起
こすことに起因する。すなわち、制御配線Ｇｋと信号転
送配線１０３との交差部に蓄積される電荷は、受光素子
Ｐにおける光量に比例する電荷でなく、光量に関係なく
生じるオフセット出力として扱われるものである。この
オフセット出力は、前記したＴＦＴ駆動型イメージセン
サの構成要素である配線長が長い信号転送配線１０３に
おけるリーク電流又は各所に依存する容量部分に弱く固
定されていた電荷が、ゲートパルスの強い電圧によって
前記交差部に集ってくることに起因している。特に、長
時間の高温高湿動作を行なうと、層間絶縁膜の誘電率が
大きくなるので上記現象が顕著に現れる。
ブロックにおいて、制御配線Ｇｋにゲートパルスが印加
された際、制御配線Ｇｋと信号転送配線１０３とが交差
する層間絶縁膜（図示せず）において後者を移動する電
荷の一部が蓄積され、見掛け上より多くの電荷転送が行
われたことになり、信号出力の上昇という現象を引き起
こすことに起因する。すなわち、制御配線Ｇｋと信号転
送配線１０３との交差部に蓄積される電荷は、受光素子
Ｐにおける光量に比例する電荷でなく、光量に関係なく
生じるオフセット出力として扱われるものである。この
オフセット出力は、前記したＴＦＴ駆動型イメージセン
サの構成要素である配線長が長い信号転送配線１０３に
おけるリーク電流又は各所に依存する容量部分に弱く固
定されていた電荷が、ゲートパルスの強い電圧によって
前記交差部に集ってくることに起因している。特に、長
時間の高温高湿動作を行なうと、層間絶縁膜の誘電率が
大きくなるので上記現象が顕著に現れる。
【０００９】その後、順次各ブロックのスイッチング素
子Ｔk,n のゲ−トが導通状態になるに従い、前記層間絶
縁膜に蓄積される電荷は飽和状態となり、新たに蓄積さ
れる電荷量は減少し、駆動ＩＣ１０５側で読み取る信号
出力が受光素子Ｐk,n で発生した電荷量に近づいていく
こととなる。
子Ｔk,n のゲ−トが導通状態になるに従い、前記層間絶
縁膜に蓄積される電荷は飽和状態となり、新たに蓄積さ
れる電荷量は減少し、駆動ＩＣ１０５側で読み取る信号
出力が受光素子Ｐk,n で発生した電荷量に近づいていく
こととなる。
【００１０】図６及び図７においては、上述のイメ−ジ
センサによる暗出力の読取動作を、温度８５℃，湿度８
５％で約１００時間行なった後に測定したものであり、
初期状態より強調された出力上昇傾向を示している。
尚、ノイズレベルは除いた値を記入してある。従って上
述した構造のＴＦＴ駆動型イメ−ジセンサによれば、ゲ
−ト動作開始後の初期の数ブロックにおいては、見掛け
上信号出力が大きくなるため、各受光素子Ｐk,n で発生
した電荷量を正確に読み取ることができないという問題
点が生じる。また、このような信号出力の上昇は、イメ
−ジセンサの推定寿命を短くする原因となり、イメ−ジ
センサの信頼性を悪化させるという問題点があった。
センサによる暗出力の読取動作を、温度８５℃，湿度８
５％で約１００時間行なった後に測定したものであり、
初期状態より強調された出力上昇傾向を示している。
尚、ノイズレベルは除いた値を記入してある。従って上
述した構造のＴＦＴ駆動型イメ−ジセンサによれば、ゲ
−ト動作開始後の初期の数ブロックにおいては、見掛け
上信号出力が大きくなるため、各受光素子Ｐk,n で発生
した電荷量を正確に読み取ることができないという問題
点が生じる。また、このような信号出力の上昇は、イメ
−ジセンサの推定寿命を短くする原因となり、イメ−ジ
センサの信頼性を悪化させるという問題点があった。
【００１１】本発明は上記実情に鑑みてなされたもの
で、ブロック単位で信号出力を読み取るＴＦＴ駆動型イ
メ−ジセンサにおいて、ブロック毎に導通させるスイッ
チング素子にゲ−トパルスを印加する際、ゲ−ト動作開
始後の数ブロックの受光素子における信号出力の上昇を
抑えることができるイメ−ジセンサを提供することを目
的とする。
で、ブロック単位で信号出力を読み取るＴＦＴ駆動型イ
メ−ジセンサにおいて、ブロック毎に導通させるスイッ
チング素子にゲ−トパルスを印加する際、ゲ−ト動作開
始後の数ブロックの受光素子における信号出力の上昇を
抑えることができるイメ−ジセンサを提供することを目
的とする。
【００１２】
【課題を解決するための手段】上記従来例の問題点を解
決するため請求項１のイメージセンサは、ｎ個の受光素
子を１ブロックとして複数ブロックをライン状に配列し
て成る受光素子アレイと、前記各受光素子に直列に接続
されたスイッチング素子と、該各スイッチンク素子をブ
ロック毎にオンさせるためのブロック数に対応する制御
配線と、この制御配線に前記スイッチング素子をオンさ
せるゲートパルスを印加するパルス印加手段と、信号検
出用駆動ＩＣに接続された信号転送配線とを具備し、各
受光素子で発生した電荷をブロック毎に各信号転送配線
が有する配線容量に転送して信号検出を行なうイメージ
センサにおいて、次の構成を含むことを特徴としてい
る。前記制御配線は、層間絶縁膜を介して各信号転送配
線と交差して形成されている。この制御配線と同様に層
間絶縁膜を介して各信号転送配線と交差して形成された
少なくとも１本以上のダミー制御配線を形成する。前記
ゲートパルスに先立って前記ダミー制御配線にパルスを
印加する第２のパルス印加手段を設ける。
決するため請求項１のイメージセンサは、ｎ個の受光素
子を１ブロックとして複数ブロックをライン状に配列し
て成る受光素子アレイと、前記各受光素子に直列に接続
されたスイッチング素子と、該各スイッチンク素子をブ
ロック毎にオンさせるためのブロック数に対応する制御
配線と、この制御配線に前記スイッチング素子をオンさ
せるゲートパルスを印加するパルス印加手段と、信号検
出用駆動ＩＣに接続された信号転送配線とを具備し、各
受光素子で発生した電荷をブロック毎に各信号転送配線
が有する配線容量に転送して信号検出を行なうイメージ
センサにおいて、次の構成を含むことを特徴としてい
る。前記制御配線は、層間絶縁膜を介して各信号転送配
線と交差して形成されている。この制御配線と同様に層
間絶縁膜を介して各信号転送配線と交差して形成された
少なくとも１本以上のダミー制御配線を形成する。前記
ゲートパルスに先立って前記ダミー制御配線にパルスを
印加する第２のパルス印加手段を設ける。
【００１３】請求項２のイメージセンサの駆動方法は、
多数の受光素子をｎ個の受光素子から成る複数のブロッ
クに分割し、各受光素子に接続されたスイッチング素子
を制御配線にゲートパルスを印加することによりブロッ
ク単位に導通させ、ブロック毎に各受光素子で発生した
光量に応じた電荷を信号転送配線の各配線容量に転送
し、転送された前記電荷を信号検出用駆動ＩＣにより時
系列的に読み取るイメージセンサの駆動方法において、
層間絶縁膜を介して前記各信号転送配線と交差して形成
されるダミー制御配線を設け、各スイッチング素子をブ
ロック単位に導通させるゲートパルスに先立ち、前記ダ
ミー制御配線にパルスを印加し、ダミー制御配線と前記
信号転送配線との交差部に蓄積されるオフセット出力の
要因となる電荷量を飽和状態とすることを特徴としてい
る。
多数の受光素子をｎ個の受光素子から成る複数のブロッ
クに分割し、各受光素子に接続されたスイッチング素子
を制御配線にゲートパルスを印加することによりブロッ
ク単位に導通させ、ブロック毎に各受光素子で発生した
光量に応じた電荷を信号転送配線の各配線容量に転送
し、転送された前記電荷を信号検出用駆動ＩＣにより時
系列的に読み取るイメージセンサの駆動方法において、
層間絶縁膜を介して前記各信号転送配線と交差して形成
されるダミー制御配線を設け、各スイッチング素子をブ
ロック単位に導通させるゲートパルスに先立ち、前記ダ
ミー制御配線にパルスを印加し、ダミー制御配線と前記
信号転送配線との交差部に蓄積されるオフセット出力の
要因となる電荷量を飽和状態とすることを特徴としてい
る。
【００１４】
【作用】本発明によれば、層間絶縁膜を介して各信号転
送配線と交差するダミー制御配線を形成し、各受光素子
に接続された各スイッチング素子をブロック単位に導通
させるために印加されるゲートパルスに先立ち、前記ダ
ミー制御配線にパルスを印加し、ダミー制御配線と前記
信号転送配線との交差部に蓄積されるオフセット出力の
要因となる電荷量を飽和状態とし、各スイッチング素子
をブロック単位に導通させるゲートパルスによっては、
制御配線と信号転送配線との交差部に電荷が蓄積されな
いようにする。
送配線と交差するダミー制御配線を形成し、各受光素子
に接続された各スイッチング素子をブロック単位に導通
させるために印加されるゲートパルスに先立ち、前記ダ
ミー制御配線にパルスを印加し、ダミー制御配線と前記
信号転送配線との交差部に蓄積されるオフセット出力の
要因となる電荷量を飽和状態とし、各スイッチング素子
をブロック単位に導通させるゲートパルスによっては、
制御配線と信号転送配線との交差部に電荷が蓄積されな
いようにする。
【００１５】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本実施例に係るイメ−ジセンサは、図１の
等価回路に示すように、６４個の受光素子Ｐを１ブロッ
クとし、このブロックを４０個有して成る受光素子アレ
イ（受光素子Ｐ1,1 〜Ｐ40,64 ）と、各受光素子Ｐk,n
(k=1〜40,n=1〜64) にそれぞれ接続され、電荷転送部と
して機能するスイッチング素子Ｔk,n (k=1〜40,n=1〜6
4) と、スイッチング素子Ｔk,n の導通により受光素子
Ｐに発生した電荷がブロック毎に転送される信号転送配
線１や後述するダミ−制御配線２６及び制御配線２７が
形成された多層配線１０と、前記信号転送配線１に転送
された電荷による電位変化を出力線２（ＣＯＭ）に時系
列的に抽出するよう駆動する駆動ＩＣ３とを有してい
る。
ら説明する。本実施例に係るイメ−ジセンサは、図１の
等価回路に示すように、６４個の受光素子Ｐを１ブロッ
クとし、このブロックを４０個有して成る受光素子アレ
イ（受光素子Ｐ1,1 〜Ｐ40,64 ）と、各受光素子Ｐk,n
(k=1〜40,n=1〜64) にそれぞれ接続され、電荷転送部と
して機能するスイッチング素子Ｔk,n (k=1〜40,n=1〜6
4) と、スイッチング素子Ｔk,n の導通により受光素子
Ｐに発生した電荷がブロック毎に転送される信号転送配
線１や後述するダミ−制御配線２６及び制御配線２７が
形成された多層配線１０と、前記信号転送配線１に転送
された電荷による電位変化を出力線２（ＣＯＭ）に時系
列的に抽出するよう駆動する駆動ＩＣ３とを有してい
る。
【００１６】各受光素子Ｐは、光導電部材（例えばアモ
ルファスシリコン）を金属電極（クロム等）と透明電極
（ＩＴＯ等）とで挟んだ薄膜サンドイッチ構造で構成さ
れている。信号転送配線１は、図１及び図２に示すよう
に、副走査方向に沿って各ブロック毎にｎ（６４）本形
成された縦配線２１，層間絶縁膜２２，主走査方向に沿
ったｋ（４０）本の横配線２３を絶縁基板２０上に積層
形成した薄膜構造で構成されている（第１ブロックの信
号転送配線１は縦配線２１のみで形成されている。）。
各縦配線２１と各横配線２３とは、所望箇所（第１図に
示すコンタクトホ−ル２４）において、層間絶縁膜２２
に形成したコンタクトホ−ル２４を介して接続すること
により、マトリックス状の配線を構成している。また、
信号転送配線１上には保護膜２５が形成されている。
ルファスシリコン）を金属電極（クロム等）と透明電極
（ＩＴＯ等）とで挟んだ薄膜サンドイッチ構造で構成さ
れている。信号転送配線１は、図１及び図２に示すよう
に、副走査方向に沿って各ブロック毎にｎ（６４）本形
成された縦配線２１，層間絶縁膜２２，主走査方向に沿
ったｋ（４０）本の横配線２３を絶縁基板２０上に積層
形成した薄膜構造で構成されている（第１ブロックの信
号転送配線１は縦配線２１のみで形成されている。）。
各縦配線２１と各横配線２３とは、所望箇所（第１図に
示すコンタクトホ−ル２４）において、層間絶縁膜２２
に形成したコンタクトホ−ル２４を介して接続すること
により、マトリックス状の配線を構成している。また、
信号転送配線１上には保護膜２５が形成されている。
【００１７】また、絶縁基板２０上には、ブロック数に
等しい数の制御配線２７（Ｇk ）及び、この制御配線２
７の外側位置に、制御配線２７と同様に層間絶縁膜２２
を介して信号転送配線１の一部となる各横配線２３と交
差する複数（実施例の場合５本）のダミ−制御配線２６
（Ｄ1 〜Ｄ5 ）が形成されている。ダミ−制御配線２６
及び制御配線２７は、Ｄ1 …Ｄ5 Ｇ1 …Ｇ40の順にＴＦ
Ｔ制御回路４の各ビットに接続し、順次ゲ−トパルスが
印加するように構成されている。ダミ−制御配線２６及
び制御配線２７は、前記信号転送配線１と同様に縦配線
と横配線とから構成されている。すなわち、図１におい
て、ダミ−制御配線２６及び制御配線２７の縦のライン
は前記縦配線２１と同じ金属をパタ−ニングする際に形
成され、横のラインは前記横配線２３と同じ金属をパタ
−ニングする際に形成される。そして、信号転送配線１
と同様に、縦ラインと横ラインとを層間絶縁膜２２に形
成したコンタクトホ−ル２４により接続するマトリック
ス構造としている。
等しい数の制御配線２７（Ｇk ）及び、この制御配線２
７の外側位置に、制御配線２７と同様に層間絶縁膜２２
を介して信号転送配線１の一部となる各横配線２３と交
差する複数（実施例の場合５本）のダミ−制御配線２６
（Ｄ1 〜Ｄ5 ）が形成されている。ダミ−制御配線２６
及び制御配線２７は、Ｄ1 …Ｄ5 Ｇ1 …Ｇ40の順にＴＦ
Ｔ制御回路４の各ビットに接続し、順次ゲ−トパルスが
印加するように構成されている。ダミ−制御配線２６及
び制御配線２７は、前記信号転送配線１と同様に縦配線
と横配線とから構成されている。すなわち、図１におい
て、ダミ−制御配線２６及び制御配線２７の縦のライン
は前記縦配線２１と同じ金属をパタ−ニングする際に形
成され、横のラインは前記横配線２３と同じ金属をパタ
−ニングする際に形成される。そして、信号転送配線１
と同様に、縦ラインと横ラインとを層間絶縁膜２２に形
成したコンタクトホ−ル２４により接続するマトリック
ス構造としている。
【００１８】各スイッチング素子Ｔは、前記受光素子Ｐ
と同様に薄膜積層構造で形成され、ゲ−ト電極Ｇ，ソ−
ス電極Ｓ，ドレイン電極Ｄを有し、ドレイン電極Ｄは受
光素子Ｐ側に，ソ−ス電極Ｓは共通信号線側にそれぞれ
接続されている。また、スイッチング素子Ｔk,n のゲ−
ト電極Ｇはブロック毎にそれぞれ前記制御配線Ｇk （k=
1〜40）に接続され、ＴＦＴ制御回路４からの電圧ＶG
の印加によりブロック毎にオン・オフ制御して６４個の
受光素子Ｐに発生する電荷を順次並列に信号転送配線１
が有する各配線容量ＣL に転送するようになっている。
と同様に薄膜積層構造で形成され、ゲ−ト電極Ｇ，ソ−
ス電極Ｓ，ドレイン電極Ｄを有し、ドレイン電極Ｄは受
光素子Ｐ側に，ソ−ス電極Ｓは共通信号線側にそれぞれ
接続されている。また、スイッチング素子Ｔk,n のゲ−
ト電極Ｇはブロック毎にそれぞれ前記制御配線Ｇk （k=
1〜40）に接続され、ＴＦＴ制御回路４からの電圧ＶG
の印加によりブロック毎にオン・オフ制御して６４個の
受光素子Ｐに発生する電荷を順次並列に信号転送配線１
が有する各配線容量ＣL に転送するようになっている。
【００１９】次に前記ダミ−制御配線２６の作用につい
て図３及び図４を参照して説明する。ダミ−制御配線２
６には、各受光素子Ｐk,n に接続された各スイッチング
素子Ｔk,n をブロック単位に導通させるために印加され
るゲ−トパルスに先立ち、ＴＦＴ制御回路４からゲ−ト
パルスと同様のパルスが印加される。そして、５本のダ
ミ−制御配線２６に順次パルスが印加された後、各制御
配線２７に各スイッチング素子ＴＴk,n をブロック毎に
オン・オフ制御するゲ−トパルスが順次印加される。
て図３及び図４を参照して説明する。ダミ−制御配線２
６には、各受光素子Ｐk,n に接続された各スイッチング
素子Ｔk,n をブロック単位に導通させるために印加され
るゲ−トパルスに先立ち、ＴＦＴ制御回路４からゲ−ト
パルスと同様のパルスが印加される。そして、５本のダ
ミ−制御配線２６に順次パルスが印加された後、各制御
配線２７に各スイッチング素子ＴＴk,n をブロック毎に
オン・オフ制御するゲ−トパルスが順次印加される。
【００２０】図３は、ダミ−制御配線２６と、これと交
差する各信号転送配線１との間の層間絶縁膜２２に生じ
る総容量をモデル化したものであり、ダミ−制御配線２
６に順次パルスが印加されると、ダミ−制御配線２６と
信号転送配線１との交差部に蓄積される電荷が飽和状態
となっていくことを表している。図では第３ゲ−トにパ
ルスが印加した時点から交差部に蓄積される電荷が飽和
状態となり、以後はゲ−トパルスの印加によって交差部
に蓄積される電荷は変化しない。
差する各信号転送配線１との間の層間絶縁膜２２に生じ
る総容量をモデル化したものであり、ダミ−制御配線２
６に順次パルスが印加されると、ダミ−制御配線２６と
信号転送配線１との交差部に蓄積される電荷が飽和状態
となっていくことを表している。図では第３ゲ−トにパ
ルスが印加した時点から交差部に蓄積される電荷が飽和
状態となり、以後はゲ−トパルスの印加によって交差部
に蓄積される電荷は変化しない。
【００２１】これをグラフで表現すると図４のようにな
り、ブロック数が３以後の制御配線（１〜５まではダミ
−の制御配線）に印加されるゲ−トパルスにより蓄積さ
れる電荷量は一定となる。ｋブロックめのゲ−トパルス
の印加の後は、蓄積電荷は放電されて初期状態に戻る。
り、ブロック数が３以後の制御配線（１〜５まではダミ
−の制御配線）に印加されるゲ−トパルスにより蓄積さ
れる電荷量は一定となる。ｋブロックめのゲ−トパルス
の印加の後は、蓄積電荷は放電されて初期状態に戻る。
【００２２】上記実施例では、ダミ−制御配線２６を制
御配線２７の外側位置に形成したが、層間絶縁膜２２を
介して信号転送配線１と交差する位置ならいずれに形成
してもよく、例えば、制御配線２７と制御配線２７との
間に形成してもよい。
御配線２７の外側位置に形成したが、層間絶縁膜２２を
介して信号転送配線１と交差する位置ならいずれに形成
してもよく、例えば、制御配線２７と制御配線２７との
間に形成してもよい。
【００２３】本実施例によれば、各スイッチング素子Ｔ
ｋ，ｎをブロック単位に導通させて電荷転送を行なうゲ
ートパルスに先立ち、ダミー制御配線２６にパルスを印
加させることにより、このパルスの電圧によりオフセッ
ト出力に寄与する信号転送配線１に存在する電荷が信号
転送配線１とダミー制御配線２６との交差部に集まり、
この交差部に蓄積される電荷量を飽和状態とする。従っ
て、ゲートパルスを印加する場合、ゲート動作開始後の
数ブロックにおいても、信号転送配線１の横配線２３と
制御配線２７との交差部に電荷が蓄積しないようにする
ことができる。
ｋ，ｎをブロック単位に導通させて電荷転送を行なうゲ
ートパルスに先立ち、ダミー制御配線２６にパルスを印
加させることにより、このパルスの電圧によりオフセッ
ト出力に寄与する信号転送配線１に存在する電荷が信号
転送配線１とダミー制御配線２６との交差部に集まり、
この交差部に蓄積される電荷量を飽和状態とする。従っ
て、ゲートパルスを印加する場合、ゲート動作開始後の
数ブロックにおいても、信号転送配線１の横配線２３と
制御配線２７との交差部に電荷が蓄積しないようにする
ことができる。
【００２４】また、実施例によれば、ダミ−制御配線２
６を５本設けることにより、各ブロックにおける出力上
昇は特性上問題のないレベルにすることができ、また、
高温，高湿動作試験 （８５℃，８５％ＲＨ）で３００
時間動作後においても、試験前の初期の特性を維持する
ことができた。
６を５本設けることにより、各ブロックにおける出力上
昇は特性上問題のないレベルにすることができ、また、
高温，高湿動作試験 （８５℃，８５％ＲＨ）で３００
時間動作後においても、試験前の初期の特性を維持する
ことができた。
【００２５】実施例によればダミ−制御配線２６を５本
設けたが、ダミ−制御配線２６の本数は、各種イメ−ジ
センサのブロック間における出力上昇が生じないよう
に、適宜設計して定めればよい。
設けたが、ダミ−制御配線２６の本数は、各種イメ−ジ
センサのブロック間における出力上昇が生じないよう
に、適宜設計して定めればよい。
【００２６】
【発明の効果】本発明によれば、スイッチング素子を導
通させるゲ−トパルスによっては、制御配線と信号転送
配線との交差部に電荷が蓄積されないので、本来受光素
子で発生する電荷量を信号電荷として検出することがで
き、正確な画像信号を読み取ることができる。その結
果、イメ−ジセンサのＳ／Ｎ比を向上させることができ
る。
通させるゲ−トパルスによっては、制御配線と信号転送
配線との交差部に電荷が蓄積されないので、本来受光素
子で発生する電荷量を信号電荷として検出することがで
き、正確な画像信号を読み取ることができる。その結
果、イメ−ジセンサのＳ／Ｎ比を向上させることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例に係るイメ−ジセンサの等価
回路説明図である。
回路説明図である。
【図２】本発明の実施例のイメ−ジセンサの多層配線の
一部分の断面説明図である。
一部分の断面説明図である。
【図３】ダミ−制御配線と信号転送配線とが交差する絶
縁層に生じる容量の変化を示すモデル図である。
縁層に生じる容量の変化を示すモデル図である。
【図４】ゲ−トパルスを順次印加する際に層間絶縁膜に
蓄積される電荷量を示したグラフである。
蓄積される電荷量を示したグラフである。
【図５】従来のＴＦＴ駆動型イメ−ジセンサの等価回路
図である。
図である。
【図６】ＴＦＴ駆動型イメ−ジセンサのゲ−ト動作開始
後の数ブロックについての暗出力を測定したグラフであ
る。
後の数ブロックについての暗出力を測定したグラフであ
る。
【図７】図６のＴＦＴ駆動型イメ−ジセンサにおいて、
第１〜第４ブロックに対応するスイッチング素子のオ
ン，オフ制御を行なう制御配線を切断した場合の暗出力
を測定したグラフである。
第１〜第４ブロックに対応するスイッチング素子のオ
ン，オフ制御を行なう制御配線を切断した場合の暗出力
を測定したグラフである。
１ 信号転送配線 ２ 出力線 ３ 駆動ＩＣ ４ ＴＦＴ駆動回路 １０ 多層配線 ２０ 絶縁基板 ２１ 縦配線 ２２ 層間絶縁膜 ２３ 横配線 ２５ 保護膜 ２６ ダミ−制御配線 ２７ 制御配線 Ｐ 受光素子 Ｔ スイッチング素子 ＣL 配線容量
Claims (2)
- 【請求項１】 ｎ個の受光素子を１ブロックとして複数
ブロックをライン状に配列して成る受光素子アレイと、 前記各受光素子に直列に接続されたスイッチング素子
と、 該各スイッチング素子をブロック毎にオンさせるための
ブロック数に対応する制御配線と、この制御配線に前記スイッチング素子をオンさせるゲー
トパルスを印加するパルス印加手段と、 信号検出用駆動ＩＣに接続された信号転送配線とを具備
し、 各受光素子で発生した電荷をブロック毎に各信号転送配
線が有する配線容量に転送して信号検出を行なうイメー
ジセンサにおいて、 前記制御配線は層間絶縁膜を介して各信号転送配線と交
差して形成されるとともに、 該制御配線と同様に層間絶縁膜を介して各信号転送配線
と交差して形成された少なくとも１本以上のダミー制御
配線を形成し、 前記ゲートパルスに先立って前記ダミー制御配線にパル
スを印加する第２のパルス印加手段を設けた ことを特徴
とするイメージセンサ。 - 【請求項２】 多数の受光素子をｎ個の受光素子から成
る複数のブロックに分割し、各受光素子に接続されたス
イッチング素子を制御配線にゲートパルスを印加するこ
とによりブロック単位に導通させ、ブロック毎に各受光
素子で発生した光量に応じた電荷を信号転送配線の各配
線容量に転送し、転送された前記電荷を信号検出用駆動
ＩＣにより時系列的に読み取るイメージセンサの駆動方
法において、層間絶縁膜を介して前記各信号転送配線と交差して形成
されるダミー制御配線を設け、 各スイッチング素子をブロック単位に導通させるゲート
パルスに先立ち、前記ダミー制御配線にパルスを印加
し、ダミー制御配線と前記信号転送配線との交差部に蓄
積されるオフセット出力の要因となる電荷量を飽和状態
とすることを特徴とするイメージセンサの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3012605A JP2513084B2 (ja) | 1991-01-11 | 1991-01-11 | イメ−ジセンサ及びその駆動方法 |
| US07/772,779 US5291292A (en) | 1991-01-11 | 1991-10-07 | Image sensor and method of driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3012605A JP2513084B2 (ja) | 1991-01-11 | 1991-01-11 | イメ−ジセンサ及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313947A JPH04313947A (ja) | 1992-11-05 |
| JP2513084B2 true JP2513084B2 (ja) | 1996-07-03 |
Family
ID=11809987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3012605A Expired - Fee Related JP2513084B2 (ja) | 1991-01-11 | 1991-01-11 | イメ−ジセンサ及びその駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5291292A (ja) |
| JP (1) | JP2513084B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103350156A (zh) * | 2013-06-28 | 2013-10-16 | 宜兴华威封头有限公司 | 一种不锈钢封头的温压成型工艺 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960007914B1 (ko) * | 1992-12-26 | 1996-06-15 | 엘지전자 주식회사 | 밀착 영상 센서 |
| JP2856034B2 (ja) * | 1993-06-28 | 1999-02-10 | 日本電気株式会社 | 密着型イメージセンサ |
| JP4035194B2 (ja) | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | Ｘ線検出装置及びｘ線検出システム |
| US5981931A (en) * | 1996-03-15 | 1999-11-09 | Kabushiki Kaisha Toshiba | Image pick-up device and radiation imaging apparatus using the device |
| JP7467380B2 (ja) * | 2021-03-18 | 2024-04-15 | 株式会社東芝 | 固体撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226970A (ja) * | 1985-07-26 | 1987-02-04 | Nec Corp | 電荷検出回路 |
| JPS639358A (ja) * | 1986-06-30 | 1988-01-16 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JPH0758769B2 (ja) * | 1990-08-20 | 1995-06-21 | 富士ゼロックス株式会社 | イメージセンサ |
-
1991
- 1991-01-11 JP JP3012605A patent/JP2513084B2/ja not_active Expired - Fee Related
- 1991-10-07 US US07/772,779 patent/US5291292A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103350156A (zh) * | 2013-06-28 | 2013-10-16 | 宜兴华威封头有限公司 | 一种不锈钢封头的温压成型工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5291292A (en) | 1994-03-01 |
| JPH04313947A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3021971B2 (ja) | イメージセンサ | |
| WO1997042661A1 (en) | High resolution flat panel for radiation imaging | |
| JP2513084B2 (ja) | イメ−ジセンサ及びその駆動方法 | |
| JP3006216B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| US5070236A (en) | Image sensor with load capacitors formed from common and individual electrodes | |
| US5204519A (en) | Close-contact image sensing device having a reset switch | |
| US4886977A (en) | Photoelectric converter provided with voltage dividing means | |
| US5196721A (en) | Image reading device | |
| JP2910485B2 (ja) | 画像読取装置及び画像読取方法 | |
| US5065171A (en) | Image sensor with uniformly dispersed storage capacitors | |
| US5041913A (en) | Image sensor crosstalk cancelling method | |
| JPS6267864A (ja) | 原稿読み取り装置 | |
| US5198905A (en) | Image sensor having an electrical interference reducing wire structure | |
| JPH07326720A (ja) | イメージセンサ | |
| JPH06164924A (ja) | イメージセンサ | |
| US5264938A (en) | Image sensor | |
| JPH04321272A (ja) | イメージセンサ | |
| JPH065834A (ja) | イメージセンサ | |
| JP3094554B2 (ja) | 画像読み取り装置 | |
| JP2939505B2 (ja) | 画像読取装置 | |
| JPH04346565A (ja) | 画像読取装置 | |
| JP2864693B2 (ja) | イメージセンサ | |
| JP3279094B2 (ja) | イメージセンサ | |
| JPH06120475A (ja) | ２次元イメージセンサ | |
| JPH07123161B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |