JP3094554B2 - 画像読み取り装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ、スキャ
ナー、デジタルコピア（商標）、光学式文字読み取り装
置等の画像入力装置に用いられる画像読み取り装置に係
り、特に読み取り部分のイメージセンサを主査方向に複
数配列しても副主査方向の読み取りのずれをなくした画
像読取り装置に関する。

【０００２】

【従来の技術】従来のイメージセンサにおいて、特に密
着型イメージセンサは、原稿等の画像情報を１対１に投
影し、電気信号に変換するものである。この場合、投影
した画像を多数の画素（受光素子）に分割し、各受光素
子で発生した電荷を薄膜トランジスタスイッチ（ＴＦ
Ｔ）を使って特定のブロック単位で配線間の容量に一時
蓄積して、電気信号として数百ＫＨｚから数ＭＨｚまで
の速度で時系列的に順次読み出すＴＦＴ駆動型イメージ
センサがある。

【０００３】このＴＦＴ駆動型イメージセンサは、ＴＦ
Ｔの動作により単一の駆動用ＩＣで読み取りが可能とな
るので、イメージセンサを駆動する駆動用ＩＣの個数を
少なくするものである。

【０００４】ＴＦＴ駆動型イメージセンサは、例えば、
その等価回路図を図５に示すように、原稿幅と略同じ長
さのライン状の受光素子アレイ１１と、各受光素子１
１′に１：１に対応する複数個の薄膜トランジスタＴi,
j (i=1〜N, j=1〜n)から成る電荷転送部１２とマトリッ
クス形状の多層配線１３とから構成されている。

【０００５】前記受光素子アレイ１１は、Ｎ個のブロッ
クの受光素子群に分割され、一つの受光素子群を形成す
るｎ個の受光素子１１′は、フォトダイオードＰi,j (i
=1〜N, j=1〜n)により等価的に表すことができる。各受
光素子１１′は各薄膜トランジスタＴi,j のドレイン電
極にそれぞれ接続され、そして、薄膜トランジスタＴi,
j のソース電極は、マトリックス状に形成された多層配
線１３を介して受光素子群毎にｎ本の共通信号線１４に
それぞれ接続され、更に共通信号線１４は駆動用ＩＣ１
５に接続されている。

【０００６】各薄膜トランジスタＴi,j のゲ−ト電極に
は、ブロック毎に導電するようにゲ−ト発生回路１６が
接続されている。各受光素子１１′で発生する光電荷は
一定時間受光素子の寄生容量と薄膜トランジスタＴi,j
のドレイン・ゲ−ト間のオーバーラップ容量に蓄積され
た後、薄膜トランジスタＴi,j を電荷転送用のスイッチ
として用いてブロック毎に順次多層配線１３の配線容量
Ｃi (i=1〜n)に転送蓄積される。

【０００７】すなわち、ゲートパルス発生回路１６から
のゲートパルスφＧ１により、第１のブロックの薄膜ト
ランジスタＴ1,1 〜1,n がオンとなり、第１のブロック
の各受光素子１１′で発生して蓄積された電荷が各配線
容量Ｃi に転送蓄積される。そして、各配線容量Ｃi に
転送蓄積された電荷により各共通信号線１４の電位が変
化し、この電圧値を駆動用ＩＣ１５内のアナログスイッ
チＳＷi (i=1〜n)を順次オンにして時系列的に出力線１
７に抽出するものである。

【０００８】そして、次にゲートパルスφＧ２〜φＧｎ
により第２〜第Ｎのブロックの薄膜トランジスタＴ2,1
〜Ｔ2,n からＴN,1 〜ＴN,n までがそれぞれオンにする
ことによりブロック毎に受光素子側の電荷が転送され、
順次読み出すことにより原稿の主走査方向の１ラインの
画像信号を得、ローラ等の原稿送り手段（図示せず）に
より原稿を移動させて前記動作を繰り返し、原稿全体の
画像信号を得るものである（特開昭６２−６７８６９号
公報参照）。

【０００９】

【発明が解決しようとする課題】上記従来の順次信号読
み出し方式の一次元ＴＦＴ駆動型イメージセンサを用い
て、さらに高速に原稿を読み取らせようとすると、上記
一次元イメージセンサを複数個主走査方向に配列して並
列読み出しを行うことが考えられていた。また、Ａ０サ
イズ等の長尺センサを作成する場合には、同様に数個の
順次信号読み出し方式の一次元ＴＦＴ駆動型イメージセ
ンサを主査方向に並列につなぎ合わせて読み取らせる必
要があった。

【００１０】しかしながら、上記の順次信号読み出し方
式の一次元ＴＦＴ駆動型イメージセンサを主査方向に並
列につなぎ合わせて配列した画像読み取り装置では、図
６の画像読み取りの模式図に示すように、上記イメージ
センサと並列する隣接のイメージセンサとの間のつなぎ
目で副走査方向に画素読み取りのずれが生じることがあ
り、副走査方向の高解像度化を防げるという問題点があ
った。

【００１１】図６に示すような副走査方向のずれは、一
次元ＴＦＴ駆動型イメージセンサが主走査方向に画素を
ブロック単位で読むのに対して、原稿又はイメージセン
サを副走査方向に相対的に移動させるために、１つのイ
メージセンサの内で最初に読んだブロックと最後に読ん
だブロックとでは、読み出した画素位置が副走査方向に
異なり、特にイメージセンサをつなぎ合わせた箇所で最
も副走査方向のずれが大きく現れるようになっていたも
のである。

【００１２】本発明は上記実情に鑑みて為されたもの
で、並列につなぎ合わせたイメージセンサの場合に、駆
動用ＩＣへ順次信号読み出しを行う前に信号電荷を新た
に設けた容量へ一括転送を行い、更に信号線間の容量に
順次転送を行うことで、副走査方向のブロック毎の画素
読み取りのずれ及びセンサのつなぎ合わせ部分での画素
読み取りのずれをなくすことができる画像読み取り装置
を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、複数の受光素子を１ブロックと
して複数ブロックを主走査方向に配列した受光素子アレ
イと、前記受光素子にそれぞれ接続し、前記受光素子で
発生した電荷を前記ブロック単位に転送するスイッチン
グ素子とを有するイメージセンサを前記受光素子アレイ
が前記主走査方向に複数配列されるよう形成された画像
読み取り装置において、前記受光素子と前記スイッチイ
ング素子との間に前記受光素子の電荷が一括して転送さ
れる一括転送用の容量を設け、前記受光素子と前記一括
転送用の容量との間に全受光素子の電荷を同じタイミン
グで前記一括転送用の容量に転送する一括転送用スイッ
チング素子を設けたことを特徴としている。

【００１４】

【作用】本発明によれば、複数の受光素子を１ブロック
として複数ブロックから成る受光素子アレイと、受光素
子にそれぞれ接続するスイッチング素子とを有するイメ
ージセンサを主走査方向に受光素子アレイが複数配列さ
れるよう形成された画像読み取り装置において、受光素
子とスイッチング素子との間に受光素子で発生した電荷
を一括して転送する一括転送用スイッチング素子と該電
荷が一括して転送される一括転送用の容量を設けている
ので、画像読み取り装置の主走査方向の１ラインの全画
素を同一タイミングで読み取ることができるため、副走
査方向のブロック単位での画素の読みずれ及びセンサの
つなぎ目での読みずれをなくすことができる。

【００１５】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。１図は、本発明の一実施例に係る１個のイ
メージセンサの等価回路図である。尚、図５と同様の構
成をとる部分については同一の符号を付して説明する。

【００１６】本実施例のイメージセンサは、複数の受光
素子１１′を１ブロックとし、複数（第１〜第Ｎ）のブ
ロックから成る受光素子アレイ１１と、受光素子１１′
からそれぞれ引き出された信号線上に一括転送用のスイ
ッチング素子２１′と一括転送用容量（ＣL'）２２′が
形成され、それらが複数個主走査方向に一括転送用スイ
ッチング素子アレイ２１と一括転送用容量アレイ２２と
を構成している。

【００１７】更に、各ブロック毎に電荷転送を行う為の
ブロック選択・転送用のスイッチング素子１２′が一括
転送用容量２２′に接続するよう設けられ、そしてブロ
ック選択・転送用のスイッチング素子１２′が主査方向
に複数配列されてブロック選択・転送用スイッチング素
子アレイ１２が構成されている。ブロック選択・転送用
スイッチング素子１２′から引き出された信号線は、マ
トリックス構造の多層配線１３に接続され、多層配線１
３からは１ブロック内の受光素子数の共通信号線１４が
引き出され、駆動用ＩＣ１５のアナログマルチプレクサ
に接続されている。そして、共通信号線１４には、それ
ぞれ負荷容量（ＣL ）が形成されている。そして、ブロ
ック選択・転送用スイッチング素子１２′には、ブロッ
ク単位にゲート電圧ＶG1〜ＶGnが印加されるようになっ
ている。

【００１８】本実施例の受光素子１１′の構成は、基板
上に形成されたクロム（Ｃｒ）から成る金属電極と個別
電極となるよう形成された酸化インジウム・スズ（ＩＴ
Ｏ）等から成る透明電極とでアモルファスシリコン（ａ
−Ｓｉ）の光導電層を挟んだサンドイッチ型のフォトダ
イオードとなっている。

【００１９】また、一括転送用のスイッチング素子２
１′及びブロック選択・転送用スイッチング素子１２′
の構成は、基板上にＣｒのゲート電極、窒化シリコン
（ＳｉＮx ）のゲート絶縁層、ａ−Ｓｉの半導体活性
層、ＳｉＮx のチャネル保護層を順次積層し、チャネル
保護層を挟んでｎ+ アモルファスシリコン（ｎ+ ａ−Ｓ
ｉ）のオーミックコンタクト層、Ｃｒのソース・ドレイ
ン電極が形成される逆スタガ型の薄膜トランジスタ（Ｔ
ＦＴ）となっている。

【００２０】そして、受光素子１１′の共通電極にはバ
イアス電圧ＶB がフォトダイオードに対して逆バイアス
となるようプラス（＋）のバイアス電圧が掛けられけて
いる。また、一括転送用スイッチング素子２１′に印加
される電圧ＶGTは一括転送用のゲートパルスとなってお
り、ブロック選択・転送用スイッチング素子１２′に印
加する電圧ＶG1…ＶGnはブロック選択用のゲートパルス
となっている。

【００２１】本実施例のイメージセンサの受光素子、一
括転送用スイッチング素子（一括転送用ＴＦＴ）、一括
転送用容量、ブロック選択・転送用スイッチング素子
（ブロック選択・転送用ＴＦＴ）の構成について、図２
の平面説明図を使って説明する。

【００２２】フォトダイオード（受光素子）１１′の個
別電極となる透明電極２５からアルミニウム（Ａｌ）の
配線３０ａが引き出され、一括転送用ＴＦＴ２１′のド
レイン電極３１ａに接続している。そして、一括転送用
ＴＦＴ２１′のソース電極３２ａは、Ａｌの配線３０ｂ
を介して一括転送用容量２２′の一端に接続し、容量２
２′の他端はブロック選択・転送用ＴＦＴ１２′のドレ
イン電極３１ｂに接続している。また、ブロック選択・
転送用ＴＦＴ１２′のソース電極３２ｂから引き出され
たＡｌの配線３０ｃはマトリックス状の多層配線１３に
接続している。

【００２３】尚、フォトダイオード１１′の金属電極２
４は主走査方向に帯状に形成され、アレイに対して共通
電極となっていて、バイアス電圧ＶB が印加されてい
る。また、一括転送用容量２２′は、Ｃｒ等で形成され
た下部電極とＡｌ等で形成された上部電極とで絶縁層を
挟んだ構成となっている。

【００２４】次に、本実施例の画像読み取り装置におけ
る動作を図３のタイミングチャート図及び図２を使って
説明する。尚、バイアス電圧ＶB には５Ｖの電圧が掛け
られており、受光素子のフォトダイオードについてショ
ットキーダイオードの逆バイアス状態となっている。

【００２５】蓄積時間中にフォトダイオードで発生した
電子・正孔対が蓄積されて信号電荷となるものであり、
この信号電荷を一括転送用ＴＦＴ２１′のゲート電極３
３ａに電圧ＶGTのゲートパルスを加えることで一括転送
用容量アレイ２２に全ブロック同時に一括して転送を行
うものである。イメージセンサの受光素子アレイ１１が
主走査方向に複数配列されている場合には、全てのイメ
ージセンサの一括転送用ＴＦＴを同じタイミングで動作
させるようにする。

【００２６】各々の一括転送用容量２２′に転送された
信号電荷は各ブロック毎にブロック選択・転送用ＴＦＴ
１２′のゲート電極３３ｂに電圧ＶG1〜ＶGnのゲートパ
ルスを順次印加することで駆動用ＩＣ１５のアナログマ
ルチプレクサにブロック単位に信号電荷が順次転送され
る。電圧ＶGTのゲートパルス及び電圧ＶG1〜ＶGnのゲー
トパルスのタイミングは図３に示すように、電圧ＶGTが
一括してオンになった後に、電圧ＶG1〜ＶGnを順次印加
するようになっている。

【００２７】尚、本実施例の受光素子アレイを主走査方
向に複数配列した画像読み取り装置を考えると、上記電
圧ＶGTは全てのイメージセンサの一括転送用ＴＦＴ２
１′のゲート電極を同時にオンすることにより、複数の
イメージセンサのつなぎ目での副走査方向のずれを解消
することができる。

【００２８】そして、一括転送用容量２２′の容量（Ｃ
L'）は、フォトダイオードの付加容量（ＣP ）との関係
から、転送効率が容量分解比＝ＣL'／（ＣL'＋ＣP ）で
表されるので、転送効率を上げるためにＣP ＜＜ＣL'と
なるように設計するのが望ましいが、本実施例では、一
括転送とブロック転送の二段転送であるため、一括転送
用容量（ＣL'）２２′から共通信号線の負荷容量（ＣL
）に転送する転送効率が下がるという問題が生じるた
め、感度を上げるためには一括転送用容量（ＣL'）の値
を共通信号線の負荷容量（ＣL ）に比べて小さくなるよ
うな適切な値にすることにより改善できる。つまり、一
括転送用容量（ＣL'）の値をフォトダイオードの付加容
量（ＣP ）より大きくするが、共通信号線の負荷容量
（ＣL ）の値に比べて小さくするようにする。

【００２９】しかしながら、一括転送用容量２２′の容
量（ＣL'）と共通信号線の負荷容量（ＣL ）の関係によ
っては、転送されない信号電荷が一括転送用容量２２′
に残留することになるので、信号リセット用の薄膜トラ
ンジスタスイッチング素子（信号リセット用ＴＦＴ）を
更に一括転送用容量２２′に設けて、残留電荷をリセッ
トすることが考えられる。

【００３０】図４は、信号リセット用ＴＦＴ付きのイメ
ージセンサの等価回路図を示す。電圧ＶGTは一括転送用
のゲートパルスであり、電圧ＶGRはリセット用のゲート
パルスである。動作タイミングは図３に示すように、ブ
ロック選択・転送用ＴＦＴ１２′がブロック単位に順次
オンして一括転送用容量２２′の電荷を駆動用ＩＣ１５
に転送し終えた後に、信号リセット用ＴＦＴ２３を全部
同時にオンして全ての一括転送用容量２２′のリセット
を行うようになっている。

【００３１】本実施例の画像読み取り装置によれば、受
光素子１１′とブロック選択・転送用ＴＦＴ１２′との
間に一括転送用ＴＦＴ２１′と一括転送用容量２２′を
付加して、信号電荷の一括転送を行うことにより、読み
取った画像信号は全画素同時に同一ラインを読み取るこ
とになるので、ブロック単位での読みずれをなくすこと
ができ、またセンサを主走査方向につなぎ合わせた場合
でも、副走査方向のセンサ間のつなぎ目のずれをなくす
ことができ、高速動作で副走査方向の高解像度化を図る
ことができる効果がある。

【００３２】また、図４に示した信号リセット用ＴＦＴ
を設けた別の実施例の画像読み取り装置によれば、一括
転送用容量２２′にリセット用ＴＦＴ２３を設けること
で、共通信号線の負荷容量に転送されずに一括転送用容
量２２′に残った電荷をリセット用ＴＦＴ２３のリセッ
ト動作により取り除くことができるので、読み取りにお
ける残像を除去して、正確な信号電荷を出力することが
でき、画像読み取り装置を高性能とすることができる効
果がある。

【００３３】

【発明の効果】本発明によれば、複数の受光素子を１ブ
ロックとして複数ブロックから成る受光素子アレイと、
受光素子にそれぞれ接続するスイッチング素子とを有す
るイメージセンサを主走査方向に受光素子アレイが複数
配列されるよう形成された画像読み取り装置において、
受光素子とスイッチング素子との間に受光素子で発生し
た電荷を一括して転送する一括転送用スイッチング素子
と該電荷が一括して転送される一括転送用の容量を設け
ているので、画像読み取り装置の主走査方向の１ライン
の全画素を同一タイミングで読み取ることができるた
め、副走査方向のブロック単位での画素の読みずれ及び
センサのつなぎ目での読みずれをなくすことができ、副
走査方向の高解像度化を図ることができる効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施例に係るイメージセンサの等
価回路図である。

【図２】 本実施例のイメージセンサの平面説明図であ
る。

【図３】 ゲートパルスのタイミング図である。

【図４】 別の実施例の等価回路図である。

【図５】 従来のイメージセンサの等価回路図である。

【図６】 イメージセンサの画像読み取りの模式図であ
る。

【符号の説明】

１１…受光素子アレイ、 １２…ブロック選択・転送用
スイッチング素子アレイ、 １３…多層配線、 １４…
共通信号線、 １５…駆動用ＩＣ、 １６…ゲートパル
ス発生回路、 １７…出力線、 ２１…一括転送用スイ
ッチング素子アレイ、 ２２…一括転送用容量、 ２３
…信号リセット用ＴＦＴ、 ２４…金属電極、 ２５…
透明電極、 ３０…配線、 ３１…ドレイン電極、 ３
２…ソース電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/19 - 1/193 H04N 1/028 - 1/031

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数の受光素子を１ブロックとして複数
   ブロックを主走査方向に配列した受光素子アレイと、前
   記受光素子にそれぞれ接続し、前記受光素子で発生した
   電荷を前記ブロック単位に転送するスイッチング素子と
   を有するイメージセンサを前記受光素子アレイが前記主
   走査方向に複数配列されるよう形成された画像読み取り
   装置において、前記受光素子と前記スイッチイング素子
   との間に前記受光素子の電荷が一括して転送される一括
   転送用の容量を設け、前記受光素子と前記一括転送用の
   容量との間に全受光素子の電荷を同じタイミングで前記
   一括転送用の容量に転送する一括転送用スイッチング素
   子を設けたことを特徴とする画像読み取り装置。