JPH03120947A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH03120947A JPH03120947A JP1257945A JP25794589A JPH03120947A JP H03120947 A JPH03120947 A JP H03120947A JP 1257945 A JP1257945 A JP 1257945A JP 25794589 A JP25794589 A JP 25794589A JP H03120947 A JPH03120947 A JP H03120947A
- Authority
- JP
- Japan
- Prior art keywords
- light
- load
- receiving elements
- charge
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011651 chromium Substances 0.000 abstract description 5
- 229910052804 chromium Inorganic materials 0.000 abstract description 4
- 239000006185 dispersion Substances 0.000 abstract description 2
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1931—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に正確な読み取り信号を出力できる
イメージセンサに関する。
ジセンサに係り、特に正確な読み取り信号を出力できる
イメージセンサに関する。
（従来の技術）
従来のイメージセンサで、特に密着型イメージセンサは
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものがある。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素子（Ｔ Ｐ Ｔ）を使って特
定のブロック単位で負荷容量に一時蓄積して、電気信号
として数百ＫＨ２から数ＭＨ２までの速度で時系列的に
順次読み出すＴＰＴ駆動型イメージセンサがある。この
ＴＰＴ駆動型イメージセンサは、ＴＦＴの動作により単
一の駆動用ｔＣで読み取りが可能となるので、イメージ
センサを駆動する駆動用ＩＣの個数を少なくするもので
ある。
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものがある。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素子（Ｔ Ｐ Ｔ）を使って特
定のブロック単位で負荷容量に一時蓄積して、電気信号
として数百ＫＨ２から数ＭＨ２までの速度で時系列的に
順次読み出すＴＰＴ駆動型イメージセンサがある。この
ＴＰＴ駆動型イメージセンサは、ＴＦＴの動作により単
一の駆動用ｔＣで読み取りが可能となるので、イメージ
センサを駆動する駆動用ＩＣの個数を少なくするもので
ある。
ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第６図に示すように、原稿幅と略同じ長さのライン
状の受光素子アレイ５１と、各受光素子５１′に１：１
に対応する複数個の薄膜トランジスタＴＮ、ｎから成る
電荷転送部５２と、多層配線部５３とから構成されてい
る。
図を第６図に示すように、原稿幅と略同じ長さのライン
状の受光素子アレイ５１と、各受光素子５１′に１：１
に対応する複数個の薄膜トランジスタＴＮ、ｎから成る
電荷転送部５２と、多層配線部５３とから構成されてい
る。
前記受光素子アレイ５１は、Ｎ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子５１′は、フォトダイオードＰＤＮ、ｎにより等価
的に表すことができる。各受光素子５１′は各薄膜トラ
ンジスタＴＮ、ｎのドレイン電極にそれぞれ接続されて
いる。そして、薄膜トランジスタＴＮ、ｎのソース電極
は、マトリックス状に接続された多層配線５３を介して
受光素子群毎に共通信号線５４（１本）及び負荷容量Ｃ
ｎにそれぞれ接続されている。各薄膜トランジスタＴＮ
、ｎのゲート電極には、ブロック毎に導通するようにゲ
ートパルス発生回路（図示せず）に接続されている。各
受光素子５１′で発生する光電荷は一定時間受光素子の
寄生容量と薄膜トランジスタのドレイン・ゲート間のオ
ーバーラツプ容量に蓄積された後、薄膜トランジスタＴ
Ｎ、ｎを電荷転送用のスイッチとして用いてブロック毎
に順次負荷容量Ｃｎに転送蓄積される。すなわち、ゲー
トパルス発生回路（図示せず）からのゲートパルスφＧ
ｌにより、第１のブロックの薄膜トランジスタＴｉｔ−
ＴＬｒ＋がオンとなり、第１のブロックの各受光素子５
１′で発生して蓄積された電荷が各負荷容量Ｃｎに転送
蓄積される。そして、各負荷容量Ｃｎに蓄積された電荷
により各共通信号線５４の電位が変化し、この電圧値を
駆動用ＩＣ５５内のアナログスイッチＳＷｎを順次オン
して次系列的に出力線５６に抽出する。そして、ゲート
パルスφＧ２〜φＧｎにより第２〜第Ｎのブロックの薄
膜トランジスタＴ２，１〜Ｔ２．ｎ ＳＴＮ、ｌ 〜Ｔ
Ｎ。
群に分割され、一つの受光素子群を形成するｎ個の受光
素子５１′は、フォトダイオードＰＤＮ、ｎにより等価
的に表すことができる。各受光素子５１′は各薄膜トラ
ンジスタＴＮ、ｎのドレイン電極にそれぞれ接続されて
いる。そして、薄膜トランジスタＴＮ、ｎのソース電極
は、マトリックス状に接続された多層配線５３を介して
受光素子群毎に共通信号線５４（１本）及び負荷容量Ｃ
ｎにそれぞれ接続されている。各薄膜トランジスタＴＮ
、ｎのゲート電極には、ブロック毎に導通するようにゲ
ートパルス発生回路（図示せず）に接続されている。各
受光素子５１′で発生する光電荷は一定時間受光素子の
寄生容量と薄膜トランジスタのドレイン・ゲート間のオ
ーバーラツプ容量に蓄積された後、薄膜トランジスタＴ
Ｎ、ｎを電荷転送用のスイッチとして用いてブロック毎
に順次負荷容量Ｃｎに転送蓄積される。すなわち、ゲー
トパルス発生回路（図示せず）からのゲートパルスφＧ
ｌにより、第１のブロックの薄膜トランジスタＴｉｔ−
ＴＬｒ＋がオンとなり、第１のブロックの各受光素子５
１′で発生して蓄積された電荷が各負荷容量Ｃｎに転送
蓄積される。そして、各負荷容量Ｃｎに蓄積された電荷
により各共通信号線５４の電位が変化し、この電圧値を
駆動用ＩＣ５５内のアナログスイッチＳＷｎを順次オン
して次系列的に出力線５６に抽出する。そして、ゲート
パルスφＧ２〜φＧｎにより第２〜第Ｎのブロックの薄
膜トランジスタＴ２，１〜Ｔ２．ｎ ＳＴＮ、ｌ 〜Ｔ
Ｎ。
ｎがそれぞれオンすることによりブロック毎に受光素子
側の電荷が転送され、順次読み出すことにより原稿の主
走査方向の１ラインの画像信号を得、ローラ等の原稿送
り手段（図示せず）により原稿を移動させて前記動作を
繰り返し、原稿全体の画像信号を得るものである（特開
昭６３−９３５８号公報参照）。
側の電荷が転送され、順次読み出すことにより原稿の主
走査方向の１ラインの画像信号を得、ローラ等の原稿送
り手段（図示せず）により原稿を移動させて前記動作を
繰り返し、原稿全体の画像信号を得るものである（特開
昭６３−９３５８号公報参照）。
（発明が解決しようとする課題）
しかしながら、上記のようなイメージセンサの構成では
、第６図の等価回路に示すように、負荷容量０１〜Ｃｎ
の一箇所部分に集中することとなると、受光素子群から
負荷容量Ｃｎまでの配線の長さが受光素子群のブロック
毎に異なって、そのため抵抗やインダクタンス成分等に
ばらつきが生じ、正確な電荷の読み取りができな（なっ
てしまう。つまり、受光素子群からの配線の距離が長く
なればなる程、抵抗等が大きくなって逆に負荷容量Ｃｏ
に蓄積される電荷が小さくなり、結局は同一光量に対し
て出力にばらつきが出てきて、イメージセンナの出力精
度を低下させるとの問題点があった。
、第６図の等価回路に示すように、負荷容量０１〜Ｃｎ
の一箇所部分に集中することとなると、受光素子群から
負荷容量Ｃｎまでの配線の長さが受光素子群のブロック
毎に異なって、そのため抵抗やインダクタンス成分等に
ばらつきが生じ、正確な電荷の読み取りができな（なっ
てしまう。つまり、受光素子群からの配線の距離が長く
なればなる程、抵抗等が大きくなって逆に負荷容量Ｃｏ
に蓄積される電荷が小さくなり、結局は同一光量に対し
て出力にばらつきが出てきて、イメージセンナの出力精
度を低下させるとの問題点があった。
本発明は上記実情に鑑みてなされたもので、イメージセ
ンサにおいて、同一光量を受光した場合、各負荷容量に
蓄積される電荷を均一にする構成にしてイメージセンサ
の出力精度を向上させることのできるイメージセンサを
提供することを目的とする。
ンサにおいて、同一光量を受光した場合、各負荷容量に
蓄積される電荷を均一にする構成にしてイメージセンサ
の出力精度を向上させることのできるイメージセンサを
提供することを目的とする。
（課題を解決するための手段）
上記従来例の問題点を解決するための請求項１記載の発
明は、複数の受光素子を有する受光素子アレイと、前記
受光素子で発生した電荷を特定の数の受光素子のブロッ
ク毎に転送するスイッチング素子と、前記電荷を転送す
る多層配線と、前記多層配線に接続し、転送された電荷
を蓄積し、前記受光素子のブロック内の受光素子数に対
応する数の負荷容量と、前記負荷容量に蓄積された電荷
を電圧値として順次出力する駆動用ＩＣと、前記電荷を
前記負荷容量から前記駆動用ＩＣへと導く共通信号線と
を有するイメージセンサにおいて、前記複数の負荷容量
をさらに均等に細分化して配置したことを特徴としてい
る。
明は、複数の受光素子を有する受光素子アレイと、前記
受光素子で発生した電荷を特定の数の受光素子のブロッ
ク毎に転送するスイッチング素子と、前記電荷を転送す
る多層配線と、前記多層配線に接続し、転送された電荷
を蓄積し、前記受光素子のブロック内の受光素子数に対
応する数の負荷容量と、前記負荷容量に蓄積された電荷
を電圧値として順次出力する駆動用ＩＣと、前記電荷を
前記負荷容量から前記駆動用ＩＣへと導く共通信号線と
を有するイメージセンサにおいて、前記複数の負荷容量
をさらに均等に細分化して配置したことを特徴としてい
る。
また、上記従来例の問題点を解決するための請求項２記
載の発明は、ｎ個の受光素子をＮブロック有する受光素
子アレイと、前記受光素子で発生した電荷を受光素子の
ブロック毎に転送するスイッチング素子と、前記電荷を
転送する多層配線と、前記多層配線に接続し、転送され
た電荷を蓄積し、前記受光素子のブロック内の受光素子
数ｎ個に対応する数の負荷容量と、前記負荷容量に蓄積
された電荷を電圧値として順次出力する駆動用ＩＣと、
前記電荷を前記負荷容量から前記駆動用ＩＣへと導く共
通信号線とを有するイメージセンサにおいて、前記ｎ個
の負荷容量をさらに均等にＮ個に細分化して均等間隔で
分散配置したことを特徴としている。
載の発明は、ｎ個の受光素子をＮブロック有する受光素
子アレイと、前記受光素子で発生した電荷を受光素子の
ブロック毎に転送するスイッチング素子と、前記電荷を
転送する多層配線と、前記多層配線に接続し、転送され
た電荷を蓄積し、前記受光素子のブロック内の受光素子
数ｎ個に対応する数の負荷容量と、前記負荷容量に蓄積
された電荷を電圧値として順次出力する駆動用ＩＣと、
前記電荷を前記負荷容量から前記駆動用ＩＣへと導く共
通信号線とを有するイメージセンサにおいて、前記ｎ個
の負荷容量をさらに均等にＮ個に細分化して均等間隔で
分散配置したことを特徴としている。
また、上記従来例の問題点を解決するための請求項３記
載の発明は、ｎ個の受光素子をＮブロック有する受光素
子アレイと、前記受光素子で発生した電荷を受光素子の
ブロック毎に転送するスイッチング素子と、前記電荷を
転送する多層配線と、前記多層配線に接続し、転送され
た電荷を蓄積し、前記受光素子のブロック内の受光素子
数ｎ個に対応する数の負荷容量と、前記負荷容量に蓄積
された電荷を電圧値として順次出力する駆動用ＩＣと、
前記電荷を前記負荷容量から前記駆動用ＩＣへと導く共
通信号線とを有するイメージセンサにおいて、前記ｎ個
の負荷容量をさらに均等にＮ−１個に細分化してブロッ
ク１個分の余地を残して均等間隔で分散配置し、前記余
地に前記駆動用ｔＣを配置したことを特徴としている。
載の発明は、ｎ個の受光素子をＮブロック有する受光素
子アレイと、前記受光素子で発生した電荷を受光素子の
ブロック毎に転送するスイッチング素子と、前記電荷を
転送する多層配線と、前記多層配線に接続し、転送され
た電荷を蓄積し、前記受光素子のブロック内の受光素子
数ｎ個に対応する数の負荷容量と、前記負荷容量に蓄積
された電荷を電圧値として順次出力する駆動用ＩＣと、
前記電荷を前記負荷容量から前記駆動用ＩＣへと導く共
通信号線とを有するイメージセンサにおいて、前記ｎ個
の負荷容量をさらに均等にＮ−１個に細分化してブロッ
ク１個分の余地を残して均等間隔で分散配置し、前記余
地に前記駆動用ｔＣを配置したことを特徴としている。
（作用）
請求項１記載の発明によれば、従来負荷容ｊｔＣｎに電
荷を蓄積していたものを、負荷容量Ｃｎを複数に均等に
分割して配置した構成としたので、受光素子で発生した
電荷が均一に分割された負荷容量に分散されて蓄積され
ることになり、そのため各ブロックの受光素子群から分
散された負荷容量までの配線の距離の総和が等しく一定
となって、分散された負荷容量に蓄積された電荷の総量
は配線長による抵抗等の差で起こるばらつきが出なくな
り、正確な電荷の読み取りを図ることができる。
荷を蓄積していたものを、負荷容量Ｃｎを複数に均等に
分割して配置した構成としたので、受光素子で発生した
電荷が均一に分割された負荷容量に分散されて蓄積され
ることになり、そのため各ブロックの受光素子群から分
散された負荷容量までの配線の距離の総和が等しく一定
となって、分散された負荷容量に蓄積された電荷の総量
は配線長による抵抗等の差で起こるばらつきが出なくな
り、正確な電荷の読み取りを図ることができる。
請求項２記載の発明によれば、負荷容量Ｃｎを受光素子
のブロック数Ｎ個に均等に分割して均等間隔で配置した
構成としたので、受光素子で発生した電荷が均一にＮ個
に分割配置された負荷容量ＣＮ、ｎに分散されて蓄積さ
れることになり、そのため各ブロックの受光素子群から
分散された負荷容量までの配線の距離の総和が等しく一
定となって、分散された負荷容量に蓄積された電荷の総
量は配線長による抵抗等の差で起こるばらつきが出なく
なり、正確な電荷の読み取りを図ることができる。
のブロック数Ｎ個に均等に分割して均等間隔で配置した
構成としたので、受光素子で発生した電荷が均一にＮ個
に分割配置された負荷容量ＣＮ、ｎに分散されて蓄積さ
れることになり、そのため各ブロックの受光素子群から
分散された負荷容量までの配線の距離の総和が等しく一
定となって、分散された負荷容量に蓄積された電荷の総
量は配線長による抵抗等の差で起こるばらつきが出なく
なり、正確な電荷の読み取りを図ることができる。
請求項３記載の発明によれば、負荷容量Ｃｎを受光素子
のブロック数Ｎ−１個に均等に分割して均等間隔で配置
した構成としたので、受光素子で発生した電荷が均一に
Ｎ−１個に分割配置された負荷容量ＣＮ、ｎに分散され
て蓄積されることになり、そのため各ブロックの受光素
子群から分散された負荷容量までの配線の距離の総和が
等しく一定となって、分散された負荷容量に蓄積された
電荷の総量は配線長による抵抗等の差で起こるばらつき
が出なくなり、正確な電荷の読み取りを図ることができ
る。また、従来の負荷容ｆｆｉ ＣｎをＮ−１個に均等
に分割して均等間隔で配置し、さらに負荷容量を形成し
なかった部分に読み取り用の駆動用ＩＣを設置した構成
としたので、イメージセンサの主走査方向のサイズを小
さくできる。
のブロック数Ｎ−１個に均等に分割して均等間隔で配置
した構成としたので、受光素子で発生した電荷が均一に
Ｎ−１個に分割配置された負荷容量ＣＮ、ｎに分散され
て蓄積されることになり、そのため各ブロックの受光素
子群から分散された負荷容量までの配線の距離の総和が
等しく一定となって、分散された負荷容量に蓄積された
電荷の総量は配線長による抵抗等の差で起こるばらつき
が出なくなり、正確な電荷の読み取りを図ることができ
る。また、従来の負荷容ｆｆｉ ＣｎをＮ−１個に均等
に分割して均等間隔で配置し、さらに負荷容量を形成し
なかった部分に読み取り用の駆動用ＩＣを設置した構成
としたので、イメージセンサの主走査方向のサイズを小
さくできる。
（実施例）
本発明の一実施例について図面を参照しながら説明する
。
。
第１図は、本発明の一実施例に係るイメージセンサの等
価回路を示した図、第２図は、本発明の一実施例に係る
イメージセンサの受光素子と電荷転送部の断面説明図、
第３図は、本発明の一実施例に係るイメージセンサの多
層配線と負荷容量の平面説明図、第４図は、第３図のＡ
−Ａ’部分の断面説明図である。
価回路を示した図、第２図は、本発明の一実施例に係る
イメージセンサの受光素子と電荷転送部の断面説明図、
第３図は、本発明の一実施例に係るイメージセンサの多
層配線と負荷容量の平面説明図、第４図は、第３図のＡ
−Ａ’部分の断面説明図である。
イメージセンサは、ガラス等の絶縁性の基板上に並設さ
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰＤ）１１’を１ブロツクとし、このブロックをＮ個
有してなる受光素子アレイ１１． （ＰＤＩ、ｌ 〜Ｐ
ＤＮ、ｎ ）と、各受光素子にそれぞれ接続された薄膜
トランジスタＴＩ、１−ＴＮ、ｒ＋の電荷転送部１２と
、アースラインＥを含むマトリックス状の多層配線１３
と、電荷転送部１２から多層配線１３を介してブロック
内の受光素子群毎に対応する０本の共通信号線１４と、
共通信号線１４が接続する駆動用ＩＣｌ３内のアナログ
スイッチＳ Ｗｌ −Ｓ Ｗｎと、多層配線１３と共通
信号線１４の間に設けられた負荷容量ＣＩ、１〜ＣＮ、
ｎとから構成されている。尚、アースラインＥは、配線
同士のクロストークを防止するために設けられたもので
ある。
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰＤ）１１’を１ブロツクとし、このブロックをＮ個
有してなる受光素子アレイ１１． （ＰＤＩ、ｌ 〜Ｐ
ＤＮ、ｎ ）と、各受光素子にそれぞれ接続された薄膜
トランジスタＴＩ、１−ＴＮ、ｒ＋の電荷転送部１２と
、アースラインＥを含むマトリックス状の多層配線１３
と、電荷転送部１２から多層配線１３を介してブロック
内の受光素子群毎に対応する０本の共通信号線１４と、
共通信号線１４が接続する駆動用ＩＣｌ３内のアナログ
スイッチＳ Ｗｌ −Ｓ Ｗｎと、多層配線１３と共通
信号線１４の間に設けられた負荷容量ＣＩ、１〜ＣＮ、
ｎとから構成されている。尚、アースラインＥは、配線
同士のクロストークを防止するために設けられたもので
ある。
受光素子１１′は、第２図の断面説明図に示すように、
ガラス等の基板２１上に下部の個別電極となるクロム（
Ｃ「）等による金属電極２２と、水素化アモルファスシ
リコン（ａ−３ｉ：Ｈ）から成る光導電層２３と、酸化
インジウム・スズ（ＩＴＯ）から成る上部の透明電極２
４とが順次積層するサンドイッチ型を構成している。尚
、ここでは下部の金属電極２２は主走査方向に離散的に
分割して形成され、光導電層２３を金属電極２２の上に
帯状に形成し、上部の透明電極２４も帯状の共通電極と
なるよう形成されることにより、光導電層２３を金属電
極２２と透明電極２４とで挟んだ部分が各受光素子１１
′を構成し、その集まりが受光素子アレイ１１を形成し
ている。また、離散的に分割形成された金属電極２２の
一端からは配線が引き出され、電荷転送部１２の薄膜ト
ランジスタＴＮ、ｎのドレイン電極に接続されている。
ガラス等の基板２１上に下部の個別電極となるクロム（
Ｃ「）等による金属電極２２と、水素化アモルファスシ
リコン（ａ−３ｉ：Ｈ）から成る光導電層２３と、酸化
インジウム・スズ（ＩＴＯ）から成る上部の透明電極２
４とが順次積層するサンドイッチ型を構成している。尚
、ここでは下部の金属電極２２は主走査方向に離散的に
分割して形成され、光導電層２３を金属電極２２の上に
帯状に形成し、上部の透明電極２４も帯状の共通電極と
なるよう形成されることにより、光導電層２３を金属電
極２２と透明電極２４とで挟んだ部分が各受光素子１１
′を構成し、その集まりが受光素子アレイ１１を形成し
ている。また、離散的に分割形成された金属電極２２の
一端からは配線が引き出され、電荷転送部１２の薄膜ト
ランジスタＴＮ、ｎのドレイン電極に接続されている。
また、受光素子１１′において、水素化アモルファスシ
リコンの代わりに、ＣｄＳｅ （カドミウムセレン）等
を光導電層とすることも可能である。
リコンの代わりに、ＣｄＳｅ （カドミウムセレン）等
を光導電層とすることも可能である。
また、電荷転送部１２を構成する薄膜トランジスタＴＮ
、ｎは、前記基板２１上にゲート電極２５としてのクロ
ム層、ゲート絶縁膜２６としての窒化シリコン膜、半導
体活性層２７としての水素化アモルファスシリコン（ａ
−８ｉ ： Ｈ）層、オーミックコンタクト層２８とし
てのｎ十水素化アモルファスシリコン（ｎ” ａ−５ｉ
： Ｈ）層、ドレイン電極２９としてのアルミニウム
層とソース電極３０としての同じくアルミニウム層とを
順次積層した逆スタガ溝造のトランジスタである。そし
て、ドレイン電極２９には受光素子の金属電極２２から
の配線が接続されている。
、ｎは、前記基板２１上にゲート電極２５としてのクロ
ム層、ゲート絶縁膜２６としての窒化シリコン膜、半導
体活性層２７としての水素化アモルファスシリコン（ａ
−８ｉ ： Ｈ）層、オーミックコンタクト層２８とし
てのｎ十水素化アモルファスシリコン（ｎ” ａ−５ｉ
： Ｈ）層、ドレイン電極２９としてのアルミニウム
層とソース電極３０としての同じくアルミニウム層とを
順次積層した逆スタガ溝造のトランジスタである。そし
て、ドレイン電極２９には受光素子の金属電極２２から
の配線が接続されている。
次に、第３図と第４図を使い、多層配線１３と負荷容ｊ
ｌｃＮ、ｎの構成を説明する。
ｌｃＮ、ｎの構成を説明する。
多層配線１３の構成は、下部の縦配線３１をクロム層で
、上部の横配線３２をアルミニウム層で形成され、縦配
線３１と横配線３２の間に窒化シリコンから成る第１の
絶縁層３３とポリイミドから成る第２の絶縁層３４を介
して、配線層がマトリックス状に配置されている。絶縁
層を二層にしたのは、配線交差部でのクロストークを低
減させるためである。そして、上下配線の接続部分は、
コンタクトホール３５で接続されている。
、上部の横配線３２をアルミニウム層で形成され、縦配
線３１と横配線３２の間に窒化シリコンから成る第１の
絶縁層３３とポリイミドから成る第２の絶縁層３４を介
して、配線層がマトリックス状に配置されている。絶縁
層を二層にしたのは、配線交差部でのクロストークを低
減させるためである。そして、上下配線の接続部分は、
コンタクトホール３５で接続されている。
尚、配線における抵抗とインダクタンス成分のばらつき
をなくすために横配線３２の長さをそれぞれ同じにし、
また多層配線間に起こるクロストークの影響を各配線が
同じように受ける環境とするために、上下の配線の交差
点の数を同じにする。
をなくすために横配線３２の長さをそれぞれ同じにし、
また多層配線間に起こるクロストークの影響を各配線が
同じように受ける環境とするために、上下の配線の交差
点の数を同じにする。
具体的に、第３図のイメージセンサの多層配線１３の左
端部分に示すように、横配線３２を左端部分まで延長し
て縦配線３１と交差させている。
端部分に示すように、横配線３２を左端部分まで延長し
て縦配線３１と交差させている。
負荷容量ＣＮ、ｎの構成は、多層配線１３の下部のそれ
ぞれの縦配線３１の延長線上に縦配線３１と一体にクロ
ムで個別の負荷容量Ｃ１，１〜ＣＮ、ｎの下部部分を均
等間隔で形成する。個別の負荷容量ＣＮ、ｎのサイズは
、従来の負荷容量Ｃｎの容量値（１受光素子に必要な負
荷容量値）を受光素子のブロック数（Ｎ）で割った値が
負荷容量値となるような負荷容量のサイズを決める。具
体的には、電極間の誘電率が３．４の場合、多層配線の
縦配線と縦配線の間隔が約８０μｍであり、隣接する負
荷容量ＣＮ、ｎの間隔が約１０μｍであり、負荷容ｆｉ
ＣＮ、ｎの長さが約４〜５ｍ１幅が約７５ μｍ ｓ
厚さが約１μｍである。さらに、負荷容量Ｃ１，１〜Ｃ
Ｎ、ｎの上に絶縁層が形成されるが、これは多層配線１
３にて設けた窒化シリコンから成る第１の絶縁層３３を
延長させて形成する。この絶縁層の上には第２の絶縁層
３４を形成することなく、−層の絶縁層３３上にアルミ
ニウムを帯状に負荷容量ｃｔ、ｉ〜ＣＮ、ｎを覆うよう
に上部部分の電極３６が形成される。
ぞれの縦配線３１の延長線上に縦配線３１と一体にクロ
ムで個別の負荷容量Ｃ１，１〜ＣＮ、ｎの下部部分を均
等間隔で形成する。個別の負荷容量ＣＮ、ｎのサイズは
、従来の負荷容量Ｃｎの容量値（１受光素子に必要な負
荷容量値）を受光素子のブロック数（Ｎ）で割った値が
負荷容量値となるような負荷容量のサイズを決める。具
体的には、電極間の誘電率が３．４の場合、多層配線の
縦配線と縦配線の間隔が約８０μｍであり、隣接する負
荷容量ＣＮ、ｎの間隔が約１０μｍであり、負荷容ｆｉ
ＣＮ、ｎの長さが約４〜５ｍ１幅が約７５ μｍ ｓ
厚さが約１μｍである。さらに、負荷容量Ｃ１，１〜Ｃ
Ｎ、ｎの上に絶縁層が形成されるが、これは多層配線１
３にて設けた窒化シリコンから成る第１の絶縁層３３を
延長させて形成する。この絶縁層の上には第２の絶縁層
３４を形成することなく、−層の絶縁層３３上にアルミ
ニウムを帯状に負荷容量ｃｔ、ｉ〜ＣＮ、ｎを覆うよう
に上部部分の電極３６が形成される。
上記の下部配線３１と個別の負荷容量ＣＩ、１〜ＣＮ、
ｎの下部部分の電極３１ａは、同一のフォトリソ工程で
作成され、また上部配線３２と負荷容量の帯状の上部部
分の電極３６も同一のフォトリソ工程で作成されるもの
である。このようにして作成された多層配線１３と負荷
容量１４の上には保護膜３７が形成される。
ｎの下部部分の電極３１ａは、同一のフォトリソ工程で
作成され、また上部配線３２と負荷容量の帯状の上部部
分の電極３６も同一のフォトリソ工程で作成されるもの
である。このようにして作成された多層配線１３と負荷
容量１４の上には保護膜３７が形成される。
駆動用ＩＣｌ３内のアナログスイッチＳＷＩ〜ＳＷｎに
接続されるｎ本の共通信号線１４は、多層配線１３の横
の配線３２の一部から構成される。
接続されるｎ本の共通信号線１４は、多層配線１３の横
の配線３２の一部から構成される。
負荷容ｊｉＬｃ１．１−ＣＮ、ｎに蓄積された電荷によ
って電位が変化し、この電位値をアナログスイッチの動
作により出力線１６（第１図）に抽出するようになって
いる。
って電位が変化し、この電位値をアナログスイッチの動
作により出力線１６（第１図）に抽出するようになって
いる。
次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。
法について説明する。
受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰＤ）に照射し、原稿の
濃淡に応じた電荷を発生させ、受光素子１１′の寄生容
量等に蓄積される。
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰＤ）に照射し、原稿の
濃淡に応じた電荷を発生させ、受光素子１１′の寄生容
量等に蓄積される。
ゲートパルス発生回路（図示せず）からゲートパルスφ
Ｇに基づき薄膜トランジスタＴがオンの状態になると、
フォトダイオードＰＤと共通信号線１４側を接続して寄
生容量等に蓄積された電荷を負荷容量ＣＮ、ｎに転送蓄
積される。具体的に第１ブ造ツクのフォトダイオードＰ
Ｄ１．ｌ −ＰＤＩ、ｎに電荷が発生した場合について
説明すると、ゲートパルス発生回路からゲートパルスφ
Ｇ＋が印加されると、薄膜トランジスタＴ１．１−Ｔ１
．ｎがオンの状態になり、フォトダイオードＰＤ１．１
−ＰＤｌ、ｎに発生した電荷がマトリックス状の多層配
線１３を経由して、それぞれ負荷容量Ｃ１，ｌ −ＣＮ
。
Ｇに基づき薄膜トランジスタＴがオンの状態になると、
フォトダイオードＰＤと共通信号線１４側を接続して寄
生容量等に蓄積された電荷を負荷容量ＣＮ、ｎに転送蓄
積される。具体的に第１ブ造ツクのフォトダイオードＰ
Ｄ１．ｌ −ＰＤＩ、ｎに電荷が発生した場合について
説明すると、ゲートパルス発生回路からゲートパルスφ
Ｇ＋が印加されると、薄膜トランジスタＴ１．１−Ｔ１
．ｎがオンの状態になり、フォトダイオードＰＤ１．１
−ＰＤｌ、ｎに発生した電荷がマトリックス状の多層配
線１３を経由して、それぞれ負荷容量Ｃ１，ｌ −ＣＮ
。
ＩからＣｆ、ｎ−ＣＮ、ｎに分散して転送蓄積される。
つまり、フォトダイオードＰＤＩ、ｌの電荷は負荷容量
Ｃ１，１−ＣＮ、１へ、フォトダイオードＰＤ１゜２の
電荷は負荷容量Ｃ１，２〜ＣＮ、２へ、そしてフォトダ
イオードＰＤＩ、ｎの電荷は負荷界ｆｆ１ｃ１．ｎ〜Ｃ
Ｎ、口へと転送蓄積される。このようにフォトダイオー
ドＰＤで発生した電荷は、複数分散して形成された負荷
容量全体に分散して転送蓄積されるため、各フォトダイ
オードＰＤから分散蓄積された負荷容量までの配線の距
離がほぼ同一となり、配線長の相違による抵抗やインダ
クタンス成分等のばらつきが起こらない。
Ｃ１，１−ＣＮ、１へ、フォトダイオードＰＤ１゜２の
電荷は負荷容量Ｃ１，２〜ＣＮ、２へ、そしてフォトダ
イオードＰＤＩ、ｎの電荷は負荷界ｆｆ１ｃ１．ｎ〜Ｃ
Ｎ、口へと転送蓄積される。このようにフォトダイオー
ドＰＤで発生した電荷は、複数分散して形成された負荷
容量全体に分散して転送蓄積されるため、各フォトダイ
オードＰＤから分散蓄積された負荷容量までの配線の距
離がほぼ同一となり、配線長の相違による抵抗やインダ
クタンス成分等のばらつきが起こらない。
次に、タイミング発生回路（図示せず）は、駆動用ＩＣ
ｌ３の読み出し用のスイッチＳＷＩ −８Ｗｎに読み出
しスイッチング信号φｓｌ〜φｓｎを順次印加するとと
もに、これに１タイミングづつ遅れて駆動用ＩＣｌ３の
リセット用スイッチング素子Ｒ３Ｌ−Ｒ８ｎにリセット
スイッチング信号φＲ１〜φＲｎを順次印加する。これ
により、負荷容量Ｃ１，１−ＣＮ、ｎに蓄積されている
電荷は画像信号として出力（Ｔ ｏｕｔ）される。そし
て次のブロックの受光素子（フォトダイオードＰＤ）に
発生している電荷の転送がおこなわれる。
ｌ３の読み出し用のスイッチＳＷＩ −８Ｗｎに読み出
しスイッチング信号φｓｌ〜φｓｎを順次印加するとと
もに、これに１タイミングづつ遅れて駆動用ＩＣｌ３の
リセット用スイッチング素子Ｒ３Ｌ−Ｒ８ｎにリセット
スイッチング信号φＲ１〜φＲｎを順次印加する。これ
により、負荷容量Ｃ１，１−ＣＮ、ｎに蓄積されている
電荷は画像信号として出力（Ｔ ｏｕｔ）される。そし
て次のブロックの受光素子（フォトダイオードＰＤ）に
発生している電荷の転送がおこなわれる。
本実施例のイメージセンサによれば、従来の負荷容量Ｃ
ｎを受光素子のブロック数（Ｎ個）に均等に分割して多
層配線の下側に均等間隔で配置した構成としたので、受
光素子で発生した電荷が分割配置された負荷容量ＣＮ、
ｎに分散されて蓄積されることになり、そのため各ブロ
ックの受光素子群（ｎ個）から分散された負荷容量まで
の配線の距離の総和が等しく一定となって、分散された
負荷容量に蓄積された電荷の総量は配線長による抵抗等
の差で起こるばらつきが出なくなり、正確な電荷の読み
取りを図ることができ、イメージセンサの出力精度を向
上させる効果がある。
ｎを受光素子のブロック数（Ｎ個）に均等に分割して多
層配線の下側に均等間隔で配置した構成としたので、受
光素子で発生した電荷が分割配置された負荷容量ＣＮ、
ｎに分散されて蓄積されることになり、そのため各ブロ
ックの受光素子群（ｎ個）から分散された負荷容量まで
の配線の距離の総和が等しく一定となって、分散された
負荷容量に蓄積された電荷の総量は配線長による抵抗等
の差で起こるばらつきが出なくなり、正確な電荷の読み
取りを図ることができ、イメージセンサの出力精度を向
上させる効果がある。
また、負荷容量Ｃｎの大きさは、数百ｐＦの大きな値が
必要であるため、絶縁層を負荷容量Ｃｎの誘電体とする
場合には、負荷容量の面積を大きくとらなければならず
、従来のイメージセンサの中では、副走査方向に負荷容
量の面積を大きく延ばして、副走査方向のサイズが大き
くなる場合があったが、本実施例によれば、主走査方向
に沿って多層配線１３の下側に負荷容量を分散して均等
に配置した構成として負荷容量のサイズを小さくしたの
で、イメージセンサの副走査方向のサイズを小さくなり
、イメージセンサの小形化を図ることができる効果があ
る。
必要であるため、絶縁層を負荷容量Ｃｎの誘電体とする
場合には、負荷容量の面積を大きくとらなければならず
、従来のイメージセンサの中では、副走査方向に負荷容
量の面積を大きく延ばして、副走査方向のサイズが大き
くなる場合があったが、本実施例によれば、主走査方向
に沿って多層配線１３の下側に負荷容量を分散して均等
に配置した構成として負荷容量のサイズを小さくしたの
で、イメージセンサの副走査方向のサイズを小さくなり
、イメージセンサの小形化を図ることができる効果があ
る。
本実施例では、受光素子アレイ１１の主走査方向の外側
（横配線３２の延長線上）に駆動用ＩＣｌ３を設けたが
、第５図に示すように縦配線３１の延長線に駆動用Ｉ
Ｃ１，５を設けても拾わない。
（横配線３２の延長線上）に駆動用ＩＣｌ３を設けたが
、第５図に示すように縦配線３１の延長線に駆動用Ｉ
Ｃ１，５を設けても拾わない。
但し、この別の実施例の場合、負荷容量の一部を除去す
ることになるため、各負荷容１ｔｃＮ、ｎの容量値を１
受光素子１１′ に必要な負荷容量値をブロック数Ｎで
割った値とするのではなく、Ｎ−１で割った値とした。
ることになるため、各負荷容１ｔｃＮ、ｎの容量値を１
受光素子１１′ に必要な負荷容量値をブロック数Ｎで
割った値とするのではなく、Ｎ−１で割った値とした。
そして横配線３２の長さを一定にする必要があるが、交
差点におけるクロストークを少なくし、多層配線１３の
交差点におけるクロストークの量を均等にするために、
横配線３２の両端部分の不要な交差点部分を排除し、第
５図に示すような横配線３２の両端部分を調整し、交差
点の数を同一にする。この別の実施例によれば、上記の
本実施例同様、出力のばらつきがなくなる他、イメージ
センサの主走査方向のサイズを縮小できる。
差点におけるクロストークを少なくし、多層配線１３の
交差点におけるクロストークの量を均等にするために、
横配線３２の両端部分の不要な交差点部分を排除し、第
５図に示すような横配線３２の両端部分を調整し、交差
点の数を同一にする。この別の実施例によれば、上記の
本実施例同様、出力のばらつきがなくなる他、イメージ
センサの主走査方向のサイズを縮小できる。
また、本実施例において、多層配線１３は下層がＣ「の
縦配線３１で、上層がＡＩの横配線３２という構成にな
っていたが、下層がＣｒの横配線で、上層がＡｔの縦配
線という構成であってもよい。この場合、負荷容量の構
成は下層がＣ「の帯状の電極とし、上層をＡＩの個別の
負荷容量としてもよい。
縦配線３１で、上層がＡＩの横配線３２という構成にな
っていたが、下層がＣｒの横配線で、上層がＡｔの縦配
線という構成であってもよい。この場合、負荷容量の構
成は下層がＣ「の帯状の電極とし、上層をＡＩの個別の
負荷容量としてもよい。
（発明の効果）
請求項１記載の発明によれば、従来の負荷容量Ｃｎを複
数に均等に分割して配置した構成としたので、受光素子
で発生した電荷が均一に分割された負荷容量に分散され
て蓄積されることになり、そのため各ブロックの受光素
子群から分散された負荷容量までの配線の距離の総和が
等しく一定となって、分散された負荷容量に蓄積された
電荷の総量は配線長による抵抗等の差で起こるばらつき
が出なくなり、正確な電荷の読み取りを図ることができ
、イメージセンサの出力精度を向上させる効果がある。
数に均等に分割して配置した構成としたので、受光素子
で発生した電荷が均一に分割された負荷容量に分散され
て蓄積されることになり、そのため各ブロックの受光素
子群から分散された負荷容量までの配線の距離の総和が
等しく一定となって、分散された負荷容量に蓄積された
電荷の総量は配線長による抵抗等の差で起こるばらつき
が出なくなり、正確な電荷の読み取りを図ることができ
、イメージセンサの出力精度を向上させる効果がある。
ｉｎ請求項２記載発明によれば、負荷容量Ｃｎを受光素
子のブロック数Ｎ個に均等に分割して均等間隔で配置し
た構成としたので、受光素子で発生した電荷が均一にＮ
個に分割配置された負荷容量ＣＮ、ｎに分散されて蓄積
されることになり、そのため各ブロックの受光素子群か
ら分散された負荷容量までの配線の距離の総和が等しく
一定となって、分散された負荷容量に蓄積された電荷の
総量は配線長による抵抗等の差で起こるばらつきが出な
くなり、正確な電荷の読み取りを図ることができ、イメ
ージセンサの出力精度を向上させる効果がある。
子のブロック数Ｎ個に均等に分割して均等間隔で配置し
た構成としたので、受光素子で発生した電荷が均一にＮ
個に分割配置された負荷容量ＣＮ、ｎに分散されて蓄積
されることになり、そのため各ブロックの受光素子群か
ら分散された負荷容量までの配線の距離の総和が等しく
一定となって、分散された負荷容量に蓄積された電荷の
総量は配線長による抵抗等の差で起こるばらつきが出な
くなり、正確な電荷の読み取りを図ることができ、イメ
ージセンサの出力精度を向上させる効果がある。
請求項３記載の発明によれば、負荷容量Ｃｎを受光素子
のブロック数Ｎ−１個に均等に分割して均等間隔で配置
した構成としたので、受光素子で発生した電荷が均一に
Ｎ−１個に分割配置された負荷容量ＣＮ、ｎに分散され
て蓄積されることになり、そのため各ブロックの受光素
子群から分散された負荷容量までの配線の距離の総和が
等しく一定となって、分散された負荷容量に蓄積された
電荷の総量は配線長による抵抗等の差で起こるばらつき
が出なくなり、正確な電荷の読み取りを図ることができ
、イメージセンサの出力精度を向上させる効果がある。
のブロック数Ｎ−１個に均等に分割して均等間隔で配置
した構成としたので、受光素子で発生した電荷が均一に
Ｎ−１個に分割配置された負荷容量ＣＮ、ｎに分散され
て蓄積されることになり、そのため各ブロックの受光素
子群から分散された負荷容量までの配線の距離の総和が
等しく一定となって、分散された負荷容量に蓄積された
電荷の総量は配線長による抵抗等の差で起こるばらつき
が出なくなり、正確な電荷の読み取りを図ることができ
、イメージセンサの出力精度を向上させる効果がある。
また、従来の負荷界ｉｔ ＣｎをＮ−１個に均等に分割
して均等間隔で配置し、さらに負荷容量を形成しなかっ
た余地部分に読み取り用の駆動用ＩＣを設置する構成と
したので、イメージセンサの主走査方向のサイズを小さ
くでき、イメージセンサを小形化することができる効果
がある。
して均等間隔で配置し、さらに負荷容量を形成しなかっ
た余地部分に読み取り用の駆動用ＩＣを設置する構成と
したので、イメージセンサの主走査方向のサイズを小さ
くでき、イメージセンサを小形化することができる効果
がある。
第１図は本発明の一実施例に係るイメージセンサの等価
回路を示す説明図、第２図は本発明の一実施例に係るイ
メージセンサの受光素子と電荷転送部の断面説明図、第
３図は本発明の一実施例に係るイメージセンサの多層配
線と負荷容量の平面説明図、第４図は第３図のＡ−Ａ’
部分の断面説明図、第５図は別の実施例に係るイメージ
センサの多層配線と負荷容量の平面説明図、第６図は従
来のイメージセンサの等価回路を示す図である。 １１．５１・・・・・・受光素子アレイ１２．５２・・
・・・・電荷転送部 １３．５３・・・・・・多層配線 １４．５４・・・・・・共通信号線 １５．５５・・・・・・駆動用ＩＣ １６，５６・・・・・・出力線 ２１・・・・・・・・・基板 ２２・・・・・・・・・金属電極 ２３・・・・・・・・・光導電層 ２４・・・・・・・・・透明電極 ２５・・・・・・・・・ゲート電極 ２６・・・・・・・・・ゲート絶縁膜 ２７・・・・・・・・・半導体活性層 ２８・・・・・・・・・オーミックコンタク２９・・・
・・・・・・ドレインｔｔｕｉｉ３０・・・・・・・・
・ソース電極 ３１・・・・・・・・・縦配線 ３２・・・・・・・・・横配線 ３３・・・・・・・・・第１の絶縁層 ３４・・・・・・・・・第２の絶縁層 ト層 ３５・・・・・・・・・コンタクトホール３６・・・・
・・・・・上部部分電極 ３７・・・・・・・・・保護膜 第 ５ 図
回路を示す説明図、第２図は本発明の一実施例に係るイ
メージセンサの受光素子と電荷転送部の断面説明図、第
３図は本発明の一実施例に係るイメージセンサの多層配
線と負荷容量の平面説明図、第４図は第３図のＡ−Ａ’
部分の断面説明図、第５図は別の実施例に係るイメージ
センサの多層配線と負荷容量の平面説明図、第６図は従
来のイメージセンサの等価回路を示す図である。 １１．５１・・・・・・受光素子アレイ１２．５２・・
・・・・電荷転送部 １３．５３・・・・・・多層配線 １４．５４・・・・・・共通信号線 １５．５５・・・・・・駆動用ＩＣ １６，５６・・・・・・出力線 ２１・・・・・・・・・基板 ２２・・・・・・・・・金属電極 ２３・・・・・・・・・光導電層 ２４・・・・・・・・・透明電極 ２５・・・・・・・・・ゲート電極 ２６・・・・・・・・・ゲート絶縁膜 ２７・・・・・・・・・半導体活性層 ２８・・・・・・・・・オーミックコンタク２９・・・
・・・・・・ドレインｔｔｕｉｉ３０・・・・・・・・
・ソース電極 ３１・・・・・・・・・縦配線 ３２・・・・・・・・・横配線 ３３・・・・・・・・・第１の絶縁層 ３４・・・・・・・・・第２の絶縁層 ト層 ３５・・・・・・・・・コンタクトホール３６・・・・
・・・・・上部部分電極 ３７・・・・・・・・・保護膜 第 ５ 図
Claims (3)
- （１）複数の受光素子を有する受光素子アレイと、前記
受光素子で発生した電荷を特定の数の受光素子のブロッ
ク毎に転送するスイッチング素子と、前記電荷を転送す
る多層配線と、前記多層配線に接続し、転送された電荷
を蓄積し、前記受光素子のブロック内の受光素子数に対
応する数の負荷容量と、前記負荷容量に蓄積された電荷
を電圧値として順次出力する駆動用ＩＣと、前記電荷を
前記負荷容量から前記駆動用ＩＣへと導く共通信号線と
を有するイメージセンサにおいて、 前記複数の負荷容量をさらに均等に細分化して配置した
ことを特徴とするイメージセンサ。 - （２）ｎ個の受光素子をＮブロック有する受光素子アレ
イと、前記受光素子で発生した電荷を受光素子のブロッ
ク毎に転送するスイッチング素子と、前記電荷を転送す
る多層配線と、前記多層配線に接続し、転送された電荷
を蓄積し、前記受光素子のブロック内の受光素子数ｎ個
に対応する数の負荷容量と、前記負荷容量に蓄積された
電荷を電圧値として順次出力する駆動用ＩＣと、前記電
荷を前記負荷容量から前記駆動用ＩＣへと導く共通信号
線とを有するイメージセンサにおいて、 前記ｎ個の負荷容量をさらに均等にＮ個に細分化して均
等間隔で分散配置したことを特徴とするイメージセンサ
。 - （３）ｎ個の受光素子をＮブロック有する受光素子アレ
イと、前記受光素子で発生した電荷を受光素子のブロッ
ク毎に転送するスイッチング素子と、前記電荷を転送す
る多層配線と、前記多層配線に接続し、転送された電荷
を蓄積し、前記受光素子のブロック内の受光素子数ｎ個
に対応する数の負荷容量と、前記負荷容量に蓄積された
電荷を電圧値として順次出力する駆動用ＩＣと、前記電
荷を前記負荷容量から前記駆動用ＩＣへと導く共通信号
線とを有するイメージセンサにおいて、 前記ｎ個の負荷容量をさらに均等にＮ−１個に細分化し
てブロック１個分の余地を残して均等間隔で分散配置し
、前記余地に前記駆動用ＩＣを配置したことを特徴とす
るイメージセンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1257945A JPH0748786B2 (ja) | 1989-10-04 | 1989-10-04 | イメージセンサ |
| US07/581,915 US5065171A (en) | 1989-10-04 | 1990-09-13 | Image sensor with uniformly dispersed storage capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1257945A JPH0748786B2 (ja) | 1989-10-04 | 1989-10-04 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03120947A true JPH03120947A (ja) | 1991-05-23 |
| JPH0748786B2 JPH0748786B2 (ja) | 1995-05-24 |
Family
ID=17313396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1257945A Expired - Lifetime JPH0748786B2 (ja) | 1989-10-04 | 1989-10-04 | イメージセンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5065171A (ja) |
| JP (1) | JPH0748786B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758769B2 (ja) * | 1990-08-20 | 1995-06-21 | 富士ゼロックス株式会社 | イメージセンサ |
| JPH04154166A (ja) * | 1990-10-18 | 1992-05-27 | Fuji Xerox Co Ltd | イメージセンサ |
| JP2546514B2 (ja) * | 1993-09-16 | 1996-10-23 | 日本電気株式会社 | 信号読み出し回路とその駆動方式 |
| JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
| JP4138106B2 (ja) * | 1998-10-22 | 2008-08-20 | セイコーエプソン株式会社 | 電子ペーパー用プリンター |
| JP3992504B2 (ja) | 2002-02-04 | 2007-10-17 | 富士通株式会社 | Ｃｍｏｓイメージセンサ |
| CN107405678B (zh) * | 2015-03-24 | 2018-11-13 | 新日铁住金株式会社 | 锻造曲轴的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117966A (ja) * | 1984-11-13 | 1986-06-05 | Ricoh Co Ltd | 画像読取装置 |
| FR2593343B1 (fr) * | 1986-01-20 | 1988-03-25 | Thomson Csf | Matrice d'elements photosensibles et son procede de fabrication, procede de lecture associe, et application de cette matrice a la prise de vue d'images |
| JPS639358A (ja) * | 1986-06-30 | 1988-01-16 | Fuji Xerox Co Ltd | 原稿読取装置 |
| US4764682A (en) * | 1986-09-16 | 1988-08-16 | Ovonic Imaging Systems, Inc. | Photosensitive pixel sized and shaped to optimize packing density and eliminate optical cross-talk |
| JPS63206069A (ja) * | 1987-02-23 | 1988-08-25 | Fuji Photo Film Co Ltd | イメ−ジ・センサ |
| US4943839A (en) * | 1987-08-19 | 1990-07-24 | Ricoh Company, Ltd. | Contact type image sensor |
-
1989
- 1989-10-04 JP JP1257945A patent/JPH0748786B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-13 US US07/581,915 patent/US5065171A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748786B2 (ja) | 1995-05-24 |
| US5065171A (en) | 1991-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3006216B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| JPH03120868A (ja) | イメージセンサ | |
| JPH03120947A (ja) | イメージセンサ | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JPH0785568B2 (ja) | 密着型イメージセンサ装置 | |
| JPH07118761B2 (ja) | 原稿読み取り装置 | |
| US5041913A (en) | Image sensor crosstalk cancelling method | |
| JP3144091B2 (ja) | ２次元イメージセンサ | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JP2939505B2 (ja) | 画像読取装置 | |
| JP2864693B2 (ja) | イメージセンサ | |
| JPH06164924A (ja) | イメージセンサ | |
| JPH07326720A (ja) | イメージセンサ | |
| JPH04100271A (ja) | イメージセンサ | |
| JP3094554B2 (ja) | 画像読み取り装置 | |
| JPH0628310B2 (ja) | 光電変換装置 | |
| JPH0879445A (ja) | イメージセンサ | |
| JPH03204971A (ja) | イメージセンサ | |
| JPH04154166A (ja) | イメージセンサ | |
| JP3279094B2 (ja) | イメージセンサ | |
| JP3094503B2 (ja) | 画像読み取り装置及びその駆動方法 | |
| JP3117171B2 (ja) | 光電変換装置 | |
| JPH0662321A (ja) | ２次元イメージセンサ | |
| JPH0424965A (ja) | イメージセンサ | |
| JPH03120755A (ja) | 画像読取装置 |