JPH03204971A

JPH03204971A - イメージセンサ

Info

Publication number: JPH03204971A
Application number: JP2108921A
Authority: JP
Inventors: Hiroyuki Miyake; 弘之三宅; Tsutomu Abe; 勉安部
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-10-16
Filing date: 1990-04-26
Publication date: 1991-09-06
Anticipated expiration: 2010-05-31
Also published as: JPH0750778B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に配線相互間における電気的影響を
小さくした配線構造を有するイメージセンサに関する。

（従来の技術）従来のイメージセンサで、特に密着型イメージセンサは
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものがある。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素子（Ｔ　Ｐ　Ｔ）を使って特
定のブロック単位で配線間の容量に一時蓄積して、電気
信号として数百ＫＨ２から数ＭＨ２までの速度で時系列
的に順次読み出すＴＰＴ駆動型イメージセンサがある。

このＴＰＴ駆動型イメージセンサは、ＴＰＴの動作によ
り単一の駆動用ＩＣで読み取りが可能となるので、イメ
ージセンサを駆動する駆動ＩＣの個数を少なくするもの
である。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第１０図に示すように、原稿幅と略同じ長さのライ
ン状の受光素子アレイ５１と、各受光素ｆ−５１″に１
：１に対応する複数個の薄膜トランジスタＴＬｊ　（ｉ
−１〜Ｎ、　ｊ＝ｌ−ｎ）から成る電荷転送部５２と、
マトリックス状の多層配線５３とから構成されている。

前記受光素子アレイ５１は、８個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子５１′は、フォトダイオードＰＩ、ｊ　（ｌ−Ｉ　
〜Ｎ、　ｊ４〜ｎ）により等価的に表すことができる。

各受光素子５１′は各薄膜トランジスタＴＩＪのドレイ
ン電極にそれぞれ接続されている。そして、薄膜トラン
ジスタＴｉ、ｊのソース電極は、マトリックス状に接続
された多層配線５３を介して受光素子群毎に共通信号線
５４（ｎ本）にそれぞれ接続され、更に共通信号線５４
は駆動用ＩＣ５５に接続されている。

各薄膜トランジスタＴｉ、ｊのゲート電極には、ブロッ
ク毎に導通するようにゲートパルス発生回路５６に接続
されている。各受光素子５１′で発生する光電荷は一定
時間受光素子の寄生容量と薄膜トランジスタのドレイン
・ゲート間のオーバーラツプ容量に蓄積された後、薄膜
トランジスタＴＩ、ｊを電荷転送用のスイッチとして用
いてブロック毎に順次多層配線５３の配線容量Ｃ１（１
−１〜ｎ）に転送蓄積される。

すなわち、ゲートパルス発生回路５６からゲート信号線
ＧＬ　（ｉ−１−ｎ）を経由して伝達されたゲトバルス
φＧ１が、第１のブロックの薄膜トランジスタＴＩ、１
−Ｔ１．ｎをオンにし、第１のブロックの各受光素子５
１′で発生した電荷が各配線容量Ｃ１に転送蓄積される
。そして、各配線容量ＣＩに蓄積された電荷により各共
通信号線５４の電位が変化し、この電圧値を駆動用Ｉ　
Ｃ５５内のアナログスイッチ５Ｗｉ（１−１−ｎ）を順
次オンして時系列的に出力線５７に抽出する。

そして、同様にゲートパルスφＧ２〜φＧｎにより第２
〜第Ｎのブロックの薄膜トランジスタＴ２，１〜Ｔ　２
．ｎからＴＮ、１−ＴＮ、ｎまでがそれぞれオンするこ
とによりブロック毎に受光素子側の電荷が転送され、順
次読み出すことにより原稿の主走査方向の１ラインの画
像信号を得、ローラ等の原稿送り手段（図示せず）によ
り原稿を移動させて前記動作を繰り返し、原稿全体の画
像信号を得るものである（特開昭６３−９３５８号公報
参照）。

上記マトリックス状の多層配線５３の構成は、その平面
説明図を第１１図に、断面説明図を第１２図に示すよう
に、多層配線５３は、基板２１上に下層信号線３１．絶
縁層３３．上層信号線３２を順次形成して構成されてい
る。下層信号線３１と上層信号線３２とは、互いに直交
するように配列され、上下の信号線相互間を接続するた
めにコンタクトホール３４が設けられている。

（発明が解決しようとする課題）しかしながら、上記のようなイメージセンサの構成では
、多層配線部分がマトリックス状となっており、上下層
の信号線が第１２図の多層配線の断面説明図に示すよう
に絶縁層３３を介して交差するようになるため、下層信
号線３１と上層信号線３２の交差部分にカップリング容
量（結合容量）が存在し、その結果、信号線同士の交差
部分において、一方の信号線からの出力が他の信号線か
らの出力との電位差によって影響を受けてクロストーク
が発生し、正確な電荷が読み取れず、イメージセンサに
おける階調の再現性を悪くするという問題点があった。

そのため、複数の受光素子を１ブロックとじて複数ブロ
ックを有する受光素子アレイと、前記受光素子で発生し
た電荷をブロック毎に転送する複数のスイッチング素子
と、前記電荷を画像信号として出力する駆動用ＩＣとを
有するイメージセンサにおいて、前記ブロック内のスイ
ッチング素子と、隣接するブロック内のスイッチング素
子とをそれぞれ距離の近い順に配線で接続し、前記ブロ
ック内のスイッチング素子から両隣りのブロック内のス
イッチング素子への配線は前記受光素子アレイの長尺方
向に対して互いに反対側に位置するように接続し、前記
接続された配線の長さの短い順に前記受光素子アレイに
近い順で配置したことを特徴とするイメージセンサが考
えられている。

このイメージセンサは、従来主走査方向に対して受光素
子アレイの片側にのみ配線構造を設けていたものを、受
光素子アレイの両側に配線構造を設けることとし、そし
て複数の受光素子群を１ブロックとし、隣接するブロッ
ク単位に主走査方向に対して交互に配線を配置するよう
にし、更にブロック内の各受光素子に接続する各スイッ
チング素子と隣接するブロック内の各受光素子に接続す
る各スイッチング素子との間の配線の接続は前記ブロッ
ク内のスイッチング素子と隣接するブロック内のスイッ
チング素子との距離の近い順に接続し、接続した配線は
短い方の配線を受光素子アレイ側に順に配置するように
しているので、信号線同士が交差することがなく、その
ため配線が相互に影響し合うことがなく、配線容量に蓄
積された電荷を正確に読み出すことができるものである
。

但し、上記のイメージセンサの構成にすると、受光素子
アレイを縫うような配線構造となり、つまり、受光素子
と隣接する受光素子との間を配線が通過するようにしな
ければならない。この場合、受光素子間を通過させる配
線層が受光素子を構成する導通層と同一の層によって形
成されるとなると、受光素子と隣接する受光素子との間
の間隔を充分取らないと、配線層を設けることができな
い。

そのためには、受光素子の受光部の大きさはそのままで
、受光素子と隣接する受光素子との間の間隔を広くする
か、または受光素子の受光部の太きさを小さくして、受
光素子と隣接する受光素子との間の間隔を広く取ること
が考えられる。いずれにしても、イメージセンサの解像
度を低下させ、イメージセンサの性能を低下させるとの
問題点があった。

また、受光素子間を通過させる配線層が受光素子を構成
する導通層と同一の層によって形成されると、受光素子
の導通層と配線部分があまりにも接近しているため、受
光素子の導通層と配線部分との間で結合容量が発生して
、配線容量に蓄積された電荷を正確に読み出すことがで
きないとの問題点もあった。

本発明は上記実情に鑑みてなされたもので、イメージセ
ンサにおいて、解像度を低下させることがなく、しかも
配線からの電荷を正確に出力できるイメージセンサを提
供することを目的とする。

（課題を解決するための手段）上記従来例の問題点を解決するための請求項１記載の発
明は、上下の電極層を有する複数の受光素子を１ブロッ
クとして複数ブロックを有する受光素子アレイと、前記
受光素子で発生した電荷をブロック毎に転送する前記複
数の受光素子にそれぞれ接続する複数のスイッチング素
子と、前記電荷を画像信号として出力する前記複数のス
イッチング素子にそれぞれ接続する複数の配線とを有す
るイメージセンサにおいて、前記複数の配線を前記受光
素子アレイにおける受光素子と隣接する受光素子との間
をそれぞれ通過させることとし、通過させる配線部分が
前記受光素子を形成する上下の電極層より上層の金属層
を用いて形成したことを特徴としている。

上記従来例の問題点を解決するための請求項２記載の発
明は、上下の電極層を有する複数の受光素子を１ブロッ
クとして複数ブロックを有する受光素子アレイと、前記
受光素子で発生した電荷をブロック毎に転送する前記複
数の受光素子にそれぞれ接続する複数のスイッチング素
子と、前記電荷を画像信号として出力する前記複数のス
イッチング素子にそれぞれ接続する複数の配線とを有す
るイメージセンサにおいて、前記複数の配線を前記受光
素子アレイにおける受光素子と隣接する受光素子との間
をそれぞれ通過させることとし、通過させる配線部分が
前記受光素子を形成する上下の電極層より下層の金属層
を用いて形成したことを特徴としている。

（作用）請求項１記載の発明によれば、受光素子を形成する上下
の電極層より上層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる。

請求項２記載の発明によれば、受光素子を形成する上下
の電極層より下層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる。

（実施例）本発明の一実施例について図面を参照しながら説明する
。

第１図は、本発明の一実施例に係るイメージセンサの等
価回路図、第２図（ａ）は、本発明の一実施例に係るイ
メージセンサの受光素子、電荷転送部、それに配線構造
の一部の平面説明図、第２図（ｂ）は、第２図（ａ）の
Ａ−Ａ’部分の断面説明図である。

イメージセンサは、ガラス等の絶縁性の基板上に並設さ
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰ）１１’を１ブロックとし、このブロックをＮ個有
してなる受光素子アレイ１１　（ＰＩ、ｌ　−ＰＮ、ｎ
　）と、各受光素子１１′にそれぞれ接続された薄膜ト
ランジスタＴ１．ｌ〜ＴＮ。

ｎの電荷転送部１２と、隣接するブロック内の電荷転送
部１２相互を接続する配線群１３と、電荷転送部１２か
ら配線群１３を介してブロック内の受光素子群毎に対応
するｎ本の共通信号線１４と、共通信号線１４が接続す
る駆動用ＩＣｌ３と、駆動用ＩＣｌ３内でｎ本の共通信
号線１４の電位を出力線１７（ＣＯＭ）に時系列的に抽
出するためのアナログスイッチＳＷＩ〜ＳＷｎとから構
成されている。

受光素子１１′は、第２図及び第３図に示すように、ガ
ラス等の基板２１上に絶縁層２６、ａ−５ｉ　：Ｈ層、
ｎ”ａ−Ｓｉ＋Ｈ層が形成され、その上に受光素子１１
′の下部の共通電極となるクロム（Ｃｒ　２）等による
帯状の金属電極２２と、各受光素子１１′毎（ビット毎
）に分割形成された水素化アモルファスシリコン（ａ−
８ｔ：Ｈ）から成る光導電層２３と、同様に分割形成さ
れた酸化インジウム・スズ（ＩＴＯ）から成る上部の透
明電極２４とが順次積層するサンドイッチ型を構成して
いる。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の上に光導電層２３が離散的に
分割して形成され、上部の透明電極２４も同様に離散的
に分割して個別電極となるよう形成されることにより、
光導電層２３を金属電極２２と透明電極２４とで挾んだ
部分が各受光素子１１′を構成し、その集まりが受光素
子アレイ１１を形成している。

そして、金属電極２２には、一定の電圧ＶＢが印加され
ている。また、離散的に分割形成された透明電極２４の
一端にはアルミニウム等の配線３０ａの一方が接続され
、その配線３０ａの他方が電荷転送部１２の薄膜トラン
ジスタＴＮ、ｎのドレイン電極４１に接続されている。

また、受光素子１１′において、水素化アモルファスシ
リコンの代わりに、ＣｄＳｅ　（カドミウムセレン）等
を光導電層とすることも可能である。

このように、光導電層２３と透明電極２４を個別化した
のは、ａ−３ｉ：Ｈの光導電層２３が共通層であると、
特定の受光素子１１′で起こる光電変換作用が隣接する
受光素子１１′に対して干渉を引き起こすことがあるの
で、この干渉を少なくするためである。

また、電荷転送部１２を構成する薄膜トランジスタＴｉ
、ｊ　（ｉ−ｔ　〜Ｎ、　ｊ−１−ｎ）は、第２図（ａ
）及び第４図に示すように、前記基板２１上にゲート電
極２５としてのクロム層（Ｃｒｌ）、ゲート絶縁膜とし
ての絶縁層２６の窒化シリコン膜、半導体活性層２７と
しての水素化アモルファスシリコン（ａ−５ｉ：Ｈ）層
、ゲート電極２５に対向するよう設けられたトップ絶縁
層２９としての窒化シリコン膜、オーミックコンタクト
層２８としてのｎ生水素化アモルファスシリコン（ｎ”
ａ−８１：Ｈ）層、ドレイン電極４１とソース電極４２
としてのクロム層（Ｃｒ　２）を順次積層し、その上に
ポリイミド等の絶縁層を介してアルミニウム層の配線３
０が接続される逆スタガ構造のトランジスタである。

ここで、オーミックコンタクト層２８は、ドレイン電極
４１に接触する部分２８ａ層とソース電極４２に接触す
る部分２８ｂ層とに分離されて形成され、その上のクロ
ム層（Ｃｒ　２）もドレイン電極４１とソース電極４２
とに分離して形成されている。そして、ドレイン電極４
１には受光素子１１′の透明電極２４からのアルミニウ
ムの配線３０ａが接続され、ソース電極４２には配線群
１３のアルミニウムの配線３０ｂが接続されている構成
となっている。

更に、第１図から第５図を参照しながら配線群１３の構
成を詳細に説明する。

配線群１３の構成は、例えば第１図に示すように、第１
ブロックの下側に位置する駆動用ＩＣから共通信号線１
４（信号線１′〜ｎ′）が導き出され、当該信号線１′
〜ｎ′には途中第１ブロックの薄膜トランジスタＴＩ、
１〜Ｔ　１．ｎのソース電極４２がアルミニウムの配線
３０ｂを介してそれぞれ接続し、第２図（ａ）の受光素
子と薄膜トランジスタ、それに配線群の平面説明図に示
すように、信号線３５が受光素子１１′を覆うポリイミ
ド等の上に設けられて、受光素子１１′と隣接する受光
素子１１′の間を通過させるようにし、受光素子アレイ
の上側を第２ブロック方向に信号線１′〜ｎ′が延び、
更に再び受光素子１１′の間をポリイミド等を介してそ
の上を通過させ、途中第２ブロックの薄膜トランジスタ
Ｔ２．ｎ　−Ｔ２．１のソース電極４２にそれぞれ接続
するようになっている。

具体的には、信号線１′には第１ブロックの薄膜トラン
ジスタＴ１．ｌのソース電極４２が接続され、そして第
２ブロックの薄膜トランジスタＴ２゜ｎのソース電極４
２が接続され、また信号線２′には第１ブロックの薄膜
トランジスタＴＩ、２のソース電極４２が接続され、第
２ブロックの薄膜トランジスタＴ２．ｎ−１のソース電
極４２が接続されるように、隣接するブロックにおいて
遠い順に薄膜トランジスタＴのソース電極４２同士が信
号線を経由して接続し、そして信号線ｎ′には第１ブロ
ックの薄膜トランジスタＴ　１．ｎのソース電極４２が
接続され、第２ブロックの薄膜トランジスタＴ２．■の
ソース電極４２が接続されることとなる。

逆に言えば、隣接するブロックにおいて距離の近い薄膜
トランジスタＴのソース電極４２同士が信号線で順次接
続されるようにする。

この場合、第５図に示すように、接続した信号線の配線
は、その距離が短い順に受光素子アレイ１１に沿って（
主走査方向に）、受光素子アレイ１１に近づけて受光素
子アレイ１１の上側に配置するようにする。つまり第１
ブロックと第２ブロックの間で具体的に説明すると、最
も短い信号線ｎ′が受光素子アレイ１１に最も近くに配
置され、次に信号線ｎ　　−１が受光素子アレイ１１に
２番目に近く配置され、このようにして最も長い信号線
１′が配線群１３の内で一番外側に配置されることにな
る。以上のような構成になっているので、第１ブロック
と第２ブロックの間には信号線同士が交差することがな
く、クロストークの心配がない。

次に、第２ブロックと第３ブロックとの間の配線群１３
の具体的構成を説明する。第２ブロックの薄膜トランジ
スタＴ２，１〜Ｔ２．ｎのそれぞれのソース電極４２と
、第３ブロックの薄膜トランジスタＴ３．ｎ−７３，１
のそれぞれのソース電極４２とは受光素子アレイの下側
に配置された信号線ｎ〜１′によってそれぞれ接続され
ている。具体的には、信号線ｎ′には第２ブロックの薄
膜トランジスタＴ２，１のソース電極４２が接続し、第
３ブロックの薄膜トランジスタＴ３．ｎのソース電極４
２も接続し、また信号線ｎ／　　　１には第２ブロック
の薄膜トランジスタＴ２，２のソース電極４２が接続し
、第３ブロックの薄膜トランジスタＴ３゜ｎ−１のソー
ス電極４２も接続している。

このように隣接するブロックにおいて遠い順に薄膜トラ
ンジスタＴのソース電極４２同士を信号線で接続すると
、つまり、第２ブロックの薄膜トランジスタＴ２．ｎの
ソース電極４２と第３ブロックの薄膜トランジスタＴＳ
、ｌのソース電極４２とは信号線１′によって接続され
ることになる。逆に言えば、隣接するブロックにおいて
距離の近い薄膜トランジスタＴのソース電極４２同士を
信号線で順次接続されるようにする。

上記第２ブロックと第３ブロックとの間の配線群１３に
ついて、第５図に示すように、配線は、その距離が短い
順に受光素子アレイ１１に沿って（主走査方向に）、受
光素子アレイ１１に近づけて受光素子アレイ１１の下側
に配置するようにする。つまり、第２ブロックと第３ブ
ロックの間の配線は、最も短い信号線１′が受光素子ア
レイ１１に最も近くに配置され、次に信号線２′が受光
素子アレイ１１に２番目に近く配置され、このようにし
て最も長い信号線ｎ′が配線群１３の内で一番外側に配
置されることになる。以上のような構成になっているの
で、第２ブロックと第３ブロックの間には信号線同士が
交差することがなく、クロストークの心配がない。

全体の様子を第５図の概略図を示すと、奇数ブロックか
ら偶数ブロックへと配線群１３で接続する場合は、受光
素子アレイ１１の上側に配置され、偶数ブロックから奇
数ブロックへと配線群１３で接続する場合は、受光素子
アレイ１１の下側に配置される。そのため、奇数ブロッ
クから偶数ブロックへの配線群１３と偶数ブロックから
奇数ブロックへの配線群１３とが交差することがなく、
クロストークの心配がない。

本実施例においては、第Ｎブロックを偶数ブロックであ
るとすると、第１ブロックの下側に駆動用ＩＣ１５ａを
設けたのと同様に、偶数ブロックの第Ｎブロックの下側
に駆動用ＩＣ１５ｂを設ける。ここで、駆動用ＩＣ１５
ａ内のアナログスイッチＳＷＩ〜ＳＷｎには、信号線１
′〜ｎ′の順で接続されている。そして、第Ｎブロック
の薄膜トランジスタＴＮ、１〜ＴＮ、ｎのソース電極４
２がそれぞれ接続する信号線は駆動用ＩＣ１５ｂに接続
されるが、駆動用ＩＣ１５ｂ内のアナログスイッチＳ　
Ｗｌ　−Ｓ　Ｗｎには、駆動用ＩＣ１５ａから続いてい
る信号線が信号線ｎ′〜１′の順でそれぞれ接続される
ことになる。

駆動用ＩＣ１５ａ、１５ｂ内のアナログスイッチＳＷ１
〜ＳＷｎに接続されるｎ本の共通信号線１４は、配線群
１３から引き出され、この配線群１３の信号線の配線中
に蓄積された電荷によって共通信号線１４の電位が変化
し、この電位値をアナログスイッチの動作により出力線
１７（ＣＯＭｌ、２）に抽出するようになっている。こ
こで、駆動用ＩＣ１５ａ、１５ｂにおいては、アナログ
スイッチＳ　Ｗｌ　−Ｓ　Ｗｎの順で信号線の電位値を
読み出すこととなっている。

次に、本実施例のイメージセンサの製造方法について説
明すると、ガラス等の基板２１上にクロム（Ｃｒｌ）を
ＤＣスパッタ法で着膜し、電荷転送部１２の薄膜トラン
ジスタ（Ｔ　Ｐ　Ｔ）のゲート電極２５のパターンをフ
ォトリソエツチングで形成し、この上にＴＰＴのゲート
絶縁層となる絶縁層２６、ａ−５ｔ：Ｈ層の半導体活性
層２７とトップ絶縁層２９を着膜し、ゲート電極２５に
対応するようトップ絶縁層２９のパターンを形成する。

この上にオーミックコンタクト層２８のｎ”ａＳｉ：Ｈ
層を着膜し、更にＴＦＴのドレイン電極４１とソース電
極４２、受光素子部分の金属電極２２となるクロム層（
Ｃｒ　２）を着膜する。

そして受光素子部分の光導電層２３、透明電極２４を着
膜し、透明電極２４と光導電層２３をフォトリソエツチ
ングで個別化し、次にフォトリソエツチングで金属電極
２２、ドレイン電極４１とソースｔｉＨＩ４２のＣｒ２
をバターニングし、ＴＦＴ部分をＨＦ、と０２の混合ガ
スでエツチングを行うと、Ｃｒ２と絶縁層のない部分が
エツチングされ、ａ−８ｉ：Ｈ層の）１−導体活性層２
７とｎ＋ａ−３ｉ：Ｈ層のオーミックコンタクト層２８
のパターンが形成される。

その上にポリイミドの絶縁層を形成し、必要箇所にコン
タクトホールを設けて、アルミニウムの配線群１３か形
成される。

本実施例においては、配線群１３をポリイミドの絶縁層
の上にアルミニウムで形成したのは、金属層の内、最上
層にあたるため、膜厚を厚くすることが可能となり、シ
ート抵抗を小さくすることができ、このように配線が長
い場合には、特に抵抗値を抑えるのに有利となるからで
ある。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰＤ）に照射し、原稿の
濃淡に応じた電荷を発生させ、受光素子１１′の寄生容
量等に蓄積される。

ゲートパルス発生回路（図示せず）からゲート信号線Ｇ
ｎを経由して伝達されたゲートパルスφＧに基づき薄膜
トランジスタＴがオンの状態になると、フォトダイオー
ドＰＤと共通信号線１４側を接続して受光素子１１″の
寄生容量等に蓄積された電荷を配線群１３の配線容量に
転送蓄積される。

具体的に第１ブロックのフォトダイオードＰ　Ｌ、１〜
ＰＬ、ｎに電荷が発生した場合について説明すると、ゲ
ートパルス発生回路からゲートパルスφＧ１が印加され
ると、薄膜トランジスタＴ１．ｌ　−ＴＩ。

ｎがオンの状態になり、フォトダイオードＰ１，１〜Ｐ
１．ｎに発生した電荷が配線Ｆ４１３全般に均一に分散
して転送蓄積される。つまり、フォトダイオードｐｔ、
ｉの電荷は信号線１′全般の配線容量へ、フォトダイオ
ードＰ１，２の電荷は信号線２′全般の配線容量へ、そ
してフォトダイオードＰＩ。

ｎの電荷は信号線ｎ′全般の配線容量へと転送蓄積され
る。

次に、第１図と第５図に示すように、本実施例では２個
の駆動用ＩＣ１５ａ、１５ｂを設けているため、２個の
駆動用ＩＣ１５ａ、１５ｂ相互の動作関係を説明する。

２個の駆動用ＩＣ１５ａ、１５ｂは、第６図に示すよう
にそれぞれ接続されていて、駆動用ＩＣ１５Ｈには外部
より配線容量に生じる電位の読み出しを開始するスター
ト信号φＳを読み込む構成となっており、スタート信号
φＳを信号読み込み端子ＳＴＩで読み込むと、第１ブロ
ックに関する配線容量の電位を駆動用ＩＣ１５ａ内に読
み込み、駆動用ＩＣ１５ａ内のスイッチ５ＷＩ−３Ｗｎ
を順次オンにして第１ブロックのフォトダイオードＰ１
，１〜Ｐ　Ｌ、ｎで発生し、信号線１′〜ｎ′の配線容
量に蓄積された電荷をＣＯＭＩより読み出すこととなる
。

第１ブロックの読み出しが終了した場合、信号が駆動用
ＩＣ１５ａ内の信号発生端子ＣＲＩから駆動用ＩＣ１５
ｂ内の信号読み込み端子ＳＴ２及びＣＳ２に伝達され、
当該信号を受は取った駆動用ＩＣ１５ｂは、駆動用ＩＣ
１５ｂ内のスイッチＳＷＩ〜ＳＷｎを順次オンにして第
２ブロックのフォトダイオードＰ２，１〜Ｐ２．ｎで発
生し、信号線１′〜ｎ′の配線容量に蓄積された電荷を
Ｃ０Ｍ２より読み出すこととなる。端子ＳＴ２と端子Ｃ
Ｓ２は、内部でＯＲ回路に接続されているため、いずれ
か一方に信号が入力されると、駆動用ＩＣ１５ｂが動作
可能な状態となり、１ブロック（ここでは第２ブロック
）の電荷を読むように作動する。

さらに、第２ブロックの読み出しが終了した場合、信号
が駆動用ＩＣ１５ｂ内の信号発生端子ＣＲ２から駆動用
ＩＣ１５ａ内の信号読み込み端子ＣＳＩに伝達され、当
該信号を受は取った駆動用ＩＣ１５ａは、第３ブロック
に関する電荷をＣ０Ｍ１より読み出すこととなる。端子
Ｃ８１も端子Ｃ５２と同様に信号が伝えられると、駆動
用ＩＣ１５ａが動作可能な状態となり、１ブロック（こ
こでは第３ブロック）の電荷を読むように作動する。

このようにして、受光素子アレイ１１の第１ブロックか
ら第Ｎブロックまでの電荷を駆動用ＩＣ１５ａのＣＯＭ
Ｉと駆動用ＩＣｂのＣＯＮ２から交互に読み出すことと
なっており、端子ＣＲ１より信号が発生した時に、ＣＯ
ＭＩからの出力は端子Ｃ３Ｉに信号が入るまでオフにな
り、同様に、端子ＣＲ２より信号が発生した時に、Ｃ０
Ｍ２からの出力は端子Ｃ５２に信号が入るまでオフにな
る。

駆動用ＩＣ１５ａ、１５ｂには、外部から一定間隔でク
ロックパルスφＣＫが送り込まれており１、上記ＣＯＭ
ＩとＣ０Ｍ２からの交互の出力動作によって、第Ｎブロ
ックの電荷の読取りを行なって、駆動用ＩＣの動作が終
了し、原稿の１−ラインの読取りが終了する。

そして、ＣＯＭＩとＣ０Ｍ２を連結させて、Ｃ０Ｍ１と
Ｃ０Ｍ２から交互にＣＯＭに出力された画像信号は、第
１ブロックから第Ｎブロックまでの全体の画像信号とな
る。

このように、駆動用ＩＣ１５ａで奇数ブロックに関する
電荷を読み出し、駆動用ＩＣ１５ｂで偶数ブロックに関
する電荷を読み出すようにしているのは、第７図で示す
奇数偶数ブロックにおける電荷の読み出し順位（方向）
が反対になるからである。つまり、駆動用ＩＣ１５ａは
、信号線１′〜ｎ′に蓄積された電荷をアナログスイッ
チＳＷ１〜ＳＷｎで信号線１′〜ｎ′の順で読み取り、
ＣＯＭＩより出力するようになっているので、第１ブロ
ック〜第Ｎブロックの電荷を読み出そうとすれば、奇数
ブロックではフォトダイオードＰＤの１番目〜ｎ番目の
電荷が信号線１′〜ｎ′に蓄積されるため、信号線１′
〜ｎ′の順で読み出すようになっているが、偶数ブロッ
クではフォトダイオードＦＤの１番目〜ｎ番目の電荷が
信号線ｎ′〜１′に蓄積されため、信号線ｎ′〜１′の
順て読み出すようになるので、偶数ブロックでは信号の
読み出し順序が逆になる。そこで、駆動用ＩＣ１５ｇで
は奇数ブロックでの電荷のみを選択的に読み出すことと
する。

その反対に、駆動用ＩＣ１５ｂでは偶数ブロックでの電
荷を読み出しが正常に行われる。つまり、偶数ブロック
ではフォトダイオードＰＤの１番目〜ｎ番目の電荷が信
号線ｎ′〜１′に蓄積されるが、駆動用ＩＣ１５ｂでは
信号線ｎ′〜１′の電荷の順で読み取り、Ｃ０Ｍ２で出
力するようになっているので、Ｃ０Ｍ２には、偶数ブロ
ックのフォトダイオードＰＤの１番目〜ｎ番目で発生し
た電荷を画像信号として出力されることになる。逆に、
奇数ブロックにおいてはフォトダイオードＰＤのｎ番目
〜１番目で発生した電荷を画像信号として出力されるこ
とになる。そのため駆動用ＩＣ１５ｂでは偶数ブロック
での電荷のみを選択的に読み出すこととする。

以上のように駆動用ＩＣ１５ａ、１．５ｂがそれぞれ奇
数、偶数ブロックを選択的にＣＯＭＩとＣ０Ｍ２から出
力し、それらを交互に総合してＣＯＭより出力すると、
第７図のＣＯＭに示すように、第１ブロック〜第Ｎブロ
ックの画像信号を順次出力するができる。

本実施例によれば、複数の受光素子１１′を１ブロック
とし、隣接するブロック単位に主走査方向に対して交互
に配線を接続するようにし、更にブロック内の各受光素
子１１′に接続する薄膜トランジスタのソース電極４２
と隣接するブロック内の各受光素子１１′に接続する薄
膜トランジスタのソース電極４２との間の配線が、ブロ
ック内の薄膜トランジスタのソース電極４２と隣接する
ブロック内の薄膜トランジスタのソース電極４２との距
離の近い順に接続し、接続した配線は短い方の配線を受
光素子アレイ１１側に順に配置するようにしているので
、信号線同士が交差することがなく、配線群１３が相互
に影響し合うことがなく、配線群１３の配線容量に蓄積
された電荷を正確に読み出すことができ、クロストーク
等の発生を防止して、イメージセンサの階調の再現性を
向上させる効果がある。

また、本実施例においては、駆動用ＩＣを２個設けて、
一方の駆動用ＩＣ１５ａで奇数ブロックで発生した電荷
を読み出すようにし、他方の駆動７１１１　Ｃ１５ｂて
偶数ブロックで発生した電荷を読み出すようにして、両
方の駆動用ＩＣからの出力を合成させて画像信号として
いるので、１個の駆動用ＩＣで画像信号を出力する場合
より出力処理が容易となる効果かある。

また、第８図の等価回路に示すように、１個の駆動用Ｉ
Ｃで画像信号を出力処理することも可能である。この場
合、上述したように１個の駆動用ＩＣで画像信号を出力
しようとすると、奇数ブロックと偶数ブロックにおける
電荷の読み出し順位（方向）が反対になるため、外部回
路のメモリ（図示せず）に−旦入力して、画像信号の出
力順位を変えて時系列的に出力することが必要である。

この実施例によれば、駆動用ＩＣが２個から１個に減少
するので、コスト低減、センサ部のスペスの縮小、ワイ
ヤボンディング数の減少による歩留りの向上が図られる
。

さらに、以上の構成に加えて、各々の信号線の間にグラ
ンド線を平行に配線するば、並列する信号線同士のクロ
ストークの影響もなくすことができ、また信号線におけ
る配線容量も増やすことが可能である。

また、本実施例によれば、受光素子１１′の上部の透明
電極２４より上層のアルミニウム層を用いて受光素子と
隣接する受光素子との間を通過させる配線を構成してい
るため、受光素子と隣接する受光素子との間の間隔を広
くすることなく、そのため、イメージセンサの解像度を
低下させて性能を低下させることがなく、また受光素子
の電極と配線部分３０ｂとの間での結合容量の発生が少
なくなり、配線群１３の配線容量に蓄積された電荷を正
確に読み出すことができ、更に従来の製造プロセスを大
幅に変更させることがなく製造できる効果がある。また
、配線群１３をアルミニウムて形成しているため、クロ
ムで配線群１３を形成するより抵抗値が低く、配線群１
３の配線層が金属層の中で最上層であるため、膜厚を厚
くでき、シート抵抗を小さくすることが可能であり、特
に配線が長い場合には抵抗値を抑えることができる効果
がある。

また、別の実施例として、第９図（ａ）の平面説明図と
第９図（ａ）のＢ−Ｂ’部分の断面説明図である第９図
（ｂ）に示すように、基板２１上にＴＰＴのゲート電極
２５となるクロム（Ｃｒ　１）を着膜して形成している
が、同時に配線群１３の内、受光素子と隣接する受光素
子との間を通過させる配線部分３０Ｃをクロム（Ｃｒ　
１）で形成し、それ以外の配線群１３は、絶縁層２６に
コンタクト部３６を設けてポリイミド等の絶縁層の上に
アルミニウムを用いて配線層を形成することもできる。

この配線群１３の製造方法は、基板２１上にＣｒｌを着
膜し、ＴＰＴのゲート電極２５のバタンを形成する際に
、受光素子と隣接する受光素子との間を通過させる配線
部分３０ｃもフォトリソエツチングでパターンを形成し
、受光素子１１′と電荷転送部１２を形成した後で、コ
ンタクト部３６を設けてポリイミド等の絶縁層の上にア
ルミニウムでそれ以外の配線層３０を形成する。

この別の実施例によれば、受光素子１１′の上部の金属
電極２２より下層のクロム層（Ｃｒ　１）を用いて受光
素子と隣接する受光素子との間を通過させる配線を構成
しているため、受光素子と隣接する受光素子との間の間
隔を広くすることなく、そのため、イメージセンサの解
像度を低下させて性能を低下させることがなく、また受
光素子の電極と配線部分３０ｃとの間での結合容量の発
生が少なくなり、配線群１３の配線容量に蓄積された電
荷を正確に読み出すことができ、更に従来の製造プロセ
スを大幅に変更させることがなく製造できる効果がある
。また、受光素子の金属電極２２の下層を配線が通過す
るので、配線部分３０ｃの配線幅を自由に取ることがで
き、更に金属電極２２に一定のバイアス電圧が掛ってい
るため、隣接する受光素子の電圧変化の影響（クロスト
ーク）が受光素子間を通過する配線部分３０ｃに及ぶの
を、この金属電極２２でシールドする効果がある。

（発明の効果）請求項１記載の発明によれば、受光素子を形成する上下
の電極層より上層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる効果がある。

請求項２記載の発明によれば、受光素子を形成する上下
の電極層より下層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの等価
回路図、第２図（ａ）は本発明の一実施例に係るイメー
ジセンサの受光素子、電荷転送部と配線群の一部の平面
説明図、第２図（ｂ）は第２図（ａ）のＡ−Ａ’部分の
断面説明図、第３図は受光素子部分の断面説明図、第４
図は電荷転送部の断面説明図、第５図は本発明の一実施
例に係るイメージセンサの配線群の概略図、第６図は本
発明の一実施例に係るイメージセンサの駆動用ＩＣの接
続構成図、第７図は第６図の駆動用ＩＣからの出力説明
図、第８図は本発明の別の実施例に係るイメージセンサ
の等価回路図、第９図（ａ）は本発明の別の実施例に係
るイメージセンサの受光素子、電荷転送部と配線群の一
部の平面説明図、第９図（ｂ）は第９図（ａ）のＢ−Ｂ
’部分の断面説明図、第１０図は従来のイメージセンサ
の等価回路図、第１１図は第１０図における多層配線構
造の平面説明図、第１２図は第１１図のＣ−Ｃ′の断面
説明図である。１１．５１・・・・・・受光素子アレイ１２．５２・・
・・・・電荷転送部１３、・・・・・・・・・・・・配線群１４．５４・・
・・・・共通信号線１５．５５・・・・・・駆動用ＩＣ１７，５７・・・・・・出力線２１・・・・・・・・・基板２２・・・・・・・・・金属電極２３・・・・・・・・・光導電層２４・・・・・・・・・透明電極２５・・・・・・・・・ゲート電極２６・・・・・・・・・絶縁層２７・・・・・・・・・半導体活性層２８・・・・・・・・・オーミックコンタクト層２９・
・・・・・・・トップ絶縁層３０・・・・・・・・・配線層３１・・・・・・・・・下層信号線３２・・・・・・・・・上層信号線３３・・・・・・・・・絶縁層３４・・・・・・・・・コンタクトホール３５・・・・
・・・・・コンタクト部４１・・・・・・・・・ドレイン電極４２・・・・・・・・・ソース電極５３・・・・・・・・・多層配線第２図第３図第４図第９図３０ｃＪ（ＪＣ２］第１１図第１２図１１１

Claims

【特許請求の範囲】

（１）上下の電極層を有する複数の受光素子を１ブロッ
クとして複数ブロックを有する受光素子アレイと、前記
受光素子で発生した電荷をブロック毎に転送する前記複
数の受光素子にそれぞれ接続する複数のスイッチング素
子と、前記電荷を画像信号として出力する前記複数のス
イッチング素子にそれぞれ接続する複数の配線とを有す
るイメージセンサにおいて、前記複数の配線を前記受光素子アレイにおける受光素子
と隣接する受光素子との間をそれぞれ通過させることと
し、通過させる配線部分が前記受光素子を形成する上下
の電極層より上層の金属層を用いて形成したことを特徴
とするイメージセンサ。
（２）上下の電極層を有する複数の受光素子を１ブロッ
クとして複数ブロックを有する受光素子アレイと、前記
受光素子で発生した電荷をブロック毎に転送する前記複
数の受光素子にそれぞれ接続する複数のスイッチング素
子と、前記電荷を画像信号として出力する前記複数のス
イッチング素子にそれぞれ接続する複数の配線とを有す
るイメージセンサにおいて、前記複数の配線を前記受光素子アレイにおける受光素子
と隣接する受光素子との間をそれぞれ通過させることと
し、通過させる配線部分が前記受光素子を形成する上下
の電極層より下層の金属層を用いて形成したことを特徴
とするイメージセンサ。