JPH03204970A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に配線相互間における電気的影響を
小さくした配線構造を有するイメージセンサに関する。

（従来の技術） 従来のイメージセンサで、特に密着型イメージセンサは
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものがある。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素Ｐ（ＴＰＴ）を使って特定の
ブロック単位で配線間の容量に一時蓄積して、電気信号
として数百ＫＨ２から数ＭＨ２までの速度で時系列的に
順次読み出すＴＰＴ駆動型イメージセンサがある。

このＴＰＴ駆動型イメージセンサは、ＴＰＴの動作によ
り単一の駆動用ＩＣで読み取りが可能となるので、イメ
ージセンサを駆動する駆動用ＩＣの個数を少なくするも
のである。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第１３図に示すように、原稿幅と略同じ長さのライ
ン状の受光素子アレイ５１と、各受光素子５１′に１：
１に対応する複数個の薄膜トランジスタ（Ｔｉ、ｊ、　
１−１−Ｎ、　ｊ＝Ｌ　〜ｎ）から成る電荷転送部５２
と、マトリックス状の多層配線５３とから構成されてい
る。

前記受光素子アレイ５１は、Ｎ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子５１′は、フォトダイオード（Ｐｉ、ｊ、　１＝Ｌ
−Ｎ、　ｊ−１〜ｎ）により等価的に表すことができる
。各受光素子５１′は各薄膜トランジスタ（Ｔｉ、ｊ）
のドレイン電極にそれぞれ接続されている。そして、薄
膜トランジスタ（Ｔｉ、ｊ）のソース電極は、マトリッ
クス状に接続された多層配線５３を介してブロック内の
受光素子群毎にｎ本の共通信号線５４にそれぞれ接続さ
れ、更に共通信号線５４は駆動用Ｉ　Ｃ５５に接続され
ている。

各薄膜トランジスタ（ＴＩ、ｊ）のゲート電極には、ブ
ロック毎に導通するようにゲートパルス発生回路５６に
接続されている。各受光素子５１″で発生する光電荷は
一定時間受光素子の寄生容量と薄膜トランジスタのドレ
インφゲート間のオーバーラツプ容量に蓄積された後、
薄膜トランジスタ（ｒｉ、ｊ）を電荷転送用のスイッチ
として用いてブロック毎に順次多層配線５３の配線容量
（Ｃｉ、　ｉ−１〜ｎ）に転送蓄積される。

すなわち、ゲートパルス発生回路５６からゲト信号線（
Ｇｌ、　１＝ｌ−ｎ）を経由して先ずはゲートパルスφ
Ｇｌが伝達され、第１のブロックの薄膜トランジスタＴ
ｌ、１−Ｔ１．ｎをオンにし、第１のブロックの各受光
素子５１′で発生した電荷が各配線容量Ｃｔに転送蓄積
される。そして、各配線容量Ｃｔに蓄積された電荷によ
り各共通信号線５４の電位が変化し、この電圧値を駆動
用ＩＣ５５内のアナログスイッチ（ＳＷｉ、ｉ＝１〜ｎ
）を順次オンして時系列的に出力線５７に抽出する。

そして、ゲートパルスφＧ２〜φＧｎにより第２〜第Ｎ
のブロックの薄膜トランジスタＴ２，１−Ｔ２ｎからＴ
Ｎ、１−ＴＮ、ｎまでがそれぞれオンすることによりブ
ロック毎に受光素子側の電荷が転送され、順次読み出す
ことにより原稿の主走査方向の１ラインの画像信号を得
、ローラ等の原稿送り手段（図示せず）により原稿を移
動させて前記動作を繰り返し、原稿全体の画像信号を得
るものである（特開昭６３−９３５８号公報参照）。

上記マトリックス状の多層配線５３の構成は、その平面
説明図を第１４図に、断面説明図を第１５図に示すよう
に、多層配線５３は、基板２１上に下層信号線３１．絶
縁層３３．上層信号線３２を順次形成して構成されてい
る。下層信号線３１と上層信号線３２とは、互いに直交
するように配列され、上下の信号線相互間を接続するた
めにコンタクトホール３４が設けられている。

（発明が解決しようとする課題） しかしながら、上記のような従来のイメージセンサの構
成では、多層配線部分がマトリックス状となっており、
上下層の信号線が第１５図の多層配線の断面説明図に示
すように絶縁層３３を介して交差するようになるため、
下層信号線３１と上層信号線３２の交差部分にカップリ
ング容量（結合容量）が存在し、その結果、信号線同士
の交差部分において、一方の信号線からの出力が他の信
号線からの出力との電位差によって影響を受けてクロス
トークが発生し、正確な電荷が読み取れず、イメージセ
ンサにおける階調の再現性を悪くするという問題点があ
った。

また、上記従来のイメージセンサは、白黒のイメージセ
ンサに関するものであったが、マトリックス状の多層配
線を有するＴＰＴ駆動型カラーイメージセンサについて
も、やはり同様の問題点がある。

ここで、マトリックス状の多層配線を有するＴＰＴ駆動
型カラーイメージセンサについて、その構成と動作を第
１６図のカラーイメージセンサの等価回路図を用いて説
明する。尚、第１３図と同様の構成をとる部分について
は、同一の符号を使って説明する。

第１６図に示すように、このカラーイメージセンサは、
ガラス等の絶縁性の基板上に併設されたｎ個のサンドイ
ッチ型の受光素子（フォトダイオードＰ）５１’を１ブ
ロックとし、このブロックをＮ個有してなる受光素子ア
レイ５１．（ＰＬ、ｌ〜ＰＮ、ｎ）とし、この受光素子
アレイ５１を副走査方向に受光素子アレイ５１ａ、５１
ｂ、５１ｃと３本配置して受光素子アレイ列を形成し、
受光素子アレイ５１ａには赤（Ｒ）色光を透過させるフ
ィルタが設けられ、受光素子アレイ５１ｂには緑（Ｇ）
色光を透過させるフィルタが設けられ、受光素子アレイ
５１ｃには青（Ｂ）色光を透過させるフィルタが設けら
れ、各受光素子５１′に接続された薄膜トランジスタ（
Ｔ１．ｌ〜ＴＮ、ｎ）の電荷転送部５２と、マトリック
状の多層配線５３と、電荷転送部５２から多層配線５３
を介して設けられたブロック内の受光素子群毎に対応す
る０本の共通信号線５４と、共通信号線５４が接続する
駆動用ＩＣ５５内のアナログスイッチ（ＳＷＩ〜５Ｗｎ
）とから構成されている。

各受光素子５１′の一端は各受光素子アレイ列毎の共通
電極からＶＢＩ、　ＶＢ２、ＶＢ３の電圧が印加され、
第１列の受光素子アレイ５１ａ内の受光素子５１′にそ
れぞれ接続する電荷転送部５２の薄膜トランジスタ（Ｔ
　Ｆ　Ｔ）のソース電極から導かれる配線は、第２列、
第３列の受光素子アレイ５１ｂ、５１ｃ内の受光素子５
１′にそれぞれ接続する薄膜トランジスタのソース電極
へと接続する構成となっており、共通の配線としてマト
リックス状の多層配線５３に接続し、受光素子アレイ５
１のブロック内の受光素子５１′の数の共通信号線５４
に接続するものである。また、受光素子アレイ５１間の
薄膜トランジスタのゲート電極はそれぞれブロック単位
に接続され、従って、受光素子アレイ５１ａ、５１ｂ、
５１ｃに対応してゲト端子ＧＲＩ〜ＧＲＮ、　ＧＧＩ−
ＧＧＮＳＧＢＩ〜ＧＢＮが設けられている。

次に、このカラーイメージセンサの駆動方法について説
明する。受光素子アレイ５１上に配置された原稿（図示
せず）に光源（図示せず）からの光が照射されると、そ
の反射光が各受光素子アレイ列の受光素子５１′　（フ
ォトダイオードＰ）に照射し、原稿の濃淡及び色彩に応
じた電荷を発生させ、受光素子５１′の寄生容量とＴＰ
Ｔのドレイン・ゲート間のオーバラップ容量に蓄積され
る。

各受光素子アレイ５１ａ、５１ｂ、５１ｃには、特定の
色（赤、緑、青）の波長のみを通過させるフィルタが設
けられているため、第１の受光素子アレイ５１ａでは赤
色に反応して電荷を発生し、第２の受光素子アレイ５１
ｂでは緑色に反応して電荷を発生し、第３の受光素子ア
レイ５１ｃでは青色に反応して電荷を発生させるように
なっている。

ゲートパルス発生回路（図示せず）からゲートパルスφ
Ｇに基づきＴＰＴかオンの状態になると、フォトダイオ
ードＰと共通信号線５４側を接続し、寄生容量等に蓄積
された電荷を多層配線５３の配線容量Ｃ１−Ｃｎに転送
蓄積される。具体的には、第１の受光素子アレイ（赤色
反応）５１ａにおける第１ブロックのフォトダイオード
Ｐ１，１〜Ｐｌ。

ｎに電荷が発生した場合、ゲートパルス発生回路からゲ
ートパルスφＧｌが印加されると、ＴＰＴのＴＩ、１〜
ＴＩ、ｎかオンの状態になり、ＰＬ、ｌ　−ＰＬ、ｎに
発生した電荷がマトリックス状の多層配線５３における
配線容量ＣＩ−Ｃｎに転送蓄積される。この後、ＴＰＴ
のＴ１，１〜ＴＩ、ｎがオフの状態になる。上記の場合
、フォトダイオードＰの寄生容量に比べ、配線容量（Ｃ
１）の方が１００倍以上大きいので、フォトダイオード
Ｐのリセットは不要となる。

次に、タイミング発生回路（図示せず）は、駆動用Ｉ　
Ｃ５５の読み出し用のスイッチＳＷ１〜ＳＷｎに読み出
しスイッチング信号φｓ１〜φｓｎを順次印加するとと
もに、これに１タイミングづつ遅れて駆動用Ｉ　Ｃ５５
のリセット用スイッチング素子Ｒ３Ｉ−Ｒ８ｎにリセッ
トスイッチング信号φＲ１〜φＲｎを順次印加する。こ
れにより、配線容量にＣＩ−Ｃｎに蓄積されている電荷
は画像信号として出力（ＣＯＭ）される。そして次のブ
ロックのフォトダイオードＰに発生している電荷の転送
が行われる。第１の受光素子アレイ（赤色反応）５１ａ
の読み取りが終了すると、上記同様に、第２の受光素子
アレイ（緑色反応）５１ｂの読み取りを行い、そして、
第３の受光素子アレイ（青色反応）５１Ｃの読み取りを
行う。

読み取られた第１〜第３の受光素子アレイ５１ａ〜５１
）の画像信号（画像データ）をセンサ外部のメモリ（図
示せず）に収納し、各受光素子アレイの間隔を計算して
画像データを合成することになる。

従って、マトリックス状の多層配線を有するＴＰＴ駆動
型カラーイメージセンサについても、やはり同様に多層
配線部分の上下信号線の交差部分においてクロストーク
が発生し、正確な電荷が読み取れず、イメージセンサに
おける階調の再現性を悪くするという問題点があった。

本発明は上記実情に鑑みてなされたもので、モノクロイ
メージセンサ及びカラーメージセンサにおいて、信号線
同士を交差させない配線構造とすることにより、配線間
に生じるクロストーク等の問題を解決し、信号線からの
電荷を正確に出力できるイメージセンサを提供すること
を目的とする。

（課題を解決するための手段） 上記従来例の問題点を解決するための請求項１記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列して成る受光素子アレイ
と、前記受光素子で発生した電荷をブロック毎に転送す
る複数のスイッチング素子と、前記電荷を画像信号とし
て出力する駆動用ＩＣとを有するイメージセンサにおい
て、前記受光素子アレイにおけるブロック内のスイッチ
ング素子と隣接するブロック内のスイッチング素子とを
それぞれ距離の近い順に配線で接続し、前記受光素子ア
レイにおけるブロック内のスイッチング素子から両隣り
のブロック内のスイッチング素子への配線は前記受光素
子アレイの主走査方向に対して互いに反対側に位置する
ように接続し、前記接続された配線の長さの短い順に前
記配線を前記受光素子アレイに近い順で配置したことを
特徴としている。

上記従来例の問題点を解決するための請求項２記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列して成る受光素子アレイ
を副走査方向に複数列並設した受光素子アレイ列と、前
記受光素子で発生した電荷をブロック毎に転送する複数
のスイッチング素子と、前記電荷を画像信号として出力
する駆動用ＩＣとを有するイメージセンサにおいて、前
記１列の受光素子アレイのスイッチング素子と別列の受
光素子アレイのスイッチング素子とをブロック単位に副
走査方向に対応するよう接続して共通の配線とし、前記
受光素子アレイ列の副走査方向に対応するブロック内の
スイッチング素子を接続する前記共通の配線と隣接する
ブロック内のスイッチング素子を接続する前記共通の配
線とをそれぞれ距離の近い順に配線で接続し、前記受光
素子アレイ列におけるブロック内のスイッチング素子に
接続する前記共通の配線から両隣りのブロック内のスイ
ッチング素子に接続する前記共通の配線への配線の接続
は前記受光素子アレイ列の主走査方向に対して互いに反
対側に位置するように接続し、前記接続された配線の長
さの短い順に前記配線を前記受光素子アレイ列に近い順
で配置したことを特徴としている。

（作用） 請求項１記載の発明によれば、ＴＰＴ駆動型のモノクロ
イメージセンサにおいて、従来受光素子アレイの主走査
方向に対して受光素子アレイの片側にのみ配線構造を設
けていたものを、受光素子アレイの両側に配線構造を設
けることとし、そして受光素子アレイ内の複数の受光素
子を分割して１ブロックとし、受光素子アレイにおける
ブロック内の受光素子にそれぞれ接続するスイッチング
素子と隣接するブロック内のスイッチング素子とを接続
する配線は前記ブロック内のスイッチング素子と隣接す
るブロック内のスイッチング素子との距離の近い順に接
続し、更にブロック内のスイッチング素子と隣接するブ
ロック内のスイッチング素子とを接続する配線はブロッ
ク単位に受光素子アレイの主走査方向に対して交互に配
線を配置するようにし、接続した配線は短い方の配線を
受光素子アレイ側に順に配置するようにしているので、
信号線同士が交差することがなく、そのため配線が相互
に影響し合うことがなく、配線の配線容量に蓄積された
電荷を正確に読み出すことができる。

請求項２記載の発明によれば、ＴＰＴ駆動型のカラーイ
メージセンサにおいて、従来受光素子アレイ列の主走査
方向に対して受光素子アレイ列の片側にのみ配線構造を
設けていたものを、受光素子アレイ列の両側に配線構造
を設けることとし、そして受光素子アレイ内の複数の受
光素子を分割して１−ブロックとし、１列の受光素子ア
レイの各受光素子に接続するスイッチング素子と別列の
受光素子アレイにおけるスイッチング素子とをブロック
単位に副走査方向に対応するように配線で接続するよう
にして共通の配線とし、副走査方向に対応するブロック
内のスイッチング素子を接続する共通の配線と隣接する
ブロック内のスイッチング素子を接続する共通の配線と
を接続する配線は前記ブロック内のスイッチング素子と
隣接するブロック内のスイッチング素子との距離の近い
順に接続し、更にブロック内のスイッチング素子を接続
する共通の配線と隣接するブロック内のスイッチング素
子を接続する共通の配線とを接続する配線はブロック単
位に受光素子アレイ列の主走査方向に対して交互に配線
を配置するようにし、接続した配線は短い方の配線を受
光素子アレイ列側に順に配置するようにしているので、
信号線同士が交差することがなく、そのため配線が相互
に影響し合うことがなく、配線の配線容量に蓄積された
電荷を正確に読み出すことができる。

（実施例） 本発明の一実施例について図面を参照しながら説明する
。

第１図は、本発明の一実施例に係るイメージセンサ（モ
ノクロイメージセンサ）の等価回路図、第２図は、本発
明の一実施例に係るイメージセンサの受光素子、電荷転
送部、それに配線構造の一部の平面説明図である。

イメージセンサは、ガラス等の絶縁性の基板上に並設さ
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰ）１１’を１ブロックとし、このブロックをＮ個有
してなる受光素子アレイ１１　（ＰＬ、ｌ　−ＰＮ、ｎ
　）と、各受光素子１１′にそれぞれ接続された薄膜ト
ランジスタ（Ｔ１．１−ＴＮ、ｎ　）の電荷転送部１２
と、隣接するブロック内の電荷転送部１２相互を接続す
る配線群１３と、電荷転送部１２から配線群１３を介し
てブロック内の受光素子群毎に対応するｎ本の共通信号
線１４と、共通信号線１４が接続する駆動用ＩＣｌ３と
、駆動用ＩＣｌ３内でｎ本の共通信号線１４の電位を出
力線１７　（ＣＯＭ）に時系列的に抽出するためのアナ
ログスイッチ（ＳＷＩ〜５Ｗｎ）とから構成されている
。

受光素子１１′は、第２図及び第３図に示すように、ガ
ラス等の基板２１上に受光素子１１′の下部の共通電極
となるクロム（Ｃ「）等による帯状の金属電極２２と、
各受光素子１１′毎（ビツト毎）に分割形成された水素
化アモルファスシリコン（ａ−５ｉ：Ｈ）から成る光導
電層２３と、同様に分割形成された酸化インジウム・ス
ズ（ＩＴＯ）から成る上部の透明電極２４とが順次積層
するサンドイッチ型を構成している。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の上に光導電層２３が離散的に
分割して形成され、上部の透明電極２４も同様に離散的
に分割して個別電極となるよう形成されることにより、
光導電層２３を金属電極２２と透明電極２４とで挟んだ
部分が各受光素子１１′を構成し、その集まりが受光素
子アレイ１１を形成している。そして、金属電極２２に
は、一定の電圧ＶＢが印加されている。

また、離散的に分割形成されたそれぞれの透明電極２４
の一端にはアルミニウム等の配線３０ａの一方が接続さ
れ、その配線３０ａの他方が電荷転送部１２の薄膜トラ
ンジスタ（Ｔｉ、ｊ　）のドレイン電極４１に接続され
ている。また、受光素子１１′において、水素化アモル
ファスシリコンの代わりに、ＣｄＳｅ　（カドミウムセ
レン）等を光導電層とすることも可能である。このよう
に、光導電層２３と透明電極２４を個別化したのは、ａ
Ｓｉ　：Ｈの光導電層２３が共通層であると、特定の受
光素子１１″で起こる光電変換作用が隣接する受光素子
１１′に対して干渉を起こすことがあるので、この干渉
を少なくするためである。

更に、受光素子１１′の光導電層２３にａ−Ｓｉ：Ｈ，
ｐ−１−ｎを用いてもよいし、ａ−ＳｉＣ，ａ−３ｉＧ
ｅを用いてもよい。また、上記受光素子１１′はフォト
ダイオードであるが、フォトコンダクタ、フォトトラン
ジスタであっても構わない。

また、電荷転送部１２を構成する薄膜トランジスタ（Ｔ
ｉ、ｊ）は、第２図及び第４図に示すように、前記基板
２１上にゲート電極２５としてのクロム（Ｃｒｌ）層、
ゲート絶縁膜としての絶縁層２６の窒化シリコン（Ｓ　
ｉ　Ｎｘ　）膜、半導体活性層２７としての水素化アモ
ルファスシリコン（ａ−５ｉ：Ｈ）層、ゲート電極２５
に対向するよう設けられたトップ絶縁層２９としての窒
化シリコン（ＳｉＮｘ）Ｉｌｌ、オーミックコンタクト
層２８としてのｎ十水素化アモルファスシリコン（ｎ　
＋　ａ−３ｉ：Ｈ）層、ドレイン電極４１部分とソース
電極４２部分としてのクロム（Ｃｒ　２）層、その上に
ポリイミド等の絶縁層を介して配線層としてのアルミニ
ウム層３０とを順次積層した逆スタガ構造のトランジス
タである。

ここで、オーミックコンタクト層２８はドレイン電極４
１に接触する部分２８ａ層とソース電極４２に接触する
部分２８ｂ層とに分離して形成され、その上のクロム（
Ｃｒ　２）層もドレイン電極４１とソース電極４２とに
分離して形成されている。そして、ドレイン電極４１に
は受光素子１１′の透明電極２４からの配線３０ａが接
続され、ソース電極４２には配線群１３の共通信号線１
４であるアルミニウムの配線３０ｂが接続される構成に
なっている。

また、上記半導体活性層２７としてｐｏｌｙＳｉ等の別
の材料を用いても同様の効果が得られる。また、ドレイ
ン電極４１とソース電極４２のクロム層の代わりに電食
に強いタンタル（Ｔａ）を用いることも考えられる。

更に、第１図から第５図を参照しながら配線群１３の構
成を詳細に説明する。

配線群１３の構成は、例えば第１図に示すように、第１
ブロックの下側に位置する駆動用ＩＣｌ５ａから共通信
号線１４（信号線１′〜ｎ／）が導き出され、当該信号
線１′〜ｎ′には途中第１ブロックの薄膜トランジスタ
”ｒｉ、ｔ〜ＴＬ、ｎのソス電極４２がそれぞれ接続し
、第２図の受光素子と薄膜トランジスタ、それに配線群
の一部の平面説明図に示すように、受光素子１１′と隣
接する受光素子１１′の間をポリイミド等の絶縁層の上
をアルミニウム（ＡＩ）の金属配線で信号線１〜ｎ′を
通過させ、受光素子アレイ１１の上側を第２ブロック方
向に信号線１′〜ｎ′が延び、更に再び受光素子１１′
と隣接する受光素子１１′の間をポリイミド等の絶縁層
の上をＡｔの金属配線で信号線１′〜ｎ′を通過させ、
途中第２ブロックの薄膜トランジスタＴ２．ｎ−Ｔ２．
Ｉのソス電極４２がそれぞれ接続するようになっている
。

具体的には、信号線１′には第１ブロックの薄膜トラン
ジスタＴＩ、ｌのソース電極４２が接続し、そして第２
ブロックの薄膜トランジスタＴ　２．ｎのソース電極４
２が接続し、また信号線２′には第１ブロックの薄膜ト
ランジスタＴＩ、２のソース電極４２が接続し、第２ブ
ロックの薄膜トランジスタＴ２．ｎ−１のソース電極４
２が接続するように、隣接するブロックにおいて遠い順
に薄膜トランジスタＴのソース電極４２同士が信号線を
経由して接続し、そして信号線ｎ′には第１ブロックの
薄膜トランジスタＴ　ｌ、ｎのソース電極４２が接続し
、第２ブロックの薄膜トランジスタＴ２，１のソース電
極４２が接続することとなる。逆に言えば、隣接するブ
ロック間において距離の近い薄膜トランジスタＴのソー
ス電極４２同士が信号線で順次接続されるようにする。

この場合、第５図の配線群の概略図に示すように、接続
した信号線の配線は、その距離が短い順に受光素子アレ
イ１１に沿って（主走査方向に）、受光素子アレイ１１
に近づけて受光素子アレイ］１の上側に配置するように
する。つまり第１ブロックと第２ブロックの間で具体的
に説明すると、最も短い信号線ｎ′が受光素子アレイ１
１に最も近くに配置され、次に信号線ｎ′−１が受光素
子アレイ１１に２番目に近く配置され、このようにして
最も長い信号線１′が配線群１３の内で一番外側に配置
されることになる。以上のような構成になっているので
、第１ブロックと第２ブロックの間には信号線同士が交
差することがなく、クロストークの心配がない。

次に、第２ブロックと第３ブロックとの間の配線群１３
の具体的構成を説明する。第２ブロックの薄膜トランジ
スタＴ２，１〜Ｔ２．ｎのそれぞれのソース電極４２と
、第３ブロックの薄膜トランジスタＴ３．ｎ−７３，１
のそれぞれのソース電極４２とは受光素子アレイ１１の
下側に配置された信号線ｎ′〜１′によってそれぞれ接
続されている。

具体的には、信号線ｎ′には第２ブロックの薄膜トラン
ジスタＴ２，１のソース電極４２が接続し、第３ブロッ
クの薄膜トランジスタＴ　３．ｎのソース電極４２が接
続し、また信号線ｎ　　−１には第２ブロックの薄膜ト
ランジスタＴ２，２のソース電極４２が接続し、第３ブ
ロックの薄膜トランジスタＴ３．ｎ−１のソース電極４
２が接続する。このように隣接するブロックにおいて遠
い順に薄膜トランジスタＴのソース電極４２同士を信号
線で接続し、そして第２ブロックの薄膜トランジスタＴ
２．ｎのソース電極４２と第３ブロックの薄膜トランジ
スタＴＬＩのソース電極４２とは信号線１′によって接
続されることになる。逆に言えば、隣接するブロック間
において距離の近い薄膜トランジスタＴのソース電極４
２同士を信号線で順次接続されるようにする。

この場合、第５図に示すように、接続した配線は、その
距離が短い順に受光素子アレイ１１に沿って（主走査方
向に）、受光素子アレイ１１に近づけて受光素子アレイ
１１の下側に配置するようにする。つまり第２ブロック
と第３ブロックの間で具体的に説明すると、最も短い信
号線１′が受光素子アレイ１１に最も近くに配置され、
次に信号線２′が受光素子アレイ１１に２番目に近く配
置され、このようにして最も長い信号線ｎ′が配線群１
３の内で一番外側に配置されることになる。

以上のような構成になっているので、第２ブロックと第
３ブロックの間には信号線同士が交差することがなく、
クロストークの心配がない。

全体の様子を第５図の概略図を示すと、奇数ブロックか
ら偶数ブロックへと配線群１３で接続する場合は、受光
素子アレイ１１の上側に配置され、偶数ブロックから奇
数ブロックへと配線群１３で接続する場合は、受光素子
アレイ１１の下側に配置される。そのため、奇数ブロッ
クから偶数ブロックへの配線群１３と偶数ブロックから
奇数ブロックへの配線群１３とが交差することがなく、
クロストークの心配がない。

本実施例においては、第Ｎブロックを偶数ブロックであ
るとすると、第１ブロックの下側に駆動用ＩＣ１５ａを
設けたのと同様に、偶数ブロックの第Ｎブロックの下側
に駆動用ＩＣ１５ｂを設ける。ここで、駆動用ＩＣ１５
ａ内のアナログスイッチＳＷｔ〜ＳＷｎには、信号線１
′〜ｎ′の順で接続されている。そして、第Ｎブロック
の薄膜トランジスタＴＮ、１−ＴＮ、ｎのソース電極４
２がそれぞれ接続する信号線は駆動用ＩＣ１５ｂに接続
されるが、駆動用ＩＣ１５ｂ内のアナログスイッチＳＷ
１〜ＳＷｎには、駆動用ＩＣ１５ａから続いている信号
線が信号線ｎ′〜１′の順でそれぞれ接続されることに
なる。

駆動用ＩＣ１５ａ、１５ｂ内のアナログスイッチ５ＷＩ
−５Ｗｎに接続されるｎ本の共通信号線１４は、配線群
１３から引き出され、この配線群１３の信号線の配線中
に蓄積された電荷によって共通信号線１４の電位が変化
し、この電位値をアナログスイッチの動作により出力線
１７（ＣＯＭｌ、２）に抽出するようになっている。こ
こで、駆動用ＩＣ１，５ａ、１５ｂにおいては、アナロ
グスイッチＳＷ１〜ＳＷｎの順で信号線の電位値を読み
出すこととなっている。

次に、カラーイメージセンサの等価回路図を第６図に示
し、その構成を説明する。第１図と同様の構成をとる部
分については同一の符号を使って説明する。

第６図に示すように、このカラーイメージセンサは、ガ
ラス等の絶縁性の基板上に併設されたｎ個のサンドイッ
チ型の受光素子（フォトダイオドＰ）１１’を１ブロッ
クとし、このブロックをＮ個有してなる受光素子アレイ
１１（ＰＬ、Ｌ〜ＰＮ、ｎ）とし、この受光素子アレイ
１１を副走査方向に受光素子アレイ１１　ａ、　１１　
ｂ、　１１　ｃと３本配置して受光素子アレイ列を形成
し、受光素子アレイｌｌａには赤（Ｒ）色光を透過させ
るフィルタが設けられ、受光素子アレイ１］−ｂには緑
（Ｇ）色光を透過させるフィルタが設けられ、受光素子
アレイｌｌｃには青（Ｂ）色光を透過させるフィルタが
設けられ、各受光素子１１′に接続された薄膜トランジ
スタ（Ｔ１．Ｌ〜ＴＮ、ｎ）の電荷転送部１２と、隣接
するブロック内の電荷転送部１２相互を接続する配線群
１３と、電荷転送部１２から配線群１３を介してブロッ
ク内の受光素子群毎に対応するｎ本の共通信号線１４と
、共通信号線１４が接続する駆動用ＩＣｌ３と、駆動用
ＩＣｌ３内でｎ本の共通信号線１４の電位を出力線１７
（ＣＯＭ）に時系列的に抽出するためのアナログスイッ
チ（Ｓ　Ｗｌ　−Ｓ　Ｗｎ）とから構成されている。

各受光素子１１′の一端は各受光素子アレイ列毎の共通
電極からＶＢＩ、ＶＢ２、ＶＢ３の電圧が印加され、第
１列の受光素子アレイｌｌａの各受光素子１１′に接続
する電荷転送部１２の薄膜トランジスタ（Ｔ　Ｐ　Ｔ）
から導かれる配線は、第２列、第３列の受光素子アレイ
１１ｂ、１１ｃに接続する薄膜トランジスタへ接続する
構成となっており、共通の配線として配線群１３に接続
し、受光素子アレイ１１のブロック内の受光素子１１′
の数の共通信号線１４に接続するものである。また、受
光素子アレイ１１間の薄膜トランジスタのゲート電極は
それぞれブロック単位に接続され、ブロック毎にゲート
端子が設けられ、３列の受光素子アレイｌｌａ、ｌｌｂ
、ｌｌｃに対応してゲート端子ＧＲＩ−ＧＲＮ、　ＧＧ
Ｉ〜ＧＧＮＳＧＢＩ〜ＧＢＮが設けられている。

第７図にカラーイメージセンサの受光素子１１′部分、
薄膜トランジスタ部分、それに配線群１３の一部分の平
面説明図を示し、各構成部分を説明する。

受光素子１１′の構成は、モノクロイメージセンサにお
いて説明したものと同様で、モノクロイメージセンサと
異なる部分は、受光素子アレイ１１を副走査方向に受光
素子アレイｌｌａ、ｌｌｂ。

１１ｃと３本配置して受光素子アレイ列が形成される。

透明電極２４上の位置には、画像情報を色分離するカラ
ーフィルタ（図示せず）が配置されている。つまり、各
受光素子アレイ１１で異なる色を読み取ることができる
カラーフィルタが設けられ、例えば、受光素子１１′ａ
上には赤（Ｒ）色を読み取るフィルタが、受光素子１１
′ｂ上には緑（Ｇ）色を読み取るフィルタが、受光素子
ｌｌ　Ｉ　ｃ上には青（Ｂ）色を読み取るフィルタが配
置されている。

また、電荷転送部１２を構成する薄膜トランジスタ（Ｔ
Ｉ＝ｊ）の構成は、モノクロイメージセンサにおいて説
明した薄膜トランジスタと同様である。

ここで、第１列の受光素子アレイｌｌａの各受光素子１
１′に接続する電荷転送部１２の薄膜トランジスタと、
第２列の受光素子アレイｌｌｂにおける薄膜トランジス
タと、それに第３列の受光素子アレイｌｌｃにおける薄
膜トランジスタとの間の接続関係について第７図を使っ
て説明する。第１列〜第３列の受光素子アレイｌｌａ〜
ｌｌｃ内の電荷転送部１２の薄膜トランジスタのソース
電極４２は、ブロック単位に副走査方向に対応するよう
に、それぞれ共通信号線１４となるアルミニウムの配線
３０ｂで接続されている。つまり、共通信号線１４が薄
膜トランジスタのソース電極４２に接続しながら通過（
−でいく形となっている。

カラーイメージセンサにおける配線群１３の構成は、モ
ノクロイメージセンサにおいて説明した配線群１３と同
様である。但し、共通信号線１４は、受光素子アレイ列
のブロック単位に受光素子アレイｌｌａの薄膜トランジ
スタのソース電極４２、受光素子アレイ１１ｂの薄膜ト
ランジスタのソース電極４２、受光素子アレイｌｌｃの
薄膜トランジスタのソース電極４２を接続するような共
通の配線となっている。

次に、本発明に係る一実施例のイメージセンサの製造方
法について使い説明する。

まず、検査、洗浄されたガラス等の基板２１上に、ゲー
ト電極２５となる第１のクロム（Ｃｒ　１）層をＤＣス
パッタ法により７５０Ａ程度の厚さで着膜する。次にこ
のＣｒｌをフォトリソ工程とエツチング工程によりバタ
ーニングする。そしてＢＨＦ処理およびアルカリ洗浄を
行い、Ｃｒｌパターン上に薄膜トランジスタ（Ｔ　Ｐ　
Ｔ）部の絶縁層２６とその上の半導体活性層２７とまた
その上の絶縁層２９を形成するために、窒化シリコン膜
（ＳｉＮｘ）を３００ＯＡ程度の厚さで、水素化アモル
ファスシリコン（ａ−５ｉ：Ｈ）を５００Ａ程度の厚さ
で、窒化シリコン膜（ＳｉＮｘ）を１５０ＯＡ程度の厚
さで順に真空を破らずにプラズマＣＶＤ　（Ｐ−ＣＶＤ
）により着膜する。ここで、ＴＰＴにおける下層のゲー
ト絶縁層２６をｂｏ　ｔ　ｔ　ｏｍ−Ｓ　ｉ　Ｎｘ　（
ｂ−５ｉ　Ｎｘ）とし、上層のトップ絶縁層２９をｔｏ
ｐ−５ｉＮｘ　（ｔＳｉＮｘ）とする。真空を破らずに
連続的に着膜することでそれぞれの界面の汚染を防ぐこ
とができ、Ｓ／Ｎ比の向上を図ることができる。

ｂ−５ｉＮｘ膜をＰ−ＣＶＤで形成する条件は、基板温
度が３００〜４００℃で、ＳｉＨ，とＮＨｌのガス圧力
が０．　１〜０．　５Ｔｏｒｒで、ＳｉＨ。

ガス流量が１０〜５０５ｃｃｏ＋で、ＮＨ８のガス流量
が１００〜３００　ｓｅｃｍで、ＲＦパワーが５０〜２
００Ｗである。

ａ−５ｉ：Ｈ膜をＰ−ＣＶＤて形成する条件は、基板温
度が２００〜３００℃で、Ｓ　ｉ　Ｈ，のガス圧力が０
．　１〜０．　５Ｔｏｒｒで、ＳｉＨ，ガス流量が１０
０〜３００ＳＣＣＩ１１で、ＲＦパワーが５０〜２００
Ｗである。

ｔ−５ｉＮｘ膜をＰ−ＣＶＤて形成する条件は、基板温
度が２００〜３００℃で、ＳｉＨ，とＮＨ３のガス圧力
が０．　１〜０．　５Ｔｏｒｒで、Ｓ　ｉ　Ｈ。

ガス流量が１０〜５０ｓｅｃｍで、ＮＨ３のガス流量が
１００〜３００ｓｅｃｍで、ＲＦパワーが５０〜２００
Ｗである。

次に、ゲート電極２５に対応するような形状でトップ絶
縁層２９を形成さるために、トップ絶縁層２９の上にレ
ジストを塗布し、そして基板２１の裏方向からゲート電
極２５の形状パターンをマスクとして用いて裏面露光を
行い、現像して、レジスト剥離を行ってトップ絶縁層２
９のパターンを形成する。

さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層２８としてｎ串型のａ−３ｉ：ＨをＰ−ＣＶＤによ
り１００ＯＡ程度の厚さで着膜する。次に、ＴＰＴのド
レイン電極４１とソース電極４２および受光素子１１′
の下部の金属電極２２となる第２のクロム（Ｃｒ　２）
層をＤＣマグネトロンスパッタにより１５０ＯＡ程度の
厚さで着膜し、受光素子１１′の光導電層２３となるａ
Ｓｉ　：ＨをＰ−ＣＶＤにより１３００ＯＡ程度の厚さ
で着膜し、受光素子１１′の透明電極２４となるＩＴＯ
をＤＣマグネトロンスパッタにより６００Ａ程度の厚さ
て着膜する。この時、それぞれの着膜の前にアルカリ洗
浄を行う。

この後、受光素子１１″の透明電極２４の個別電極を形
成するために、ＩＴＯをフォトリソ工程とエツチング工
程でバターニングする。次に同一のレジストパターンに
より光導電層２３のａ−３ｉ：Ｈをドライエツチングに
よりバターニングする。ここで金属電極２２のクロム（
Ｃｒ　２）　層は、ａ−８ｉ：Ｈのドライエツチング時
にストッパとしての役割を果たし、バターニングされず
に残ることになる。このドライエツチング時において、
光導電層２３のａ−５ｉ：Ｈ層には、サイドエッチが大
きく入るため、レジストを剥離する前に再度ＩＴＯのエ
ツチングを行う。すると、ＩＴＯの周辺裏側からさらに
エツチングされて光導電層２３のａ−５ｉ：Ｈ層と同し
サイズのＩＴＯが形成される。

上記のａ−８ｉ：Ｈ層をＰ−ＣＶＤで形成する条件は、
基板温度が１７０〜２５０℃で、ＳｉＨ４のガス圧力が
０．３〜０．７Ｔｏｒｒで、ＳｉＨ。

ガス流量が１５０〜３００８ｃｃＩ１１で、ＲＦバワー
カ１００〜２００Ｗである。

また、上記のＩＴＯをＤＣスパッタで形成する条件は、
基板温度が室温で、ＡｒとＯ７のガス圧力が１．５Ｘ１
０−３Ｔｏｒｒで、Ａｒガス流量が１００〜１５０ｓｅ
ｃｍで、０．ガス流量が１〜２８ｃｃＩＩで、ＤＣパワ
ーが２００〜４００Ｗである。

次に、受光素子１１′の金属電極２２のクロム層とＴＰ
Ｔのドレイン電極４１とソース電極４２のクロム層とな
るＣｒ２をフォトリソ工程とエツチング工程でバターニ
ングし、同一レジストパターンを用いて受光素子１１′
の金属電極２２のクロム層の下層となるｎ＋型のａ−３
ｔ：Ｈ層とＴＰＴのオーミックコンタクト層２８のｎ串
型のａ−３ｉ：Ｈ層をエツチングする。

次に、ＴＰＴのゲート絶縁層２６のパターンを形成する
ために、ｂ−５ｉＮｘをフォトリソエツチング工程によ
りバターニングする。そして、イメージセンサを覆うよ
うに絶縁層のポリイミドを１．１５００Ａ程度の厚さで
塗布し、プリベークを行って、各コンタクト部分を形成
するためにフォトリソエツチング工程を行い、再度ベー
キングする。更に第２の絶縁層のポリイミドも同様に１
１５００Ａ程度の厚さで塗布し、ベーキング、フォトリ
ソエツチング、ベーキングを行う。これにより、受光素
子１１′においては金属電極２２に電源を供給するコン
タクト部分と透明電極２４から電荷を取り出す部分、Ｔ
ＰＴにおいては受光素子１１′で生じた電荷を転送する
配線３０ａが接続するコンタクト部分と配線群１３へと
電荷を導き出すコンタクト部分が形成される。この後に
、コンタクト部分等に残ったポリイミドを完全に除去す
るために、０２でプラズマにさらすＤｅｓｃｕｍを行つ
〇 次に、アルミニウム（ＡＩ）をＤＣマグネトロンスパッ
タによりイメージセンサ全体を覆うように１５０００Ａ
程度の厚さで着膜し、所望のパターンを得るためにフォ
トリソエツチング工程でバターニングする。これにより
、受光素子１１′においては、金属電極２２に電源を供
給する配線部分と、透明電極２４から電荷を取り出し、
ＴＰＴのドレイン電極４１に接続する配線３０ａ部分と
、ＴＰＴのソース電極４２に接続する構成の配線群１３
の配線のパターンが形成される。

最後に、バシベーシざン層（図示せず）となるポリイミ
ドを塗布し、プリベークを行った後にフォトリソエツチ
ング工程でバターニングを行い、さらにベーキングして
パシベーション層を形成する。この後、Ｄｅｓｅｕｍを
行い、不要に残っているポリイミドを取り除く。

そして、カラーイメージセンサの場合は、各受光素子ア
レイ１１上にカラーフィルタを形成し、例えば、第１の
受光素子アレイｌｌａに赤色を通過させるフィルタを、
第２の受光素子アレイ１１ｂに緑色を通過させるフィル
タを、第３の受光素子アレイ１１．　ｃに青色を通過さ
せるフィルタを設ける。その後、駆動用ＩＣｌ３等を実
装し、ワイヤボンディング、組み立てが為され、イメー
ジセンサが完成する。

上記配線群１３は、ＴＰＴのソース電極４２に接続する
構成で、受光素子アレイ１１又は受光素子アレイ列を蛇
行するパターンにて全体をアルミニウム（ＡＩ）で形成
しているため、配線群１３全体の抵抗値を下げることが
可能となる。

また、別の配線群の構成として、配線群１３の縦配線部
分で、特に受光素子１１′と隣接する受光素子１１′と
の間を通過させる配線部分のみをゲート電極２５を構成
するクロム（Ｃｒｌ）のパターンを形成するのと同時に
形成し、他の配線群の部分は絶縁層２６にコンタクトホ
ールを設けてアルミニウムで形成するようにし、配線群
１３の横配線部分のパターンと縦配線部分であっても受
光素子１１′と隣接する受光素子１１′との間を通過さ
せる配線部分以外のパターンをアルミニウムで形成する
ようにすることも考えられる。このような構成にすると
、受光素子１１′と隣接する受光素子１１′との間の間
隔が充分広く取れない場合であっても、Ｃｒｌを用いて
配線を構成すれば受光素子１１′と隣接する受光素子１
１′との間に配線を形成することがてき、更に受光素子
１コ−′の金属電極２２に一定のバイアス電圧が掛って
いるため、隣接する受光素子の電圧変化の影響（クロス
トーク）がＣｒｌの配線に及ぶのを、この金属電極２２
でシールドする効果がある。

更に、別の配線群の構成として、ゲート電極２５のクロ
ム（Ｃｒｌ）を形成するのと同時に配線群１３全般をＣ
ｒ１−で形成することも考えられる。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰ）に照射【７、原稿の
濃淡に応じた電荷を発生させ、受光素子１１′の寄生容
量等に蓄積される。ゲートパルス発生回路（図示せず）
からゲート信号線Ｇｉを経由して伝達されたゲートパル
スφＧに基づき薄膜トランジスタＴがオンの状態になる
と、フォトダイオードＰＤと共通信号線１４側を接続し
て受光素子・１１′の寄生容量等に蓄積された電荷を配
線群１３の配線容量に転送蓄積される。

具体的に第１ブロックのフォトダイオードＰＩ。

１〜Ｐｉ、ｎに電荷が発生した場合について説明すると
、ゲートパルス発生回路からゲートパルスφＧ＋が印加
されると、薄膜トランジスタＴＩ、１〜Ｔ１、ｎがオン
の状態になり、フォトダイオードＰ１１−ＰＩ、ｎに発
生した電荷か配線群１３全般に均一に分散して転送蓄積
される。つまり、フォトダイオードＰ１．Ｉの電荷は信
号線１′全般の配線容量へ、フォトダイオードＰ１，２
の電荷は信号線２′全般の配線容量へ、そしてフォトダ
イオードＰ１、ｎの電荷は信号線ｎ′全般の配線容量へ
と転送蓄積される。

次に、第１図と第５図に示すように、本実施例では２個
の駆動用ＩＣ１５ａ、］、５ｂを設けているため、２個
の駆動用ＩＣ１５ａ、１５ｂ相互の動作関係を説明する
。２個の駆動用ＩＣ１５ａ、１５ｂは、第８図に示すよ
うにそれぞれ接続されていて、駆動用ＩＣ１５ａには外
部より配線容量に生じる電位の読み出しを開始するスタ
ート信号φＳを読み込む構成となっており、スタート信
号φＳを信号読み込み端子ＳＴＩで読み込むと、第１ブ
ロックに関する配線容量の電位を駆動用ＩＣ１５ａ内に
読み込み、駆動用ＩＣ１５ａ内のスイッチＳＷＩ〜ＳＷ
ｎを順次オンにして第１ブロックのフォトダイオードＰ
ｉ、１−Ｐ１．．ｎで発生し、信号線１′〜ｎ′の配線
容量に蓄積された電荷をＣＯＭＩより読み出すこととな
る。

第１ブロックの読み出しが終了した場合、信号が駆動用
ＩＣ１５ａ内の信号発生端子ＣＲＩから駆動用ＩＣ１５
ｂ内の信号読み込み端子ＳＴ２及びＣ３２に伝達され、
当該信号を受は取った駆動用ＩＣ１５ｂは、駆動用ＩＣ
１５ｂ内のスイッチＳＷ１〜ＳＷｎを順次オンにして第
２ブロックのフォトダイオードＰ２，１〜Ｐ　２．ｎで
発生し、信号線１′〜ｎ′の配線容量に蓄積された電荷
をＣ０Ｍ２より読み出すこととなる。端子ＳＴ２と端子
Ｃ３２は、内部でＯＲ回路に接続されているため、いず
れか一方に信号が人力されると、駆動用ＩＣ１、５　ｂ
が動作可能な状態となり、１ブロック（ここでは第２ブ
ロック）の電荷を読むよう作動する。

さらに、第２ブロックの読み出しが終了した場合、信号
が駆動用ＩＣ１５ｂ内の信号発生端子ＣＲ２から駆動用
ＩＣ１５ａ内の信号読み込み端子Ｃ８１に伝達され、当
該信号を受は取った駆動用ＩＣ１５ａは、第３ブロック
に関する電荷をＣ０Ｍ１より読み出すこととなる。端子
Ｃ３Ｉも端子Ｃ３２と同様に信号が伝えられると、１ブ
ロック（ここでは第３ブロック）の電荷を読むよう作動
する。

このようにして、受光素子アレイ１１の第１ブロックか
ら第Ｎブロックまでの電荷を駆動用ＩＣ１５ａのＣＯＭ
Ｉと駆動用ＩＣ１５ｂのＣ０Ｍ２から交互にＣＯＭに読
み出すこととなっており、ＣＲＩから信号が発生した時
は、ＣＯＭＩからの出力はＣ５Ｉに信号が入るまでオフ
の状態になり、同様に、ＣＲ２から信号が発生した時は
、Ｃ０Ｍ２からの出力はＣＳ２に信号が入るまでオフの
状態になる。

駆動用ＩＣ１，５ａ、１５ｂには、外部から一定間隔で
クロックパルスφＣｋが送り込まれており、上記ＣＯＭ
ＩとＣ０Ｍ２からの交互の出力動作によって、第Ｎブロ
ックの電荷の読取りを行って、駆動用ＩＣの動作が終了
し、原稿の１ラインの読取りが終了する。

そして、ＣＯＭＩとＣ０Ｍ２を連結させて、ＣＯＭＩと
Ｃ０Ｍ２から交互にＣＯＭに出力された画像信号は、第
１ブロックから第Ｎブロックまでの全体の画像信号とな
る。

このように、駆動用ＩＣ１５ａで奇数ブロックに関する
電荷を読み出し、駆動用ＩＣ１５ｂで偶数ブロックに関
する電荷を読み出すようにしているのは、第９図で示す
奇数偶数ブロックにおける電荷の読み出し順位（方向）
が反対になるからである。つまり、駆動用ＩＣ１５ａは
、信号線１′〜ｎ′に蓄積された電荷をアナログスイッ
チＳＷ１〜ＳＷｎで信号線１′〜ｎ′の順で読み取り、
ＣＯＭＩより出力するようになっているので、第１ブロ
ック〜第Ｎブロックの電荷を読み出そうとすれば、奇数
ブロックではフォトダイオードＰの１番目〜ｎ番目の電
荷が信号線１′〜ｎ′に蓄積されるため、信号線１′〜
ｎ′の順で読み出すようになっているが、偶数ブロック
ではフォトダイオードＰの１番目〜ｎ番目の電荷が信号
線ｎ　〜１′に蓄積されるため、信号線ｎ′〜１′の順
で読み出すようになるので、偶数ブロックでは信号の読
み出し順序か逆になる。そこで、駆動用ＩＣ１５ａでは
奇数ブロックでの電荷のみを選択的に読み出すこととす
る。

その反対に、駆動用ＩＣ１５ｂでは偶数ブロックでの電
荷を読み出しが正常に行われる。つまり、偶数ブロック
ではフォトダイオードＰの１番目〜ｎ番目の電荷が信号
線ｎ　〜１′に蓄積されるが、駆動用Ｉ　Ｃ］、　５　
ｂでは信号線ｎ′〜１′の電荷の順で読み取り、Ｃ０Ｍ
２で出力するようになっているので、Ｃ０Ｍ２には、偶
数ブロックのフォトダイオードＰの１番目〜ｎ番目で発
生した電荷を画像信号として出力されることになる。逆
に、奇数ブロックにおいてはフォトダイオードＰのｎ番
目〜１番目で発生した電荷を画像信号として出力される
ことになる。そのため駆動用ＩＣ１５ｂでは偶数ブロッ
クでの電荷のみを選択的に読み出すこととする。

以上のように駆動用ＩＣ１５ａ、１５ｂがそれぞれ奇数
、偶数ブロックを選択的にＣＯＭＩとＣ０Ｍ２から出力
し、それらを交互に総合してＣＯＭより出力すると、第
９図のＣＯＭに示すように、第１ブロック〜第Ｎブロッ
クの画像信号を順次出力するができる。

本実施例によれば、複数の受光素子１１′を１ブロック
とし、ブロック内の各受光素子１−１′に接続する薄膜
トランジスタのソース電極４２と隣接するブロック内の
各受光素子１１′に接続する薄膜トランジスタのソース
電極４２との間の配線が、ブロック内の薄膜トランジス
タのソース電極４２と隣接するブロック内の薄膜トラン
ジスタのソース電極４２との距離の近い順に接続し、更
にブロック内の薄膜トランジスタのソース電極４２と隣
接するブロック内の薄膜トランジスタのソースミ極４２
との間の配線がブロック単位に受光素子アレイ１１の主
走査方向に対して交互に配線を配置するようにし、接続
した配線は短い方の配線を受光素子アレイ１１側に順に
配置するようにしているので、信号線同士が交差するこ
とがなく、配線群１３か相互に影響し合うことがなく、
配線群１３の配線容量に蓄積された電荷を正確に読み出
すことができ、クロストーク等の発生を防止して、イメ
ージセンサの階調の再現性を向上させる効果がある。

また、本実施例においては、駆動用ＩＣを２個設けて、
一方の駆動用ＩＣ１５ａで奇数ブロックで発生した電荷
を読み出すようにし、他方の駆動用Ｉ　Ｃ１，５ｂで偶
数ブロックで発生した電荷を読み出すようにして、両方
の駆動用ＩＣからの出力を合成させて画像信号としてい
るので、１個の駆動用ＩＣで画像信号を出力する場合よ
り出力処理が容易となる効果がある。

カラーイメージセンサの駆動方法は、基本的にはモノク
ロイメージセンサの駆動方法と同じで、複数の受光素子
１１′を１ブロックとしてブロック単位で電荷を読み出
し、第１の受光素子アレイ１１ａ（赤色反応）の読み取
りを行うと、次に第２の受光素子アレイ１１ｂ（緑色反
応）の読み取りを行い、そして第３の受光素子アレイ１
１Ｃ（青色反応）の読み取りを行う。読み取られた第１
〜第３の受光素子アレイ１１．　ａ〜１１Ｃの画像信号
（画像データ）をセンサ外部のメモリ（図示せず）に収
納し、各受光素子アレイの配置されている間隔を計算し
て画像データを合成することになる。

このカラーイメージセンサの本実施例によれば、カラー
イメージセンサの副走査方向に３列並設した受光素子ア
レイ列について、複数の受光素子１１′を１ブロックと
し、各列内の各受光素子１１′に接続する薄膜トランジ
スタのソース電極４２をブロック単位に副走査方向に対
応するように配線で接続して共通の配線とし、副走査方
向に対応するブロック内の薄膜トランジスタのソース電
極４２を結ぶ共通の配線と隣接するブロック内の薄膜ト
ランジスタのソース電極４２を結ぶ共通の配線との間の
配線が、ブロック内の薄膜トランジスタのソース電極４
２と隣接するブロック内の薄膜トランジスタのソース電
極４２との距離の近い順に接続するようにし、更に受光
素子アレイ列においては隣接するブロック単位に主走査
方向に対して交互に配線を配置するようにし、接続した
配線は短い方の配線を受光素子アレイ列側に順に配置す
るようにしているので、信号線同士が交差することがな
く、配線群１３が相互に影響し合うことかなく、配線群
１３の配線容量に蓄積された電荷を正確に読み出すこと
ができ、クロストーク等の発生を防止して、イメージセ
ンサの階調の再現性を向上させる効果がある。

また、第１０図の等価回路に示すように、１個の駆動用
ＩＣで画像信号を出力処理することも可能である。この
場合、上述したように１個の駆動用ＩＣで画像信号を出
力しようとすると、奇数ブロックと偶数ブロックにおけ
る電荷の読み出し順位（方向）が反対になるため、外部
回路のメモリ（図示せず）に−旦入力して、画像信号の
出力順位を変えて時系列的に出力することが必要である
。

この実施例によれば、駆動用ＩＣが２個から１個に減少
するので、コスト低減、センサ部のスペース部分の縮小
、ワイヤボンディング数の減少による歩留りの向上が図
られる。

本実施例のイメージセンサは、第Ｎブロックが偶数であ
る場合であるが、別の実施例として、第Ｎブロックが奇
数である場合もある。この場合は、第１１図に示すよう
に第Ｎ−１ブロックの薄膜トランジスタＴＮ−１，１〜
ＴＮ−１，ｎの下側に駆動用ＩＣ１５ｂを設けるように
し、第８図のように駆動用ＩＣ１５ａと駆動用ＩＣ１５
ｂを接続すれば、駆動用ＩＣ１５ｂのＣ０Ｍ２からは偶
数ブロックに関する電荷のみを選択的に出力することが
可能である。また、第１２図に示すように第Ｎブロック
の薄膜トランジスタＴＮ、ｌ〜ＴＮ、ｎの上側に、駆動
用ＩＣ１５ｂを配置するように設けて、第８図のように
駆動用ＩＣ１５ａと駆動用Ｉ　Ｃ１，５ｂを接続すれば
、駆動用ＩＣ１５ｂのＣ０Ｍ２からは偶数ブロックに関
する電荷のみを選択的に出力することが可能である。

上記第１−０図に示した駆動用ＩＣｌ３が１個の構成、
または第１１図及び第１２図に示した第Ｎブロックが奇
数である場合の構成は、カラーイメージセンサにも応用
できるものである。

さらに、以上の構成に加えて、各々の信号線の間にグラ
ンド線を平行に配線するば、並列する信号線同士のクロ
ストークの影響もなくすことができ、また信号線におけ
る配線容量も増やすことが可能である。

（発明の効果） 請求項１記載の発明によれば、ＴＰＴ駆動型のモノクロ
イメージセンサにおいて、受光素ｒアレイの主走査方向
に対して両側に配線構造を設けることとし、受光素子ア
レイ内の複数の受光素子を分割して１ブロックとし、受
光素子アレイにおけるブロック内の受光素子にそれぞれ
接続するスイッチング素子と隣接するブロック内のスイ
ッチング素子とを接続する配線は前記ブロック内のスイ
ッチング素子と隣接するブロック内のスイッチング素子
との距離の近い順に接続し、更にブロック内のスイッチ
ング素子と隣接するブロック内のスイッチング素子とを
接続する配線はブロック単位に受光素子アレイの主走査
方向に対して交互に配線を配置するようにし、接続した
配線は短い方の配線を受光素子アレイ側に順に配置する
ようにしているので、信号線同士が交差することがなく
、そのため配線が相互に影響し合うことがなく、配線の
配線容量に蓄積された電荷を正確に読み出すことかでき
、クロストーク等の発生を防止して、イメージセンサの
階調の再現性を向上させる効果かある。

請求項２記載の発明によれば、ＴＰＴ駆動型のカラーイ
メージセンサにおいて、受光素子アレイ列の主走査方向
に対して両側に配線構造を設けることとし、受光素子ア
レイ内の複数の受光素子を分割して１ブロックとし、１
列の受光素子アレイの各受光素子に接続するスイッチン
グ素子と別列の受光素子アレイにおけるスイッチング素
子とをブロック）１を位に副走査方向に対応するように
配線で接続するようにして共通の配線とし、副走査方向
に対応するブロック内のスイッチング素子を接続する共
通の配線と隣接するブロック内のスイッチング素子を接
続する共通の配線とを接続する配線は前記ブロック内の
スイッチング素子と隣接するブロック内のスイッチング
素ｒとの距離の近い順に接続し、更にブロック内のスイ
ッチング素子を接続する共通の配線と隣接するブロック
内のスイッチング素子を接続する共通の配線とを接続す
る配線はブロック単位に受光素子アレイ列の主走査方向
に対して交互に配線を配置するようにし、接続した配線
は短い方の配線を受光素子アレイ列側に順に配置するよ
うにしているので、信号線同士が交差することがなく、
そのため配線が相互に影響し合うことがなく、配線の配
線容量に蓄積された電荷を正確に読み出すことができ、
クロストク等の発生を防止して、イメージセンサの階調
の再現性を向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの等価
回路図、第２図は本発明の一実施例に係るイメージセン
サの受光素子、電荷転送部と配線群の一部の平面説明図
、第３図は第２図のＡ−Ａ′の断面説明図、第４図は第
２図のＢ−Ｂ’の断面説明図、第５図は本発明の一実施
例に係るイメジセンサの配線群の概略図、第６図は本発
明の一実施例に係るカラーイメージセンサの等価回路図
、第７図は本発明の一実施例に係るカラーイメージセン
サの受光素子、電荷転送部と配線群の一部の平面説明図
、第８図は本発明の一実施例に係るイメージセンサの駆
動用ＩＣの接続構成図、第９図は第８図の駆動用ＩＣか
らの出力説明図、第１０図は本発明の別の実施例に係る
イメージセンサの等価回路図、第１１図は本発明の別の
実施例に係るイメージセンサの等価回路図、第１２図は
本発明の別の実施例に係るイメージセンサの等価回路図
、第１３図は従来のイメージセンサの等価回路図、第１
４図は第１３図における多層配線構造の平面説明図、第
１５図は第１４図のｃ−ｃ’の断面説明図、第１６図は
マトリックス状の多層配線を有するＴＰＴ駆動型カラー
イメージセンサの等価回路図である。 １１．５１・・・・・・受光素子アレイ１２．５２・・
・・・・電荷転送部 １３、・・・・・・・・・・・・配線群１４．５４・・
・・・・共通信号線 １５．５５・・・・・・駆動用ＩＣ １７，５７・・・・・・出力線 ２１・・・・・・・・・基板 ２２・・・・・・・・金属電極 ２３・・・・・・・・光導電層 ２４・・・・・・・・透明電極 ２５・・・・・・・・・ゲート電極 ２６・・・・・・・・・絶縁層 ２７・・・・・・・・・半導体活性層 ２８・・・・・・・・・オーミックコンタクト層２９・
・・・・・・・・トップ絶縁層 ３０・・・・・・・・アルミニウム層 ３１・・・・・・・・・下層信号線 ３２・・・・・・・・・上層信号線 ３３・・・・・・・・・絶縁層 ３４・・・・・・・・・コンタクトホール３５・・・・
・・・・・信号線 ３６・・・・・・・・・コンタクト部 ４１・・・・・・・・・ドレイン電極 ４２・・・・・・・・・ソース電極 ５３・・・・・・・・・多層配線 ［；−ニー） 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）複数の受光素子を１ブロックとして複数ブロック
   を主走査方向にライン状に配列して成る受光素子アレイ
   と、前記受光素子で発生した電荷をブロック毎に転送す
   る複数のスイッチング素子と、前記電荷を画像信号とし
   て出力する駆動用ＩＣとを有するイメージセンサにおい
   て、 前記受光素子アレイにおけるブロック内のスイッチング
   素子と隣接するブロック内のスイッチング素子とをそれ
   ぞれ距離の近い順に配線で接続し、前記受光素子アレイ
   におけるブロック内のスイッチング素子から両隣りのブ
   ロック内のスイッチング素子への配線は前記受光素子ア
   レイの主走査方向に対して互いに反対側に位置するよう
   に接続し、前記接続された配線の長さの短い順に前記配
   線を前記受光素子アレイに近い順で配置したことを特徴
   とするイメージセンサ。
2. （２）複数の受光素子を１ブロックとして複数ブロック
   を主走査方向にライン状に配列して成る受光素子アレイ
   を副走査方向に複数列並設した受光素子アレイ列と、前
   記受光素子で発生した電荷をブロック毎に転送する複数
   のスイッチング素子と、前記電荷を画像信号として出力
   する駆動用ＩＣとを有するイメージセンサにおいて、 前記１列の受光素子アレイのスイッチング素子と別列の
   受光素子アレイのスイッチング素子とをブロック単位に
   副走査方向に対応するよう接続して共通の配線とし、前
   記受光素子アレイ列の副走査方向に対応するブロック内
   のスイッチング素子を接続する前記共通の配線と隣接す
   るブロック内のスイッチング素子を接続する前記共通の
   配線とをそれぞれ距離の近い順に配線で接続し、前記受
   光素子アレイ列におけるブロック内のスイッチング素子
   に接続する前記共通の配線から両隣りのブロック内のス
   イッチング素子に接続する前記共通の配線への配線の接
   続は前記受光素子アレイ列の主走査方向に対して互いに
   反対側に位置するように接続し、前記接続された配線の
   長さの短い順に前記配線を前記受光素子アレイ列に近い
   順で配置したことを特徴とするイメージセンサ。