JPH0499380A - イメージセンサの配線構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやスキャナ等に用いられ、各受光
素子に接続された引き出し配線相互間における電気的影
響を小さくした構造のイメージセンサに係り、特に前記
構造をとることによるイメージセンサの製造歩留りの低
下を防止することができる配線構造に関する。

（従来の技術） 従来、ファクシミリ等には、例えば原稿等の画像情報を
１対１に投影して電気信号に変換する密着型イメージセ
ンサが使用されている。そして、投影した画像を多数の
画素に分割し、画素に対応する各受光素子で発生した電
荷を薄膜トランジスタ（Ｔ　Ｐ　Ｔ）で構成されたスイ
ッチング素子を使って特定のブロック単位で配線間の容
量に一時蓄積して、電気信号として数百ＫＨｚから数Ｍ
Ｈｚまでの速度で時系列的に順次読み出すＴＰＴ駆動型
イメージセンサが提案されている。このＴＰＴ駆動型イ
メージセンサは、ＴＦＴによるマトリックス動作を行な
うことにより単一の駆動ＩＣで複数のブロックの受光素
子の読み取りが可能となるので、イメージセンサを駆動
する駆動ＩＣの個数を少なくすることができる。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第５図に示すように、複数の受光素子Ｐ　ｋ、ｎを
一列にライン状に配設し原稿幅と略同じ長さとした受光
素子アレイ５１と、前記各受光素子Ｐ　ｋ、ｎに１：１
に対応する個数のスイッチング素子Ｔｋ、ｎから成る電
荷転送部５２と、マトリックス状の多層配線５３とを具
備して構成されている。

前記受光素子アレイ５１は、Ｋ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子Ｐ　ｋ、ｎは、フォトダイオードと寄生容量により
等価的に表すことができる。各受光素子Ｐ　ｋ、ｎは各
スイッチング素子Ｔｋ、ｎのドレイン電極にそれぞれ接
続されている。そして、スイッチング素子Ｔ　ｋ、ｎの
ソース電極は、マトリックス状に接続された多層配線５
３を介して受光素子群毎に共通信号線５４（０本）にそ
れぞれ接続され、更に共通信号線５４は駆動Ｉ　Ｃ５５
に接続されている。各スイッチング素子Ｔｋ、ｎのゲト
電極には、ブロック毎に導通するようにゲートパルス発
生回路５６に接続されている。

各受光素子Ｐ　ｋ、ｎて発生する光電荷は一定時間受光
素子Ｐ　ｋ、ｎの寄生容量とスイッチング素子Ｔｋ、ｎ
のドレイン電極・ゲート電極間のオーバーラツプ容量に
蓄積された後、スイッチング素子Ｔｋ。

ｎを電荷転送用のスイッチとして用いてブロック毎に順
次多層配線５３の配線容量ＣＬに転送蓄積される。すな
わち、ゲートパルス発生回路５６からゲート信号線Ｇｋ
を経由して伝達されたゲートパルスφＧｌが、第１のブ
ロックのスイッチング素子ＴＩ、１〜Ｔｌ、ｎをオンに
し、第１のブロックの各受光素子Ｐｋ、ｎで発生した電
荷か各配線容量ＣＬに転送蓄積される。そして、各配線
容量ＣＬに蓄積された電荷により各共通信号線５４の電
位が変化し、この電圧値を駆動ＩＣ５５内のアナログス
イッチＳＷｎを順次オンして時系列的に出力線５７に抽
出する。そして、ゲートパルスφＧ２〜φＧｋにより第
２〜第にのブロックのスイッチング素子Ｔ２，１〜Ｔ２
．ｎからＴｋ、ｌ　〜Ｔｋ、ｎまてがそれぞれオンする
ことによりブロック毎に受光素子側の電荷が転送され、
順次読み出すことにより原稿の主走査方向の１ラインの
画像信号を得、ローラ等の原稿送り手段（図示せず）に
より原稿を移動させて前記動作を繰り返し、原稿全体の
画像信号を得るものである（特開昭６３−９３５８号公
報参照）。

上記マトリックス状の多層配線５３は、その平面説明図
を第６図に、断面説明図を第７図に示すように、複数の
下層信号線６１．絶縁層６２．複数の上層信号線６３を
ガラス基板７１上に順次形成して構成されている。下層
信号線６１と上層信号線６３とは、互いに直交するよう
に配列され、絶縁層６２に設けられたコンタクトホール
６４により、下層信号線６１と上層信号線６３とが接続
されている。

（発明が解決しようとする課題） しかしながら、上記のようなイメージセンサの構成では
、多層配線５３部分がマトリックス状となっており、上
下層の信号線（下層信号線６１及び上層信号線６３）が
第７図の多層配線の断面説明図に示すように絶縁層６２
を介して交差するようになるため、下層信号線６］と上
層信号線６３の交差部分にカップリング容量Ｃｃ（結合
容量）が存在し、その結果、信号線同士の交差部分にお
いて、一方の信号線からの出力が他の信号線との電位差
の変化によって影響を受けるクロストークが発生する。

そのため、信号線から正確な電荷が読み取れず、イメー
ジセンサにおける階調の再現性を悪くするという問題点
があった。

そこで、第４図に示すように、第１ブロック内の各スイ
ッチング素子Ｔ１．ｎと第２ブロック内の各スイッチン
グ素子Ｔ　２．ｎとを、各スイッチング素子に接続され
た受光素子同士間の主走査方向（受光素子アレイ５１の
長尺方向）の距離の近い順に反スイッチング素子領域（
第４図において受光素子アレイの上側）でそれぞれ接続
し、第２ブロック内の各スイッチング素子Ｔ２．ｎと第
３ブロック内の各スイッチング素子Ｔ　３．ｎとを上記
同様にスイッチング素子領域（第４図において受光素子
アレイの下側）で接続する。以下同様にして第に一１ブ
ロック内の各スイッチング素子Ｔｋ−１，ｎと第にブロ
ック内の各スイッチング素子Ｔ　ｋ、ｎとを順次接続す
ることにより、各スイッチング素子間を受光素子Ｐの主
走査方向（受光素子アレイ５〕の長尺方向）に蛇行して
接続する０本の信号配線１群を形成する。

そして、例えば前記各信号配線１の一端部を駆動Ｉ　Ｃ
５５に接続し、ゲート信号線Ｇｋにパルスが印加するこ
とによりスイッチング素子Ｔ　ｋ、ｎかオンし、ブロッ
ク毎に受光素子Ｐｋ、ｎから信号配線１に電荷が転送さ
れる。転送された電荷は、奇数ブロックから転送された
場合は受光素子Ｐｋ、１から受光素子Ｐ　ｋ、ｎに向か
って（右側から左側）、偶数ブロックから転送された場
合は受光素子Ｐｋ。

ｎから受光素子に、ｌに向かって（左側から右側）、駆
動ＩＣ５５でそれぞれ対応する電荷を時系列的に読み出
すようになっている。従って、偶数ブロックの場合は読
み取り方向が逆になるので、外部記憶回路を設けて一旦
信号を記憶し、読み出し順序を逆にする必要がある（特
願平２−１２６９７５号参照）。

上記構成によれば、第５図におけるマトリックス状の多
層配線５３で構成されていた部分を、蛇行する信号配線
１群で構成したので、信号配線１同士が交差することか
なく、従来信号線間に生していたクロストークの発生を
防止し、画像信号を正確に抽出することができる。

しかしながら、上記のような構成のイメージセンサであ
ると次のような問題点があった。

すなわち、前記した信号配線１は１ブロックのビット数
（ｎ個）と同数であり、１本の信号配線１には受光素子
アレイ５１のブロック数（Ｋ個）と同数のスイッチング
素子Ｔｋ、ｎが接続されている。従って、信号配線１の
一部に断線が生じた場合、断線箇所を境に反駆動ＩＣ５
５側に接続されたスイッチング素子Ｔ　ｋ、ｎからの信
号は全て読み取り不可能となる。また、断線箇所を境に
駆動ＩＣ５５側に接続されたスイッチング素子Ｔｋ、ｎ
からの信号も、断線による配線容量の変化により異常な
出力を示す場合がある。

特に、上記構造のイメージセンサにおいては、信号配線
１は受光素子アレイ５１と交差して形成されているので
、信号配線１は受光素子アレイ５１全体を覆うポリイミ
ド上に形成する必要がある。

従って、下地が軟らかいポリイミドであること、しかも
１本の信号配線１の長さが長いことに起因して信号配線
１の断線が生し易く、製造時の歩留りを低下させる大き
な原因となっていた。

本発明は上記実情に鑑みてなされたもので、信号配線同
士を交差させない配線構造のイメージセンサにおいて、
信号配線の断線を防く構造を施すことにより歩留りの高
いイメージセンサを提供することを目的とする。

（課題を解決するための手段） 上記従来例の問題点を解決するため本発明は、複数の受
光素子を１ブロックとして複数ブロックを主走査方向に
ライン状に配列して成る受光素子アレイと、前記受光素
子で発生した電荷をブロック毎に転送する複数のスイッ
チング素子とを具備するイメージセンサにおいて、以下
に示す配線構造を有することを特徴とする。

前記ブロック内の各スイッチング素子と隣接ブロック内
の各スイッチング素子とを各スイッチング素子に接続さ
れた受光素子同士間の主走査方向の距離の近い順にそれ
ぞれ接続する信号配線を形成する。

この信号配線の主走査方向に沿って形成された部分を、
２種以上の金属で構成された積層構造とする。

（作用） 本発明によれば、信号配線の大部分を２種以上の金属で
構成された積層構造としたので、抵抗率の低い部材と硬
度の高い部材とを組み合わせることにより、断線が生じ
にくく且つ低抵抗の信号配線を形成することができる。

（実施例） 本発明の一実施例について図面を参照しながら説明する
。

本実施例に係るイメージセンサは、第４図の等価回路に
示すように、ｎ個の受光素子Ｐを１ブロックとし、この
ブロックをに個有して成る受光素子アレイ５１（受光素
子Ｐ１．．１〜Ｐｋ、ｎ　）と、各受光素子Ｐ　ｋ、ｎ
にそれぞれ接続され、電荷転送部として機能するスイッ
チング素子Ｔｋ、ｎと、隣接するブロック内のスイッチ
ング素子Ｔｋ、ｎ相互を接続する信号配線１群と、ブロ
ック内の各受光素子に対応して接続されるｎ本の共通信
号線５４と、該各共通信号１ｓ５４の電位を出力線５７
　（ＣＯＭ）に時系列的に抽出するよう駆動する駆動Ｉ
　Ｃ５５とから構成されている。

すなわち、第１のブロックの受光素子Ｐ　１．１〜ＰＬ
、ｎからスイッチング素子ＴＩ、１〜Ｔ　１．ｎを介し
て共通信号線５４が接続されている。そして、スイッチ
ング素子Ｔ　１，１〜ＴＩ、ｎのソース電極側は、それ
ぞれ信号配線１１を介して第２のブロックのスイッチン
グ素子Ｔ２，１〜Ｔ　２．ｎにそれぞれ接続される。ス
イッチング素子Ｔ１，１〜Ｔ　ｌ、ｎとスイッチング素
子Ｔ２，１〜Ｔ　２．ｎとの接続は、各スイッチング素
子ＴＩ、ｎに接続された受光素子同士間の主走査方向の
距離の近い順にそれぞれ接続されている。そして、各信
号配線１１は、接続距離が短い順に受光素子アレイＰ側
に近づけて配置されている。すなわち、第１ブロックと
第２ブロックの間で具体的に説明すると、最も短い信号
配線１１．が受光素子アレイ５１に最も近くに配置され
、次に信号配線１１．が受光素子アレイ５１に２番目に
近く配置され、このようにして最も長い信号配線１１ｎ
が一番外側に配置されることになる。

同様にして第２のブロックのスイッチング素子Ｔ２．１
−Ｔ２．ｎと第３のブロックのスイッチング素子Ｔ３．
１−Ｔ３．ｎとは、信号配線１２を介して接続されてい
る。また、信号配線１１群と信号配線１２群とは、受光
素子アレイ５１を中心として反対位置になるように形成
されており、以下節にブロックに至るまで交互に信号配
線が配置され、受光素子アレイ５１の主走査方向に蛇行
するように形成されることにより、各信号配線１が互い
に重なり合わないように構成されている。

次に受光素子Ｐ１　スイッチング素子Ｔ、信号配線１の
具体的な構造について、第１図乃至第３図を参照しなが
ら説明する。

受光素子Ｐは、クロム（Ｃｒ）から成る金属電極３１と
、水素化アモルファスシリコン（ａ−５ｉ：Ｈ）から成
る光導電層３２と、酸化インジウム・スズ（ＩＴＯ）か
ら成る透明電極３３とをガラス基板２１上に順次積層し
て成るサンドイッチ構造で構成されている。金属電極３
１は主走査方向（第１図の左右方向、第２図及び第３図
の表裏方向）に帯状に形成され、光導電層３２及び透明
電極３３は各受光素子Ｐ毎（ビット毎）に個別に分割形
成されることにより、光導電層３２を金属電極３１と透
明電極３３とで挟んだ部分が各受光素子Ｐを構成し、そ
の集まりが受光素子アレイ５１を形成している。このよ
うに、光導電層３２と透明電極３３を個別化したのは、
光導電層３２が共通層であると、特定の受光素子Ｐで起
こる光電変換作用が隣接する受光素子Ｐに対して干渉を
起こすことがあるので、この干渉を少なくするためであ
る。また、金属電極３１には、一定のバイアス電圧ＶＢ
が印加されている。また、前記光導電層３２において、
水素化アモルファスシリコンの代わりに、カドミウムセ
レン（ＣｄＳｅ）等を使用してもよい。

電荷転送部として機能するスイッチング素子Ｔは、クロ
ム（Ｃ「）で形成されたゲー　ト電極４１、窒化シリコ
ン膜で形成されたゲート絶縁層４２、水素化アモルファ
スシリコン（ａ−３ｉ：Ｈ）で形成された半導体活性層
４３、ゲート電極４１（二対向するよう設けられ窒化シ
リコン膜で形成された上部絶縁層４４、ｎ生水素化アモ
ルファスシリコン（ｎ”　ａ−５ｉ　：　Ｈ）で形成さ
れたオーミックコンタクト層４５、クロム（Ｃｒ）で形
成されたバリヤメタル層４６を前記ガラス基板２１上に
順次積層して構成されている。オーミックコンタクト層
４５及びバリヤメタル層４６は、それぞれドレイン電極
り、ソース電極Ｓを構成している。

前記受光素子Ｐの透明電極３３は、アルミニウムで形成
された引き出し配線４８を介してスイッチング素子Ｔの
ドレイン電極りに接続されている。

また、スイッチング素子Ｔのソース電極Ｓは、信号配線
１を介して、隣接するブロック内の一つのスイッチング
素子Ｔのソース電極Ｓに接続されている。この信号配線
１は、上述したように受光素子アレイ５１の主走査方向
を中心として蛇行するように形成され、受光素子アレイ
５１と交差する部分は前記各受光素子Ｐと重なり合わな
いように、光導電層３２及び透明電極３３の間に配設す
るようにしている。また、信号配線１は、受光素子Ｐ及
びスイッチング素子Ｔを保護するポリイミド膜４７上に
アルミニウムで形成された上層部１ａと、クロムで形成
された下層部１ｂとから構成されている。信号配線１は
、ポリイミド膜４７が着膜されていない領域、すなわち
主として主走査方向に沿って形成された部分において、
上層部１ａと下層部１ｂとの積層構造で形成されている
。従って、信号配線］の大部分を積層構造で形成するこ
とができる。

次に上記配線構造を有するイメージセンサの製造方法に
ついて説明する。

まず、検査、洗浄されたガラス基板２１上に、スイッチ
ング素子Ｔのゲート電極４１となる第１のクロム（Ｃｒ
　１）層を、ＤＣスパッタ法により約１５０℃の温度で
７５０Ａ程度の膜厚に着膜する。

次に、クロム（Ｃｒｌ）層をフォトリソ工程と、硝酸セ
リウムアンモニウム、過塩素酸、水の混合液を用いたエ
ツチング工程によりバターニングしてゲート電極４１を
形成し、その後レジストを剥離する。

次にアルカリ洗浄を行い、前記ゲート電極４１のクロム
パターンを覆うように、スイッチング素子Ｔのゲート絶
縁層４２となるシリコン窒化膜（ＳｉＮｘ）を３００Ｏ
Ａ程度の膜厚で、半導体活性層４３となる水素化アモル
ファスシリコン（ａ−３ｉ：Ｈ）層を５００Ａ程度の膜
厚で、上部絶縁層４４となるシリコン窒化膜（ＳｉＮｘ
）を１５０ＯＡ程度の膜厚でそれぞれ順に真空を破らず
にプラズマＣＶＤ　（Ｐ−ＣＶＤ）により連続着膜する
。真空を破らずに連続的に着膜することてそれぞれの界
面の汚染を防くことができ、薄膜トランジスタの特性の
安定化を図ることができる。

前記シリコン窒化膜（ゲート絶縁層４２）は、Ｐ−ＣＶ
Ｄ法により基板温度が３００〜４００℃で、５ｉＨ，と
ＮＨ，のガス圧力が０．１〜０．５Ｔｏｒｒで、ＳｉＨ
，ガス流量が１０〜５０８ｃｃ１１テ、ＮＨ，のガス流
量が１００〜３００８ｃＣＩｍで、ＲＦパワーが５０〜
２００Ｗの条件下で形成する。

前記水素化アモルファスシリコン層（半導体活性層４３
）は、Ｐ−ＣＶＤ法により基板温度が約２００〜３００
℃で、ＳｉＨ，のガス圧力が０゜１〜０　、　５　Ｔｏ
ｒｒで、ＳｉＨ，ガス流量が１００〜３００　ｓｅｃｇ
＋で、ＲＦパワーが５０〜２００Ｗの条件下で形成する
。

前記シリコン窒化膜（上部絶縁層４４）は、Ｐ−ＣＶＤ
法により基板温度が約２００〜３００℃で、ＳｉＨ，と
ＮＨ，のガス圧力が０．１〜０゜５　Ｔｏｒｒで、Ｓｉ
Ｈ，ガス流量が１０〜５０ｓｃｃｌＩで、ＮＨ，のガス
流量が１００〜３００８ｃｃＩＩで、ＲＦパワーが５０
〜２００Ｗの条件下で形成する。

次に、ゲート電極４１に対応するような形状で前記シリ
コン窒化膜のパターンを形成するために、シリコン窒化
膜の上にレジストを塗布し、そしてガラス基板２１の裏
方向からゲート電極４１の形状パターンをマスクとして
用いて裏面露光、現像。

ＩＦとＮＨ，Ｆの混合液でエツチングを行なって上部絶
縁層４４を形成し、その後レジスト剥離を行なう。

さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層４５となるｎ生型のａ−５ｉ：ＨをＳｉＨとＰＨ，
の混合ガスを用いたＰ−ＣＶＤにより１００ＯＡ程度の
膜厚で約２５０℃程度の温度で着膜する。

次に、受光素子Ｐの下部の金属電極３１及びスイッチン
グ素子Ｔのオーミックコンタクト層４５を覆うバリヤメ
タル層４６及び信号配線１の下層部１ｂとなる第２のク
ロム（Ｃｒ　２）層をＤＣ７グネトロンスバツタにより
１５０ＯＡ程度の膜厚で着膜する。

次に、受光素子Ｐの光導電層３２となる水素化アモルフ
ァスシリコン層を１３０ＯＯＡ程度の膜厚に着膜し、受
光素子Ｐの透明電極３３となる酸化インジウム・スズ層
を６ＯＯＡ程度の膜厚で着膜する。この時、それぞれの
着膜の前にアルカリ洗浄を行う。

上記水素化アモルファスシリコン層（光導電層３２）は
、Ｐ−ＣＶＤ法ニヨり基板温度が１７０〜２５０℃で、
ＳｉＨ，のガス圧力が０．　３〜０゜７　Ｔｏｒｒで、
Ｓ　ｉ　Ｈ，ガス流量が１５０〜３００ｓｅｃｍで、Ｒ
Ｆパワーが１００〜２００Ｗの条件下で形成する。

また、酸化インジウム・スズ層（透明電極３３）は、Ｄ
Ｃマグネトロンスパッタにより基板温度が室温で、Ａｒ
とＯ７のガス圧力が１．５Ｘ１０−’　Ｔｏｒｒで、Ａ
ｒガス流量が１００〜１５０ｓｃｃｍて、０、ガス流量
が１〜２８ｃｃＩｌ！で、ＤＣパワーが２゜Ｏ〜４００
Ｗの条件下で形成する。

この後、酸化インジウム・スズ層をフォトリソ工程と、
希塩酸を用いたエツチング工程でバターニングして、各
受光素子Ｐ毎に分離するよう個別化された透明電極３３
を形成する。

続いて、同一のレジストパターンにより水素化アモルフ
ァスシリコン層をＣ，ＣＩＦ、とＳＦ。

とＯ７の混合ガスを用いたドライエツチングによりバタ
ーニングして各受光素子Ｐ毎に分離するよう個別化され
た光導電層３２を形成する。ここで、金属電極３１のク
ロム（Ｃｒ２）層は、ａ−５ｉＨのドライエツチング時
にストッパーとしての役割を果たし、バターニングされ
ずに残る二とになる。このドライエツチング時において
、光導電層３２となるａ−３ｉ＋Ｈ層には、サイドエッ
チが大きく入るため、レジストを剥離する前に再度！Ｔ
Ｏのエツチングを行なう。こうすることにより、ＩＴＯ
の周辺裏側からさらにエツチングされて光導電層３２と
同じサイズの透明電極３３が形成される。

次に、第２のクロム（Ｃｒ　２）層をフォトリソ法によ
り露光、現像を行ってレジストパターンを形成し、硝酸
セリウムアンモニウム、過塩素酸と水の混合液を用いた
エツチング工程で、パタ一ニングして受光素子Ｐの金属
電極３１、スイッチング素子Ｔのバリヤメタル層４６、
信号配線１の下層部１ｂを形成し、その後レジスト剥離
を行なう。

信号配線１の下層部１ｂは受光素子Ｐの金属電極３１や
スイッチング素子Ｔのバリヤメタル層４６と完全に分離
するように形成されている。

次にＨＦ、とＯ７の混合ガスてトライエツチングを行う
と、Ｃｒ２とＳｉＮｘのない部分がエツチングされ、つ
まり、ａ−５ｉ：Ｈ層とｎ生型のａ−３ｉ：Ｈ層のパタ
ーンが形成される。これにより、受光素子Ｐの金属電極
３１のクロム（Ｃｒ２）層の下層となるｎ生型のａ−６
ｉ：Ｈ層及びａ−Ｓｉ：Ｈ層、及びａ−５ｉ：Ｈ層、ス
イッチング素子Ｔのオーミックコンタクト層４５のｎ生
型のａ−３ｉ：Ｈ層部分と半導体活性層４３のａ−３ｔ
：Ｈ層部分がエツチングされる。これにより、半導体活
性層４３のパターンが形成され、更にオーミックコンタ
クト層４５も分割されてドレイン電極り及びソース電極
Ｓのパターンが形成される。

そして、受光素子Ｐ及びスイッチング素子Ｔ全体を覆う
ようにポリイミド膜４７を１３０ＯＯＡ程度の厚さで塗
布し、１６０℃程度でプリベークを行ってフォトリソエ
ソチング工程でパターン形成を行い、再度へ〜キングす
る。前記バター／ユングにより、受光素子Ｐの透明電極
３３とスイッチング素子Ｔのドレイン電極りとを接続す
るコンタクトホール４７ａ及びコンタクトホール４７ｂ
１ソース電極Ｓと信号配線ｌとを接続するコンタクトホ
ール４７ｃを形成するとともに、受光素子Ｐ及びスイッ
チング素子Ｔを覆う領域Ａ以外のポリイミドを除去して
前記工程で形成された信号配線ｌの下層部１ｂを露出さ
せる。更に、コンタクト部分に残ったポリイミド等を完
全に除去するために、０．でプラズマにさらすＤｅ　ｓ
　ｃ　ｕｒｎを行う。

次に、アルミニウム（Ａ１）をＤＣマグネトロンスパッ
タによりイメージセンサ全体を覆うように１００ＯＯＡ
程度の厚さで約１５０℃程度の温度で着膜し、所望のパ
ターンを得るためにフッ酸、硝酸、リン酸、水の混合液
を用いたフォトリソエツチング工程でパターニングして
レジストを除去する。これにより、受光素子Ｐにおいて
金属電極３１に電源を供給する配線部分（図示せず）、
透明電極３３とスイッチング素子Ｔとを接続する引き出
し配線４８及び信号配線１の上層部１ａを形成する。信
号配線１の上層部１ａは、ポリイミドが除去された領域
において、下層部１ｂのパターンと一致するように形成
されている。また、スイッチング素子Ｔにおいてａ−５
ｉ：Ｈ層の遮光用としてのアルミニウム層４つも同時に
形成される。

最後に、ポリイミドを３μｍ程度の厚さで塗布し、１２
５℃程度でプリベークを行ってフォトリソエツチング工
程でパターン形成を行い、再度２３０℃程度で９０分間
ベーキングしてパシベーション層（図示せず）を形成す
る。その後、Ｄｅｓｃｕｍを行い、不要に残ったポリイ
ミドを取り除く。

上記実施例において、信号配線１の上層部１ａはアルミ
ニウムで形成したが、Ｍｏ、Ａｕ、Ｎｉ。

Ｃｕ等の低抵抗の金属を使用してもよい。また、下層部
１ｂは、実施例で用いたクロムの他にＴｉ。

Ｔａ、Ｗ、ＴｉＷ等の硬度の高い金属を使用してもよい
。

実施例においては、受光素子Ｐとしてショットキー構造
のフォトダイオードを用いたが、ｐｉｎ構造としてもよ
い。また、受光素子Ｐの光導電層３２として、ａ−５ｉ
以外の他の非晶質材料（例えばａ−Ｓ　ｉ　Ｃ，ａ−５
ｉ　Ｇｅ）を使用してもよい。

（発明の効果） 本発明によれば、信号配線の大部分を２種以上の金属で
構成された積層構造としたので、抵抗率の低い部材と硬
度の高い部材とを組み合わせることにより、断線が生じ
にくく且つ低抵抗の信号配線を形成することができ、歩
留りの高いイメージセンサを得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの一部
平面説明図、第２図は第１図のイメージセンサのｎ−ｎ
’線断面説明図、第３図は第１図のイメージセンサのｍ
−ｎｒ’線断面説明図、第４図は本実施例の構造が適用
されるイメージセンサの等価回路図、第５図は従来のマ
トリックス駆動型イメージセンサの等価回路図、第６図
は第５図のイメージセンサにおける多層配線構造の平面
説明図、第７図は第６図の多層配線構造の■−■′線断
面説明図である。 ４５・・・・・オーミックコンタクト層４６・・・・・
バリヤメタル層 ４７・・・・・ポリイミド膜 １・・・・・・信号配線 １ａ・・・上層部 １ｂ・・・下層部 １・・・・・・ガラス基板 １・・・・・・金属電極 ２・・・・・・光導電層 ３・・・・・透明電極 １・・・・・・ゲート電極 ２・・・・・・ゲート絶縁層 ３・・・・・半導体活性層 ４・・・・・上部絶縁層 第 図 にブロック に−１ブロック 第６図 第７ 図

Claims (1)

1. 【特許請求の範囲】 複数の受光素子を１ブロックとして複数ブロックを主走
   査方向にライン状に配列して成る受光素子アレイと、前
   記受光素子で発生した電荷をブロック毎に転送する複数
   のスイッチング素子とを具備するイメージセンサにおい
   て、 前記ブロック内の各スイッチング素子と隣接ブロック内
   の各スイッチング素子とを各スイッチング素子に接続さ
   れた受光素子同士間の主走査方向の距離の近い順にそれ
   ぞれ接続する信号配線を形成し、該信号配線の主走査方
   向に沿って形成された部分を、２種以上の金属で構成さ
   れた積層構造としたことを特徴とするイメージセンサの
   配線構造。