JPH04100374A

JPH04100374A - カラーイメージセンサ及びその駆動方法

Info

Publication number: JPH04100374A
Application number: JP2217091A
Authority: JP
Inventors: Hiroyuki Miyake; 弘之三宅; Mamoru Nobue; 守信江
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1990-08-20
Filing date: 1990-08-20
Publication date: 1992-04-02
Anticipated expiration: 2015-07-17
Also published as: JP3067178B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像の読み取りを行なうイメージセンサに係り
、特に同一基板上に複数列の受光素子アレイを配置し、
各受光素子アレイ上にそれぞれ異なる色（例えば赤、緑
、青）のフィルタを配設してカラーの画像を読み取るこ
とができるイメージセンサの駆動方法に関する。

（従来の技術）同一基板上に複数列の受光素子アレイを配置した従来の
カラーイメージセンサは、例えば第１−４図の平面説明
図及び第１５図の断面説明図に示すように構成されてい
る。

すなわち、基板６０上に、主走査方向Ｘにライン状に配
列されるとともに副走査方向Ｙに４列に並べられた画素
電極６１ｇ、６１ｂ、６１ｃ、６１ｄ及びそれぞれの画
素電極から引き出された引き出し電極６２ａ、６２ｂ、
６２ｃ、６２ｄを形成している。外側２列の画素電極６
１ａ、６１ｄからの引き出し電極６２ａ、６２ｄは、そ
れぞれ反対方向へ引き出されるとともに、内側２列の画
素電極６１ｂ、６１ｃからの引き出し電極６２ｂ。

６２ｅは外側の画素電極６１ａ、６１．　ｄの間を通フ
てそれぞれ反対方向へ引き出されている。

画素電極６１上には、アモルファス半導体膜６３が一様
に形成され、さらにアモルファス半導体膜６３上に共通
透明電極６４が形成されている。

アモルファス半導体膜６３を画素電極６１と共通透明電
極６４とにより挟持した部分が光に感光する画素領域を
構成して受光素子を形成している。

共通透明電極６４上には、前記画素電極６１に対向する
位置に画像情報を色分離するカラーフィルタ６６ａ、６
６ｂ、６６ｃが配置されている。カラーフィルタ６６は
、各列で異なる色（画素電極６１、　ａ上に赤１画素電
極６１ｂ上に緑、画素電極６１ｃ上に青）が配置されて
いる。

前記冬用き出し電極６２の端部は、各受光素子アレイに
蓄積された電荷を抽出する駆動回路を構成するＩＣチッ
プ（図示せず）にワイヤボンディング（図示せず）を介
して接続されている。

受光素子アレイの駆動回路説明図を第１６図に示す。第
１６図において、７１　ａ、　７　ｌ　ｂ、　７１ｃ、
７１ｄはそれぞれ第１４図における画素領域（以下、そ
れぞれＲ（赤）画素領域、Ｇ（緑）画素領域、Ｂ（青）
画素領域、Ｗ（輝度）画素領域という）であり、それぞ
れ信号読み出し用のスイッチ７２ａ、７２ｂ、７２ｃ、
７２ｄを介して共通出力線７３ａ、７３ｂ、７３ｃ、７
３ｄに接続されている。各共通出力線７３ａ、７３ｂ、
７３ｃ、７３ｄはそれぞれＡ／Ｄ変換器７４ａ、７４ｂ
、７４ｃ、７４ｄに接続され、Ａ／Ｄ変換器７４ｂの出
力はｎ段の遅延レジスタ７５に接続され、Ａ／Ｄ変換器
７４ｃの出力は２ｎ段の遅延レジスタ７６に接続され、
Ａ／Ｄ変換器７４ｄの出力は３０段の遅延レジスタ７７
に接続されている（ｎは各色の画素領域の主走査方向に
おける画素数である）。

受光素子アレイ上に配置される原稿は、ローラ等の原稿
送り手段によって副走査方向に移動可能になっており、
読み取るべき原稿面上の画像を第１７図のように、画素
ｐＨ〜ｉｎ、、Ｐ２１〜２ｎ、　Ｐ３１〜３ｎ、・・・
・・・で表わす。画素ｐＨ−ＩｎがＷ画素領域７１ｄに
対応した位置にあるとき、スイッチ７２ｄが左側から順
次選択的にオン状態とされることにより、画素ｐＨ〜ｉ
ｎの輝度の情報が共通出力線７３ｄに電気信号として順
次現れ、これがＡ／Ｄ変換器７４ｄでディジタル値に変
換された後、遅延レジスタ７７に転送されて遅延レジス
タ７７の１−ｎ段目に蓄積される。

次に画素ｐＨ〜１ｎがＢ画素領域７１ｃに対応した位置
に移動すると、スイッチ７２ｃが左側から順次選択的に
オン状態とされることにより、画素ｐＨ〜１ｎの青色の
情報が共通出力線７３ｃに電気信号として順次現れ、こ
れがＡ／Ｄ変換器７４ｃでディジタル値に変換された後
、遅延レジスタ７６に転送されて遅延レジスタ７６の１
〜ｎ　段目１．：蓄積される。同様にして、Ｇ画素領域
７１ｂから画素ｐＨ−１ｎの緑色の情報が抽出され、遅
延レジスタ７５の１〜ｎ段目に蓄積される。更に、Ｒ画
素領域７１ａから画素ｐＨ〜１ｎの赤色の情報が抽出さ
れる。

遅延レジスタ７５．７６．７７は一定のクロックで転送
動作しているので、Ａ／Ｄ変換器７４ａから画素ｐＨ〜
１ｎの赤の信号が順次抽出されるとき、それに同期して
遅延レジスタ７５，７６．７７から同一画素の緑、青の
各色信号及び輝度信号が得られる。以下、他の画素Ｐ２
１〜Ｐ　２ｎ、　Ｐ　３１〜Ｐａｎ・・・・・・の情報
も同様にして読み取られる（特開昭６０−１．１３５７
３号公報参照）。

（発明が解決しようとする課題）しかしながら上記従来のカラーイメージセンサの構成に
よると、各受光素子アレイから電気信号を抽出するには
、それぞれ列毎に別個の駆動回路を必要とするため高価
になるという問題点があった。

また、中央２列の受光素子アレイを構成する画素電極６
１ｂ、６１ｃからの引き出し電極６２ｂ、６２ｃと、そ
の外側の受光素子アレイを構成する画素電極６１ａ、６
１．　ｄからの引き出し電極６２ａ、６２ｄとは、その
電極の配線部分の長さが異なるため配線容量が異なって
しまう。従って、同じ光量が各受光素子アレイ照射し各
受光素子で発生する電荷（Ｑ−ＣＶ）が同してあっても
、配線容量（Ｃ）が異なるため出力電圧（Ｖ）にバラツ
キが生じてしまうという問題点があった。

更に、各受光素子アレイを構成する画素電極６１ａ、６
１ｂ、６１　Ｃ％　６コｄからの引き出し電極６２ａ、
６２ｂ、６２ｃ、６２ｄが駆動回路となるそれぞれの駆
動用ＩＣにそれぞれワイヤーボンディング等で接続する
構成になっているため、ワイヤーボンディングの本数が
多くなり、信頼性に欠けるという問題点があった。

そこで、複数の受光素子を１ブロックとして複数ブロッ
クを主走査方向にライン状に配列して成る受光素子アレ
イを副走査方向に複数列並設した受光素子アレイ列と、
前記受光素子に接続し、前記受光素子で発生した電荷を
ブロック毎に転送する複数のスイッチング素子と、前記
スイッチング素子に接続し、前記転送された電荷を保持
する複数の配線と、前記配線に接続する共通信号線を介
して前記電荷を画像信号として出力する駆動用ＩＣとを
具備することを特徴とするイメージセンサが考えられて
いる。

このイメージセンサは、複数の受光素子を１ブロックと
して複数ブロックを主走査方向にライン状に配列した受
光素子アレイをイメージセンサの副走査方向に複数列並
設した受光素子アレイ列とし、各受光素子で発生した電
荷をブロック毎に転送するだめの複数のスイッチング素
子を受光素子に接続するように設け、スイッチング素子
にそれぞれ接続する配線は受光素子アレイの１ブロック
内の受光素子数に対応する本数の共通信号線に接続し、
ブロック毎に配線に転送された電荷を共通信号線を介し
て画像信号として出力する駆動用ＩＣを有するイメージ
センサの構成となっているので、ブロック中位に電荷を
共通信号線から順次読み出すことができるため、１個の
駆動用ＩＣで画像信号を出力することか可能であり、駆
動用ＩＣが１個で足りるためコスト高とならず、また１
個の駆動用ＩＣに共通信号線をワイヤーボンディング等
で接続するようにしているのでワイヤーボンディングの
本数を少なくてきて、イメージセンサの信頼性を向上さ
せることができ、更に受光素子で発生した電荷を配線に
転送して共通信号線から読み出すようにしているので、
出力電圧にバラツキか生じることが少なくするものであ
る。

そして、このイメージセンサの駆動方法は、複数の受光
素子を１ブロックとして複数ブロックを主走査方向にラ
イン状に配列して成る受光素子アレイを副走査方向に複
数列並設した受光素子アレイ列における各受光素子に接
続されたスイッチング素子を前記ブロック毎に選択的に
オンし、前記各受光素子に蓄積された電荷を前記ブロッ
ク毎に前記スイッチング素子に接続する複数の配線へ転
送し、前記配線に接続する共通信号線を介して電荷を画
像信号として出力する駆動用ＩＣにより前記転送された
電荷を時系列的に抽出し、前記受光素子アレイ列におけ
る一列の受光素子アレイの全ブロックの画像信号の出力
を行い、前記受光素子アレイ列における別列の受光素子
アレイの全ブロックの画像信号の出力を行うようにする
ものである。

しかしながら、上記イメージセンサの構成であると、受
光素子アレイ列の間に複数のスイッチング素子が形成さ
れることになるため、原稿に照射された反射光を各受光
素子アレイが受光して発生させた電荷をそのまま出力す
ることになれば、原稿を走査して読み取った位置と出力
位置との間の整合性を図ることかできないとの問題点が
あった。

本発明は上記実情に鑑みてなされたもので、複数列の受
光素子アレイからの出力結果と原稿読取り走査位置の整
合を図ることができるイメージセンサの駆動方法を提供
することを目的とする。

（課題を解決するための手段）上記従来例の問題点を解決するための請求項１記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記スイッチング素子にそれぞれ接続し、前記転送さ
れた電荷を保有する複数の配線と、前記配線に接続し、
前記電荷を時系列に出力する駆動用ＩＣと、前記出力結
果を記憶するメモリとを有するイメジセンサの駆動方法
において、前記受光素子で発生した電荷を前記受光素子
アレイの１走査についてブロック単位に前記スイッチン
グ素子をオンにして前記配線に転送し、前記駆動用ＩＣ
からブロック毎に順次時系列に出力する動作を複数の受
光素子アレイについて複数回行い、それぞれの出力結果
を前記メモリに記憶し、読取り走査位置が整合するよう
に前記複数の受光素子アレイの１走査分の出力を前記メ
モリから選択して読み出すことを特徴としている。

上記従来例の問題点を解決するための請求項２記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記スイッチング素子にそれぞれ接続し、前記転送さ
れた電荷を保有する複数の配線と、前記配線に接続し、
前記電荷を時系列に出力する駆動用ＩＣと、前記出力結
果を記憶するメモリとを有するイメージセンサの駆動方
法において、前記受光素子で発生した電荷を前記受光素
子アレイの１ブロックについて前記スイッチング素子を
オンにして前記配線に転送し、前記駆動用ＩＣから１ブ
ロック分の出力を行う動作を複数の受光素子アレイにつ
いて複数回行い、それぞれの出力結果を前記メモリに記
憶し、読取りブロック位置が整合するように前記複数の
受光素子アレイの各ブロック分の出力を前記メモリから
選択して読み出すことを特徴としている。

上記従来例の問題点を解決するための請求項３記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記各受光素子アレイ内のスイッチング素子を副走査
方向にブロック単位でそれぞれ接続し、副走査方向に対
応するブロック内のスイッチング素子と隣接するブロッ
ク内のスイッチング素子とをそれぞれ距離の近い順に接
続し、ブロック内のスイッチング素子から隣接する両方
のブロック内のスイッチング素子へは前記受光素子アレ
イ列の主走査方向に互いに反対側に位置するように接続
し、接続の距離の短い順に前記受光素子アレイ列に近い
順に配置し、前記転送された電荷を保有する複数の配線
と、前記配線に接続し、前記電荷を時系列に出力する駆
動用ＩＣと、前記出力結果を記憶するメモリとを有する
イメージセンサを、前記受光素子で発生した電荷を前記
受光素子アレイの１走査についてブロック単位に前記ス
イッチング素子をオンにして前記配線に転送し、前記駆
動用ＩＣからブロック毎に順次時系列に出力する動作を
複数の受光素子アレイについて複数回行い、それぞれの
出力結果を前記メモリに記憶し、読取り走査位置が整合
するように前記複数の受光素子アレイの１走査分の出力
を前記メモリから選択して読み出すことを特徴としてい
る。

上記従来例の問題点を解決するための請求項４記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記各受光素子アレイ内のスイッチング素子を副走査
方向にブロック単位でそれぞれ接続し、副走査方向に対
応するブロック内のスイッチング素子と隣接するブロッ
ク内のスイッチング素子とをそれぞれ距離の近い順に接
続し、ブロック内のスイッチング素子から隣接する両方
のブロック内のスイッチング素子へは前記受光素子アレ
イ列の主走査方向に互いに反対側に位置するように接続
し、接続の距離の短い順に前記受光素子アレイ列に近い
順に配置し、前記転送された電荷を保有する複数の配線
と、前記配線に接続し、前記電荷を時系列に出力する駆
動用ＩＣと、前記出力結果を記憶するメモリとを有する
イメージセンサを、前記受光素子で発生した電荷を前記
受光素子アレイの１ブロックについて前記スイッチング
素子をオンにして前記配線に転送し、前記駆動用ＩＣか
ら１ブロック分の出力を行う動作を複数の受光素子アレ
イについて複数回行い、それぞれの出力結果を前記メモ
リに記憶し、読取りブロック位置が整合するように前記
複数の受光素子アレイの各ブロック分の出力を前記メモ
リから選択して読み出すことを特徴としている。

（作用）請求項１記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発生
した電荷をブロック毎に転送するための複数のスイッチ
ング素子と、スイッチング素子にそれぞれ接続する配線
と、配線に転送された電荷を時系列に出力する駆動用Ｉ
Ｃと、出力結果を記憶するメモリとを有するイメージセ
ンサを、受光素子アレイの１走査についてブロック単位
にブロック内のスイッチング素子をオンして配線に電荷
を転送し、配線に転送された電荷を駆動用ＩＣからブロ
ック毎に順次時系列に出力してメモリに記憶し、他の複
数の受光素子アレイの１走査についても同様の動作を行
い、メモリに記憶された出力結果を読取り走査位置に整
合するように１走査分の出力をメモリから選択して出力
するイメージセンサの駆動方法としているので、各受光
素子アレイの読取り走査位置と出力結果の整合性を図る
ことができる。

請求項２記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発生
した電荷をブロック毎に転送するための複数のスイッチ
ング素子と、スイッチング素子にそれぞれ接続する配線
と、配線に転送された電荷を時系列に出力する駆動用Ｉ
Ｃと、出力結果を記憶するメモリとを有するイメージセ
ンサを、受光素子アレイの１ブロックについてブロック
内のスイッチング素子をオンして配線に電荷を転送し、
配線に転送された電荷を駆動用ＩＣから時系列に出力し
てメモリに記憶し、他の複数の受光素子アレイの１ブロ
ックについても同様の動作を行い、メモリに記憶された
出力結果を読取り走査位置に整合するように１ブロック
分の出力をメモリから選択して出力するイメージセンサ
の駆動方法としているので、各受光素子アレイの読取り
走査位置と出力結果の整合性を図ることができる。

請求項３記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発生
した電荷をブロック毎に転送するための複数のスイッチ
ング素子と、副走査方向のスイッチング素子にブロック
単位でそれぞれ接続し、副走査方向に対応するブロック
内のスイッチング素子と隣接するブロック内のスイッチ
ング素子とをそれぞれ距離の近い順に接続し、ブロック
内のスイッチング素子から隣接する両方のブロック内の
スイッチング素子へは受光素子アレイ列の主走査方向に
互いに反対側に位置するように接続し、接続距離の短い
順に受光素子アレイ列に近い順に配置する配線と、配線
に転送された電荷を時系列に出力する駆動用ＩＣと、出
力結果を記憶するメモリとを有するイメージセンサを、
受光素子アレイの１走査についてブロック単位にブロッ
ク内のスイッチング素子をオンして配線に電荷を転送し
、配線に転送された電荷を駆動用ＩＣからブロック毎に
順次時系列に出力してメモリに記憶し、他の複数の受光
素子アレイの１走査についても同様の動作を行い、メモ
リに記憶された出力結果を読取り走査位置に整合するよ
うに１走査分の出力をメモリから選択して出力するイメ
ージセンサの駆動方法としているので、各受光素子アレ
イの読取り走査位置と出力結果の整合性を図ることがで
きる。

請求項４記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発生
した電荷をプロ・ツク毎に転送するための複数のスイッ
チング素子と、副走査方向のスイッチング素子にブロッ
ク単位でそれぞれ接続し、副走査方向に対応するプロ・
ツク内のスイッチング素子と隣接するブロック内のスイ
ッチング素子とをそれぞれ距離の近い順に接続し、ブロ
ック内のスイッチング素子から隣接する両方のブロック
内のスイッチング素子へは受光素子アレイ列の主走査方
向に互いに反対側に位置するように接続し、接続距離の
短い順に受光素子アレイ列に近い順に配置する配線と、
配線に転送された電荷を時系列に出力する駆動用ＩＣと
、出力結果を記憶するメモリとを有するイメージセンサ
を、受光素子アレイの１ブロックについてブロック内の
スイッチング素子をオンして配線に電荷を転送し、配線
に転送された電荷を駆動用ＩＣから時系列に出力してメ
モリに記憶し、他の複数の受光素子アレイの１ブロック
についても同様の動作を行い、メモリに記憶された出力
結果を読取り走査位置に整合するように１ブロック分の
出力をメモリから選択して出力するイメージセンサの駆
動方法としているので、各受光素子アレイの読取り走査
位置と出力結果の整合性を図ることができる。

（実施例）本発明の一実施例について図面を参照しながら説明する
。

第１図に本実施例に係るカラーイメージセンサの等偏口
略図を示す。

第１図に示すように、このカラーイメージセンサは、ガ
ラス等の絶縁性の基板２１上に併設されたｎ個のサンド
イッチ型の受光素子（フォトダイオードＰ）１１．’を
１ブロックとし、このブロックをＮ個有してなる受光素
子アレイ１１（ＰＬ、１〜ＰＮ、ｎ）とし、この受光素
子アレイ１１を副走査方向に受光素子アレイ１１ａ、１
１ｂ、１１．　ｃと３本配置して受光素子アレイ列を形
成し、各受光素子１１′に接続された薄膜トランジスタ
（Ｔ１゜１−ＴＮ、ｎ）の電荷転送部１２と、マトリッ
ク状の多層配線の配線群１３と、電荷転送部１２から配
線群１３を介して設けられたブロック内の受光素子群毎
に対応するｎ本の共通信号線１４と、共通信号線１４が
接続する駆動用ＩＣｌ３内のアナログスイッチ（ＳＷＩ
〜５Ｗｎ）と、共通信号線１４に設けられた負荷容量（
Ｃ１〜Ｃｎ）とから構成されている。

そして、駆動用ＩＣｌ３からの出力線１７はＲＧＢ選択
回路］８に接続し、ＲＧＢ選択回路コ８はＲＧＢそれぞ
れの遅延バッファー１９Ｒ，１９Ｇ、１９Ｂに接続し、
遅延バッファー１９Ｒ，１９Ｇ、１．９Ｂは色補正回路
２０に接続され、色補正回路２０から各色毎の出力結果
が出力される構成となっている。

各受光素子１１″の一端は各受光素子アレイ列毎の共通
電極にはＶＢＩ、ＶＢ２、ＶＢ３の電圧が印加され、第
１列の受光素子アレイ１１ａに接続する電荷転送部１２
の薄膜トランジスタ（Ｔ　Ｐ　Ｔ）から導かれる配線は
、第２列、第３列の受光素子アレイｌｌｂ、ＩＩＣに接
続する薄膜トランジスタへ接続する構成となっており、
共通の配線としてマトリックス状の多層配線の配線群〕
３に接続し、受光素子アレイ１１のブロック内の受光素
子１１″の数の共通信号線１４に接続するものである。

また、受光素子アレイ１１間の薄膜トランジスタのゲー
ト電極はそれぞれブロック単位に接続され、ブロック毎
に三つのゲート端子ＧＲＩ−ＧＲＮ、　ＧＧＩ〜ＧＧＮ
、　ＧＢＩ−ＧＢＮが設けられている。

第２図に本実施例に係るカラーイメージセンサの受光素
子１１′部分、薄膜トランジスタ部分、それに配線群１
３の一部分の平面説明図を、第３図に本実施例に係るカ
ラーイメージセンサの断面説明図を示し、各構成部分を
説明する。

受光素子１１′は、第３図の断面説明図に示すように、
ガラス等の基板２１上に下部の共通電極となるクロム（
Ｃｒ）等による帯状の金属電極２２と、各受光素子】１
′毎に分割形成された水素化アモルファスシリコン（ａ
−５ｉ：Ｈ）から成る光導電層２３と、同様に分割形成
された酸化インジウム・スズ（ＩＴＯ）から成る上部の
透明電極２４とが順次積層するサンドイッチ型を構成Ｉ
７ている。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の上に光導電層２３が離散的に
分割して形成され、上部の透明電極２４も同様に離散的
に分割して個別電極となるよう形成されることにより、
光導電層２３を金属電極２２と透明電極２４とて挟んだ
部分が各受光素子１１′を構成し、その集まりが受光素
子アレイ１１を形成している。

そして、この受光素子アレイ１１を副走査方向に３本配
置して受光素子アレイ列が形成される。

透明電極２４上の位置には、画像情報を色分離するカラ
ーフィルタ（図示せず）が配置されている。

カラーフィルタは、各受光素子アレイ１１で異なる色（
例えば、受光素子１１″ａ上に赤、受光素子１１″ｂ上
に緑、受光素子１１′Ｃ上に青）が配置されている。

また、離散的に分割形成されたそれぞれの透明電極２４
の一端にはアルミニウム等の配線３０ｇの一方が接続さ
れ、その配線３０ａの他方が電荷転送部１２の薄膜トラ
ンジスタＴｉ、ｊ　（ｉ＝ｌ〜Ｎ、ｊ＝１”−ｎ）のド
レイン電極４１に接続されている。また、受光素子コ、
１′において、水素化アモルファスシリコンの代わりに
、ＣｄＳｅ　（カドミウムセレン）等を光導電層とする
ことも可能である。このように、光導電層２３と透明電
極２４を個別化したのは、ａ−Ｓｉ：Ｈの光導電層２３
が共通層であると、その共通層のために隣接する電極間
の干渉が起こるので、この干渉を少なくするためである
。

更に、受光素子１１″の光導電層２３にａ−５ｉ：Ｈ，
ｐ−１−ｎを用いてもよいし、ａ−３ｉ（、ａ−５ｉＧ
ｅを用いてもよい。また、上記受光素子１１′はフォト
ダイオードであるが、フォトコンダクタ、フォトトラン
ジスタであっても構わない。

また、電荷転送部１２を構成する薄膜トランジスタＴｉ
、ｊは、前記基板２１上にゲート電極２５としてのクロ
ム（Ｃｒ　１）層、ゲート絶縁層２６としての窒化シリ
コン膜、半導体活性層２７としての水素化アモルファス
シリコン（ａ−３ｉ：Ｈ）層、ゲート電極２５に対向す
るように設けられたトップ絶縁層２９としての窒化シリ
コン膜、オミックコンタクト層２８としてのｎ上水素化
アモルファスシリコン（ｎ”　ａ−５ｉ　：　Ｈ）層、
ドレイン電極４１とソース電極４２としてクロム（Ｃｒ
２）層を順次積層し、その上にポリイミド等の絶縁層を
介してアルミニウム層３０の配線が接続する逆スタガ構
造のトランジスタである。

ここで、オーミックコンタクト層２８は、ドレイン電極
４１に接触する部分２８ａ層とソース電極４２に接触す
る部分２８ｂ層とに分離されて形成され、その上のクロ
ム（Ｃｒ　２）層もドレイン電極４１とソース電極４２
とに分離して形成されている。そして、ドレイン電極４
１には受光素子１１′の透明電極２４からの配線３０ｇ
が接続され、ソース電極４２には配線群１３のアルミニ
ウムの配線３０ｂが接続されている構成となっている。

また、上記半導体活性層２７としてｐｏｌｙ−５ｉ等の
別の材料を用いても同様の効果が得られる。

次に、マトリックス状の多層配線の配線群１３及び負荷
容量０１〜Ｃｎの構成を説明する。

多層配線の配線群１３の構成は、下部の縦配線３１をク
ロム層で、上部の横配線３２をアルミニウム層で形成さ
れ、縦配線３１と横配線３２の間に窒化シリコンから成
る第１の絶縁層３３とポリイミドから成る第２の絶縁層
３４を介して、配線層がマトリックス状に配置されてい
る。第２の絶縁層は更に二層にて形成する。絶縁層を多
層にしたのは、配線交差部でのクロストークを低減させ
るためである。そして、上下配線の接続部分は、コンタ
クトホール３５で接続されている。また、平行に配列さ
れた配線の間にアース線を配置することで、隣接する配
線間におけるクロストークの発生を防止することもでき
る。

負荷容量ＣＩ−Ｃｎの構成は、負荷容量の下部電極３１
ａとなる個別電極を配線群１３の一部を構成する縦配線
３１の延長線上に縦配線３１と一体にクロムで離散的に
形成し、その上に配線群１３の第１の絶縁層３３の窒化
シリコンと第２の絶縁層３４のポリイミドを延長して絶
縁層を形成する。但し、ここでは第２の絶縁層３４は一
層のみで形成することとする。そして、絶縁層３４上に
配線群１３のの上部の横配線３２と同時にアルミニウム
で帯状の負荷容量Ｃ１〜Ｃｎの上部電極３６部分を形成
する。

上記の下部配線３１と負荷容量Ｃ１〜Ｃｎの下部部分の
個別電極３１ａは、同一のフォトリソ工程で作成され、
また上部配線３２と負荷容量の上部部分の共通電極３６
も同一のフォトリソ工程で作成されるものである。この
ようにして作成された配線群１３と負荷容量の上には保
護膜が形成される。

ｎ本の共通信号線１４は、配線群］３の横の配線３２の
一部から構成され、負荷容量ＣＩ　−Ｃｎを途中に設置
して駆動用ＩＣｌ３内のアナログスイッチ５ＷＩ−５Ｗ
ｎに接続するよう構成されている。１〜［ｌの共通信号
線１４は、例えば、受光素子アレイ１１．　ａにおいて
はブロック単位の受光素子Ｐｌ、１〜円、ｎ、、ｒ’２
．１−Ｐ２．ｎ、−＝、ＰＮ、１〜ＰＮ、ｎのそれぞれ
の電荷を読み出すための共通の信号線としての役割を果
たすもので、受光素子アレイ１１ｂ、１１Ｃにおいても
同様の共通の信号線となっている。そして負荷容量０１
〜Ｃｎに蓄積された電荷によって共通信号線１４の電位
が変化し、この電位値をアナログスイッチＳＷｎの動作
により出力線１７（第１図）に抽出するようになってい
る。

ＲＧＢ選択回路１８は、出力線１７から出力された結果
が入力され、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の出力結果
毎に分離する回路である。遅延バッファー１９Ｒ，１９
Ｇ、１９Ｂは、ＲＧＢそれぞれに対応した記憶装置（メ
モリ）となっており、ＲＧＢ選択回路１８からの出力結
果を一時的に記憶し、原稿読取りの走査位置に整合する
ように各色の出力結果を遅延させてパラレルに出力する
ものである。また、色補正回路２０は、遅延バッファー
］、９Ｒ，１９Ｇ　、１９Ｂからパラレルに出力される
各色の出力結果について、そのバランスを調整する補正
回路となっており、更にＲＧＢ毎にパラレルに出力する
ものである。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が各受光素子アレイ列の受光素子１１、’（Ｐ）に照射
し、原稿の濃淡及び色彩に応じた電荷を発生させ、受光
素子１１′の寄生容量等に蓄積される。各受光素子アレ
イｌｌａ、１１ｂ、ｌｌｃには、特定の色（赤、緑、青
）の波長のみを通過させるフィルターが設けられている
ため、第１の受光素子アレイｌｌａでは赤色に反応して
電荷を発生し、第２の受光素子アレイｌｌｂでは緑色に
反応して電荷を発生し、第３の受光素子アレイｌｌｃで
は青色に反応して電荷を発生させるようになっている。

ゲートパルス発生回路（図示せず）からのゲートパルス
φＧに基づきＴＰＴがオンの状態になると、フォトダイ
オードＰと共通信号線１４側を接続し、寄生容量等に蓄
積された電荷を負荷容量ＣＩ−Ｃｎに転送蓄積される。

具体的には、第１の受光素子アレイ（赤色対応）１１ａ
における第１ブロックのフォトダイオードＰ１，１〜Ｐ
　１．ｎに電荷が発生した場合、ゲートパルス発生回路
からゲトバルスφＧＲＩが印加されると、ＴＦＴのＴｌ
。

１−Ｔ１．ｎがオンの状態になり、ＰＩ、ｌ　−Ｐｉ、
ｎに発生した電荷がマトリックス状の多層配線の配線群
１３を経由して、負荷容量Ｃ１〜Ｃｎに転送蓄積される
。この後、ＴＰＴのＴ１．１〜Ｔ　１．ｎがオフの状態
になる。上記の場合、フォトダイオドＰの寄生容量に比
べ、負荷容量の方が１００倍以上大きいので、フォトダ
イオードＰのリセットは不要となる。

次に、タイミング発生回路（図示せず）は、駆動用ＩＣ
ｌ３の読み出し用のスイッチｓｗｉ　−５Ｗｎに読み出
しスイッチング信号φｓ１〜φｓｎを順次印加するとと
もに、これに１タイミングずつ遅れて駆動用ＩＣｌ３の
リセット用スイッチング素子Ｒ８１〜Ｒ５ｎにリセット
スイッチング信号φＲ１〜φＲｎを順次印加する。これ
により、負荷容量にＣＩ−Ｃｎに蓄積されている電荷は
画像信号として出力線１．７から出力（Ｔ　ｏｕｔ）さ
れる。そして次のブロックのフォトダイオードＰに発生
している電荷の転送が行われる。第１の受光素子アレイ
（赤色対応）１１ａの読み取りが終了すると、上記同様
に、第２の受光素子アレイ（緑色対応）１１ｂの読み取
りを行い、そして、第３の受光素子アレイ（青色対応）
１１Ｃの読み取りを行う。

次に、読み取られた第１〜第３の受光素子アレイ１．１
　ａ〜ｌｌｃの画像信号（画像データ）を１本の共通の
出力線１７からＲＧＢ選択回路１８に出力し、ＲＧＢ選
択回路１８で赤、緑、青の各色の画像データに分離し、
遅延バッファー１９Ｒ１１９Ｇ、１９Ｂに各色の画像デ
ータ毎に記憶され、原稿読取りの走査位置と画像データ
が整合するように制御されて遅延バッファー１９Ｒ，１
９Ｇ。

１９Ｂからパラレルに出力される。そして、パラレルに
出力された画像データについて、各色のバランスの調整
を色補正回路２０で行い、各色の画像データをパラレル
に出力する。

更に、遅延バッファー１９Ｒ１１９Ｇ、１９Ｂにおける
原稿読取りの走査位置と画像データとの整合の制御処理
について、具体的に、第４図の受光素子、電荷転送部及
び配線群の一部の概略説明図と、第５図の読取り順位を
表す図と、第６図の出力線から出力される順位を表す図
と、第７図の遅延バッファーに記憶される状態を表す図
とを使って、説明する。

受光素子と電荷転送部の構成は、第４図に示すように、
受光素子アレイ１１ａと受光素子アレイ１１ｂの間及び
受光素子アレイ１１ｂと受光素子アレイｌｌｃの間には
、電荷転送部１２の薄膜トランジスタが形成されている
ために、約１走査分の空きエリアが形成される。そのた
め、例えば、受光素子アレイｌｌａが第１走査目を読む
時には、受光素子アレイｌｌｂが第３走査目を読むこと
になり、また受光素子アレイ１１Ｃが第５走査目を読む
ことになってしまう。

そのため、第５図に示すように、受光素子アレイ１１ｃ
が第１走査目を読むためには、受光素子アレイｌｌＢは
４走査分（Ｒ−４，Ｒ−３，Ｒ−２，Ｒ−１）の空読み
をしなければならず、受光素子アレイ１１ｂは２走査分
（Ｇ−２，Ｇ−１）の空読みをしなければならない。ま
た、受光素子アレイｌｌａが第Ｎ走査目を読むためには
、受光素子アレイ１１ｂは２走査分（Ｇ　Ｎ＋２．０　
Ｎ＋１）の空読みをしなければならず、受光素子アレイ
１１．　ｃは４走査分（Ｂ　Ｎ＋２．　Ｂ　Ｎ＋２．　
Ｂ　Ｎ＋２．　Ｂ　Ｎｉ１）の空読みをしなければなら
ない。

本実施例のイメージセンサにおいて、受光素子アレイｌ
ｌａ、ｌｌｂ、ｌｌｃの走査の順に原稿を読み取った場
合に、出力線１７から出力される各色の１走査の画像デ
ータの順位は、第６図に示すようになる。つまり、原稿
の第１走査目に対して４走査分前の空読み走査を受光素
子アレイ１１ａが読み取って出力線１７からＲ−４とし
て出力し、次に２走査分前の空読み走査を受光素子アレ
イ１１ｂが読み取って出力線１７からＧ−２として出力
し、次に原稿の第１走査目を受光素子アレイ１１Ｃが読
み取って出力線１７から８１として出力する。そして、
原稿の第Ｎ走査目を受光素子アレイ１１ａが読み取って
出力線１７からＲＮとして出力し、次に原稿の第Ｎ走査
目に対して２走査分後の空読み走査を受光素子アレイ１
１ｂが読み取って出力線１７からＧ　Ｎ＋２として出力
し、次に４走査分後の空読み走査を受光素子アレイ１．
１　ｃが読み取って出力線１７からＢ　Ｎ＋４として出
力する。

このように出力線１７から出力された画像ブタは、ＲＧ
Ｂ選択回路１８にて各色毎に分離されて、ＲＧＢそれぞ
れの遅延バッファー１９Ｒ，１９に、１９Ｂに記憶され
る。遅延バッファー１９Ｒ，１９Ｇ、１９Ｂに画像デー
タが記憶される状態を表しているのが第７図である。遅
延バッファー１９Ｒにおいては、バッファー先頭に４走
査分不要な画像データを保持しており、遅延バッファー
１９Ｇにおいては、バッファー先頭に２走査分不要な画
像データを保持している。そこで、遅延バッファー１９
Ｈにおいては、先頭から４走査分遅れて出力するように
し、遅延バッファー１９Ｇにおいては、先頭から２走査
分遅れて出力するようにし、更に遅延バッファー１９Ｇ
においては、末尾から２走査分を出力しないようにし、
遅延バッファー１９Ｂにおいては、末尾から４走査分を
出力しないようにする。これによって、各色の画像デー
タと原稿読取りの走査位置とを揃えて出力することがで
きる。

本実施例のカラーイメージセンサによれば、受光素子１
１′に発生した電荷をブロック単位に共通信号線１４か
ら順次読み出すことかできるため、１個の駆動用ＩＣｌ
３で画像信号を出力することが可能であり、駆動用ＩＣ
が１個で足りるためコスト高とならない効果があり、ま
た１個の駆動用ＩＣｌ３に共通信号線１４をワイヤーボ
ンディング等で接続するようにしているのでワイヤーボ
ンディングの本数を少なくできて、イメージセンサの信
頼性を向上させることができる効果があり、更に受光素
子１１″で発生した電荷を負荷容量０１〜Ｃｎに転送し
て共通信号線１４から読み出すようにしているので、出
力電圧にバラツキが生じることが少ないとの効果がある
。

また、本実施例のカラーイメージセンサの駆動方法によ
れば、受光素子アレイｌｌａ、ｌｌｂ。

】、１Ｃで読み取った画像信号（画像データ）を遅延バ
ッファー１９Ｒ，１９Ｇ、１９Ｂに記憶し、遅延バッフ
ァー１９Ｒにおいて４走査分遅らせて画像データを出力
し、遅延バッファー１９Ｇにおいて２走査分遅らせて画
像データを出力するようにしているので、受光素子アレ
イ１１ａ、１１ｂ１１１ｃで読み取った走査位置を揃え
てパラレルに出力することかできる効果がある。

本実施例のイメージセンサの駆動方法においては、１走
査毎に１走査分を読み取って、遅延バッファーに各色毎
に記憶し、遅延バッファーで１走査分の出力タイミング
を制御して、画像データと原稿の読取り走査位置との整
合性を図るようにしていたが、別の実施例として、各受
光素子アレイのブロック単位に遅延バッファーに記憶し
、ブロック単位に出力データを制御して、出力データと
原稿の読取り走査位置との整合性を図るようにする駆動
方法も考えられる。

具体的には、第１列の受光素子アレイ１ｌａ（赤）の第
１ブロックの受光素子１１′で発生した電荷を電荷転送
部１２のスイッチング素子をオンにして、共通信号線１
４に転送し、共通信号線１４の電位を駆動用ＩＣで読み
取って出力線１７に出力し、ＲＧＢ選択回路１８を経由
して遅延バッファー１９Ｈに記憶し、次に第２列の受光
素子アレイ１１ｂ（緑）の第１ブロックについても同様
の処理を行い、次に第３列の受光素子アレイＩＩＣ（青
）の第１ブロックについても同様の処理を行い、この動
作を第１ブロックから第Ｎブロックまで行うようにし、
そして原稿を移動させて次の走査位置についても第１ブ
ロックから第Ｎブロックまでの読取り記憶処理を行う。

但し、受光素子アレイ１１ａと受光素子アレイ１１ｂと
の間及び受光素子アレイ１１．　ｂと受光素子アレイ１
１Ｃとの間には約１走査分の空きエリアが存在するため
、受光素子アレイｌｌａか第１走査目の第１ブロックを
読む時に、受光素子アレイｌｌｂは第３走査目の第１ブ
ロックを読むことになり、受光素子アレイ１１ｃは第５
走査目の第１ブロックを読むことになる。

従って、受光素子アレイ１　］、　ａにおいては、４走
査分の空読みを第１ブロック〜第Ｎブロックまで行い、
受光素子アレイ１１ｂにおいては、２走査分の空読みを
第１ブロック〜第Ｎブロックまで行い、遅延バッファー
１９１？においてバッファー先頭から４走査分の第１ブ
ロック〜第Ｎブロックまでの出力データを遅延させ、遅
延バッファー１９Ｇにおいてバッファー先頭から２走査
分の第１ブロック〜第Ｎブロックまでの出力データを遅
延させるようにし、更に遅延バッファー１．９Ｇにおい
てはバッファー末尾から２走査分を出力ｌ〜ないように
し、遅延バッファー１９Ｂにおいてはバッファー末尾か
ら２走査分を出力しないようにすれば、…カデータと原
稿の読取り走査位置との整合性を図ることができる。そ
して、色補正回路２０で出力データの色のバランスを調
整し、ブロック単位でパラレルに出力するものである。

また、上記本実施例と別の実施例に示した２つのイメー
ジセンサの駆動方法は、以下に説明する別の実施例のイ
メージセンサにも応用できる。

このイメージセンサは、複数の受光素子を１ブロックと
して複数ブロックを主走査方向にライン状に配列して成
る受光素子アレイを副走査方向に複数列並設した受光素
子アレイ列と、前記受光素子で発生した電荷をブロック
毎に転送する複数のスイッチング素子と、前記電荷を画
像信号として出力する駆動用ＩＣとを有するイメージセ
ンサにおいて、前記１列の受光素子アレイのスイッチン
グ素子と別列の受光素子アレイのスイッチング素子とを
ブロック単位に副走査方向に対応するよう接続して共通
の配線とし、前記受光素子アレイ列の副走査方向に対応
するブロック内のスイッチング素子を接続する前記共通
の配線と隣接するブロック内のスイッチング素子を接続
する前記共通の配線とをそれぞれ距離の近い順に配線で
接続し、前記受光素子アレイ列におけるブロック内のス
イッチング素子に接続する前記共通の配線から隣接する
両方のブロック内のスイッチング素子に接続する前記共
通の配線への配線の接続は前記受光素子アレイ列の主走
査方向に対して互いに反対側に位置するように接続し、
前記接続された配線の長さの短い順に前記配線を前記受
光素子アレイ列に近い順で配置したことを特徴としてい
る。

次に、上記カラーイメージセンサの等缶口略図を第８図
に示し、その構成を説明する。第１図と同様の構成をと
る部分については同一の符号を使って説明する。

第８図に示すように、このカラーイメージセンサは、ガ
ラス等の絶縁性の基板上に併設されたｎ個のサンドイッ
チ型の受光素子（フォトダイオドＰ）１１’を１ブロッ
クとし、このブロックをＮ個有してなる受光素子アレイ
１１．（ＰＩ、１〜ＰＮ、ｎ）とし、この受光素子アレ
イ１１を副走査方向に受光素子アレイｌｌａ、１１．ｂ
、１１Ｃと３本配置して受光素子アレイ列を形成し、受
光素子アレイ１１ａには赤（Ｒ）色光を透過させるフィ
ルタが設けられ、受光素子アレイ１１ｂには緑（Ｇ）色
光を透過させるフィルタが設けられ、受光素子アレイｌ
ｌｃには青（Ｂ）色光を透過させるフィルタが設けられ
、各受光素子１１″に接続された薄膜トランジスタ（Ｔ
ｌ、１−ＴＮ、ｎ）の電荷転送部１２と、隣接するブロ
ック内の電荷転送部１２相互を接続する配線群１３と、
電荷転送部１２から配線群１３を介してブロック内の受
光素子群毎に対応するｎ本の共通信号線１４と、共通信
号線１４が接続する駆動用ＩＣｌ３と、駆動用ＩＣｌ３
内でｎ本の共通信号線１４の電位を出力線１７（ＣＯＭ
）に時系列的に抽出するためのアナログスイッチ（ＳＷ
Ｉ〜５Ｗｎ）とから構成されている。

各受光素子１１′の一端は各受光素子アレイ毎の共通電
極からＶＢＩ、ＶＢ２、ＶＢ３の電圧が印加され、第１
列の受光素子アレイｌｌａの各受光素子１１′に接続す
る電荷転送部１２の薄膜トランジスタ（Ｔ　Ｐ　Ｔ）か
ら導かれる配線は、第２列、第３列の受光素子アレイｌ
ｌｂ、ｌｌｃに接続する薄膜トランジスタへ接続する構
成となっており、共通の配線として配線群１３に接続し
、受光素子アレイ１１のブロック内の受光素子１１′の
数の共通信号線１４に接続するものである。また、受光
素子アレイ１１間の薄膜トランジスタのゲート電極はそ
れぞれブロック単位に接続され、ブロック毎にゲート端
子が設けられ、３列の受光素子アレイ１１　ａ　ｓ　１
１　ｂ　−１１ｃに対応してゲート端子ＧＲＩ−ＧＲＮ
、　ＧＧＩ−ＧＧＮ、　ＧＢＩ−ＧＢＮが設けられてい
る。

第９図にカラーイメージセンサの受光素子１１′部分、
薄膜トランジスタ部分、それに配線群１３の一部分の平
面説明図を示し、各構成部分を説明する。尚、第２図と
同様の構成をとる部分については、同一の符号を付して
説明する。

受光素子１１′の構成及び電荷転送部１２を構成する薄
膜トランジスタ＜Ｔｉ、ｊ＞の構成は、第１図〜第３図
のイメージセンサにおいて説明したものと同様である。

ここで、第１列の受光素子アレイｌｌａの各受光素子１
１′に接続する電荷転送部１２の薄膜トランジスタと、
第２列の受光素子アレイ１１ｂにおける薄膜トランジス
タと、それに第３列の受光素子アレイ１１Ｃにおける薄
膜トランジスタとの間の接続関係について第９図を使っ
て説明すると、第１列〜第３列の受光素子アレイ１１　
ａ〜ｌｌｃ内の電荷転送部１２の薄膜トランジスタのソ
ース電極４２は、ブロック単位に副走査方向に対応する
ように、それぞれ共通信号線１４となるアルミニウムの
配線３０ｂで接続されている。つまり、共通信号線１４
が薄膜トランジスタのソース電極４２に接続しながら通
過していく形となっている。

第８図のイメージセンサにおける配線群１３の構成を、
第８図から第１０図を参照しながら詳細に説明する。

配線群１３の構成は、例えば第８図に示すように、第１
ブロックの下側に位置する駆動用ＩＣｌ５ａから共通信
号線１４（信号線１′〜ｎ′）が導き出され、当該信号
線１′〜ｎ′には途中受光素子アレイ１ｌ−ａｓ　ｌｌ
ｂ、１．１ｃのそれぞれの第１ブロックの薄膜トランジ
スタ７１．１−ＴＩ、ｎのソース電極４２がそれぞれ接
続し、第９図の受光素子と薄膜トランジスタ、それに配
線群の一部の平面説明図に示すように、受光素子１１′
と隣接する受光素子１−１′の間をポリイミド等の絶縁
層の上をアルミニウム（Ａｌ）の金属配線で信号線１′
〜ｎ′を通過させ、受光素子アレイ列の上側を第２ブロ
ック方向に信号線１′〜ｎ′が延び、更に再び受光素子
１１′と隣接する受光素子１１′の間をポリイミド等の
絶縁層の上をＡＩの金属配線で信号線１′〜ｎ′を通過
させ、途中受光素子アレイｌｌａ、ｌｌｂ、１１ｃのそ
れぞれの第２ブロックの薄膜トランジスタＴ２．ｎ−７
２，１のソース電極４２がそれぞれ接続するようになっ
ている。

具体的には、信号線１′には受光素子アレイ１１ｃ、ｌ
ｌｂ、ｌｌａの第１ブロックの薄膜トランジスタＴ１，
１のソース電極４２がそれぞれ接続し、そして受光素子
アレイｌｌａ、１．１ｂ、］−１Ｃの第２ブロックの薄
膜トランジスタＴ２．ｎのソース電極４２がそれぞれ接
続し、また信号線２′には受光素子アレイ１．１　ｃ　
ｓ　１１　ｂ　−１１ａの第１ブロックの薄膜トランジ
スタＴＩ、２のソース電極４２がそれぞれ接続し、受光
素子アレイ１１８１１１ｂ、ｌｌｃの第２ブロックの薄
膜トランジスタＴ２．ｎ−１のソース電極４２がそれぞ
れ接続するように、隣接するブロックにおいて遠い順に
薄膜トランジスタＴのソース電極４２同士が信号線を経
由して接続し、そして信号線ｎ′には受光素子アレイｌ
ｌｃ、ｌｌｂ、ｌｌａの第１ブロックの薄膜トランジス
タＴＩ、ｎのソース電極４２がそれぞれ接続し、受光素
子アレイｌｌａ、１１．　ｂ、１１ｃの第２ブロックの
薄膜トランジスタＴ２，１のソース電極４２がそれぞれ
接続することとなる。

逆に言えば、隣接するブロック間において距離の近い薄
膜トランジスタＴのソース電極４２同士が信号線で順次
接続されるようにする。

この場合、第１０図の配線群の概略図に示すように、第
１ブロックと第２ブロックの間を接続した信号線の配線
は、その距離が短い順に受光素子アレイ列に沿って（主
走査方向に）、受光素子アレイ列に近づけて受光素子ア
レイｌ１ｇの上側に配置するようにする。具体的に説明
すると、最も短い信号線ｎ′が受光素子アレイｌｌａに
最も近くに配置され、次に信号線ｎＩ　　　１が受光素
子アレイｌｌａに２番目に近く配置され、このようにし
て最も長い信号線１′が配線群］３の内で一番外側に配
置されることになる。以上のような構成になっているの
で、第１ブロックと第２ブロックの間には信号線同士が
交差することがなく、クロストークの心配がない。

次に、第２ブロックと第３ブロックとの間の配線群１３
の具体的構成を説明する。受光素子アレイ列の第２ブロ
ックの薄膜トランジスタＴ２，１〜Ｔ　２．ｎのそれぞ
れのソース電極４２と、受光素子アレイ列の第３ブロッ
クの薄膜トランジスタＴ３゜ｎ−Ｔ：１１．ｌのそれぞ
れのソース電極４２とは受光素子アレイ列の下側に配置
された信号線ｎ　〜１′によってそれぞれ接続されてい
る。具体的には、信号線ｎ′には受光素子アレイ１１．
ａ、ｌｌｂ、］−１ｃの第２ブロックの薄膜トランジス
タＴ２，１のソース電極４２がそれぞれ接続し、受光素
子アレイＩｌｃ、１ｌｂｓ　　ｌｌａの第３プロ、ツク
の薄膜トランジスタＴ　３．ｎのソース電極４２がそれ
ぞれ接続し、また信号線ｎ′−１には受光素子アレイ１
１．ａ、ｌｌｂ、１．１　ｃの第２ブロックの薄膜トラ
ンジスタＴ２．２のソース電極４２がそれぞれ接続し、
受光素子アレイ１１．　ａ、ｌｌｂ、ＩＩＣの第３ブロ
ックの薄膜トランジスタＴ３．ｎ−１のソース電極４２
かそれぞれ接続する。このように隣接するブロックにお
いて遠い順に薄膜トランジスタＴのソース電極４２同士
を信号線で接続し、そして受光素子アレイ１１．　Ｃ１
１ｌｂ、１１ａの第２ブロックの薄膜トランジスタＴ２
．ｎのソース電極４２と受光素子アレイ１１ａ、１１　
ｂ、１１Ｃの第３ブロックの薄膜！・ランジスタＴ３．
１のソース電極４２とは信号線１′によってそれぞれ接
続されることになる。逆に言えば、隣接するブロック間
において距離の近い薄膜トランジスタＴのソース電極４
２同士を信号線で順次接続されるようにする。

この場合、第１０図に示すように、第２ブロックと第３
ブロックの間を接続した信号線の配線は、その距離が短
い順に受光素子アレイ列に沿って（主走査方向に）、受
光素子アレイ列に近づけて受光素子アレイ１１Ｃの下側
に配置するようにする。具体的に説明すると、最も短い
信号線１′が受光素子アレイ１１Ｃに最も近くに配置さ
れ、次に信号線２′が受光素子アレイ１１Ｃに２番目に
近く配置され、このようにして最も長い信号線ｎ′が配
線群１３の内で一番外側に配置されることになる。以上
のような構成になっているので、第２ブロックと第３ブ
ロックの間には信号線同士が交差することがなく、クロ
ストークの心配がない。

全体の様子を第１０図の概略図を示すと、奇数ブロック
から偶数ブロックへと配線群１３の信号線で接続する場
合は、受光素子アレイ１１　ａの上側に配置され、偶数
ブロックから奇数ブロックへと配線群１３の信号線で接
続する場合は、受光素子アレイｌｌｃの下側に配置され
る。そのため、奇数ブロックから偶数ブロックへの配線
群１３と偶数ブロックから奇数ブロックへの配線群１３
とが交差することがなく、クロストークの心配がない。

本実施例においては、第Ｎブロックを偶数ブロックであ
るとすると、第１ブロックの下側に駆動用ＩＣ１５ａを
設けたのと同様に、偶数ブロックの第Ｎブロックの下側
に駆動用ＩＣ１５ｂを設ける。ここで、駆動用ＩＣ１５
ａ内のアナログスイッチＳ　Ｗｌ　−Ｓ　Ｗｎには、信
号線１′〜ｎ′の順で接続されでいる。そして、第Ｎブ
ロックの薄膜トランジスタＴＮ、ｌ〜ＴＮ、ｎのソース
電極４２がそれぞれ接続する信号線は駆動用ＩＣ１５ｂ
に接続されるが、駆動用ＩＣ１５ｂ内のアナログスイッ
チ５ＷＩ−５Ｗｎには、駆動用ＩＣ１５ａから続いてい
る信号線が信号線ｎ　〜１′の順でそれぞれ接続される
ことになる。

駆動用ＩＣ１５ａ、１５ｂ内のアナログスイッチＳ　Ｗ
ｌ　＝　Ｓ　Ｗｎに接続される０本の共通信号線１４は
、配線群１３から引き出され、この配線群１３の信号線
の配線中に蓄積された電荷によって共通信号線１４の電
位が変化し、この電位値をアナログスイッチの動作によ
り出力線１７（ＣＯＭｌ、２）に抽出するようになって
いる。ここで、駆動用ＩＣ１５ａ、１５ｂにおいては、
アナログスイッチＳＷ１〜ＳＷｎの順で信号線の電位値
を読み出すこととなっている。

受光素子アレイ］１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰ）に照射し、原稿の濃
淡に応じた電荷を発生させ、受光素子１１′の寄生容量
等に蓄積される。ゲートパルス発生回路（図示せず）か
らゲート信号線Ｇを経由して伝達されたゲートパルスφ
Ｇに基づき薄膜トランジスタＴがオンの状態になると、
フォトダイオードＰと共通信号線１４側を接続して受光
素子１１′の寄生容量等に蓄積された電荷を配線群１３
の配線容量に転送蓄積される。

具体的に受光素子アレイｌｌａの第１ブロックのフォト
ダイオードＰ１，１〜Ｐ　１．ｎに電荷が発生した場合
について説明すると、ゲートパルス発生回路からゲート
パルスφＧＲＩが印加されると、受光素子アレイ１．１
　ａの第１ブロック内の薄膜トランジスタＴＩ、１　＝
ＴＩ、ｎがオンの状態になり、受光素子アレイ１１ａの
フォトダイオードＰｉ、１〜Ｐｉ、ｎに発生した電荷が
共通信号線１４全般に均一に分散して転送蓄積される。

つまり、フォトダイオードＰｉ、１の電荷は信号線１′
全般の配線容量へ、フォトダイオードＰ１．２の電荷は
信号線２′全般の配線容量へ、そしてフォトダイオード
Ｐ１、ｎの電荷は信号線ｎ′全全般配線容量へと転送蓄
積される。

そして、配線容量へ転送蓄積された電荷によって共通信
号線］、４の電位が変化し、これを駆動用ＩＣｌ３で読
み出し、このようにして、受光素子アレイｌｌａの第２
〜ＭＮブロックの電荷の転送、読み出しを行い、次に受
光素子アレイ１１ｂ、】１ｃの出力を行うことになる。

次に、第８図と第１０図に示す実施例では２個の駆動用
ＩＣ１，５ａ、１５ｂを設けているため、２個の駆動用
ＩＣ１５ａ、１５ｂ相互の動作関係を説明する。

２個の駆動用ＩＣ１５ａ、１５ｂは、第１１図に示すよ
うにそれぞれ接続されていて、駆動用ＩＣ１５ａには外
部より配線容量に生じる電位の読み出しを開始するスタ
ート信号φＳを読み込む構成となっており、スタート信
号φＳを信号読み込み端子ＳＴＩで読み込むと、第１ブ
ロックに関する配線容量の電位を駆動用ＩＣ１５ａ内に
読み込み、駆動用ＩＣ１５ａ内のスイッチＳＷＩ〜ＳＷ
ｎを順次オンにして第１ブロックのフォトダイオードＰ
Ｉ、Ｉ　〜ＰＩ、ｎで発生し、信号線Ｉ　Ｊ　〜ｎの配
線容量に蓄積された電荷をＣＯＭＩより読み出すことと
なる。

第１ブロックの読み出しが終了した場合、信号が駆動用
Ｉ　Ｃ１５ａ内の信号発生端子ＣＲＩから駆動用ＩＣ１
５ｂ内の信号読み込み端子ＳＴ２及びＣ５２に伝達され
、当該信号を受は取った駆動用ＩＣ１５ｂは、駆動用Ｉ
Ｃ１５ｂ内のスイッチＳＷ１〜ＳＷｎを順次オンにして
第２ブロックのフォトダイオードＰ２，１−Ｐ２．ｎで
発生し、信号線１′〜ｎ′の配線容量に蓄積された電荷
をＣ０Ｍ２より読み出すこととなる。端子ＳＴ２と端子
Ｃ８２は、内部でＯＲ回路に接続されているため、いず
れか一方に信号が入力されると、駆動用ＩＣ１５ｂが動
作可能な状態となり、１ブロック（ここでは第２ブロッ
ク）の電荷を読むよう作動する。

さらに、第２ブロックの読み出しが終了した場合、信号
が駆動用ＩＣ１５ｂ内の信号発生端子ＣＲ２から駆動用
ＩＣ１５ａ内の信号読み込み端子Ｃ３Ｉに伝達され、当
該信号を受は取った駆動用ＩＣ１５ａは、第３ブロック
に関する電荷をＣ０Ｍ１より読み出すこととなる。端子
Ｃ８１も端子Ｃ５２と同様に信号が伝えられると、１ブ
ロック（ここでは第３ブロック）の電荷を読むよう作動
する。

このようにして、受光素子アレイ１１の第１ブロックか
ら第Ｎブロックまでの電荷を駆動用ＩＣ１５ａのＣＯＭ
Ｉと駆動用Ｉ　Ｃ１，５ｂのＣ０Ｍ２から交互にＣＯＭ
に読み出すこととなっており、ＣＲＩから信号が発生し
た時は、ＣＯＭＩからの出力はＣ８Ｉに信号が入るまで
オフの状態になり、同様に、ＣＲ２から信号が発生した
時は、Ｃ０Ｍ２からの出力はＣ８２に信号が入るまでオ
フの状態になる。

駆動用ＩＣ１５ａ、１５ｂには、外部から一定間隔でク
ロックパルスφＣｋが送り込まれており、上記ＣＯＭＩ
とＣ０Ｍ２からの交互の出力動作によって、第Ｎブロッ
クの電荷の読取りを行って、駆動用ＩＣの動作が終了し
、原稿の１ラインの読取りが終了する。

そして、ＣＯＭＩとＣ０Ｍ２を連結させて、ＣＯＭＩと
Ｃ０Ｍ２から交互にＣＯＭに出力された画像信号は、第
１ブロックから第Ｎブロックまでの全体の画像信号とな
る。

このように、駆動用ＩＣ１５ａで奇数ブロックに関する
電荷を読み出し、駆動用ＩＣ１５ｂで偶数ブロックに関
する電荷を読み出すようにしているのは、第１２図で示
す奇数偶数ブロックにおける電荷の読み出し順位（方向
）か反対になるからである。つまり、駆動用ＩＣ１５ａ
は、信号線１〜ｎ′に蓄積された電荷をアナログスイッ
チＳＷ１〜ＳＷｎで信号線１′〜ｎ′の順で読み取り、
ＣＯＭＩより出力するようになっているので、第１ブロ
ック〜第Ｎブロックの電荷を読み出そうとすれば、奇数
ブロックではフォトダイオードＰの１番目〜ｎ番目の電
荷が信号線１′〜ｎ′に蓄積されるため、信号線１′〜
ｎ′の順で読み出すようになっているか、偶数ブロック
ではフォトダイオードＰの１番目〜ｎ番目の電荷が信号
線ｎ′〜１′に蓄積されるため、信号線ｎ′〜１′の順
で読み出すようになるので、偶数ブロックでは信号の読
み出し順序か逆になる。そこで、駆動用ＩＣ１５ａでは
奇数ブロックでの電荷のみを選択的に読み出すこととす
る。

その反対に、駆動用ＩＣ１５ｂでは偶数ブロックでの電
荷を読み出しが正常に行われる。つまり、偶数ブロック
ではフォトダイオードＰの１番目〜ｎ番目の電荷が信号
線ｎ′〜１′に蓄積されるが、駆動用ＩＣ１５ｂでは信
号線ｎ′〜］′の電荷の順で読み取り、Ｃ０Ｍ２で出力
するようになっているので、Ｃ０Ｍ２には、偶数ブロッ
クのフォトダイオードＰの１番目〜ｎ番目で発生した電
荷を画像信号として出力されることになる。逆に、奇数
ブロックにおいてはフォトダイオードＰのｎ番目〜１番
目で発生した電荷を画像信号として出力されることにな
る。そのため駆動用ＩＣ１５ｂては偶数ブロックでの電
荷のみを選択的に読み出すこととする。

以上のように駆動用ＩＣ１５ａ、１５ｂがそれぞれ奇数
、偶数ブロックを選択的にＣＯＭＩとＣ０Ｍ２から出力
し、それらを交互に総合（２てＣＯＭより出力すると、
第１２図のＣＯＭに示すように、第１ブロック〜第Ｎブ
ロックの画像信号を順次出力するができる。

このように出力された］走査分の画像信号（画像データ
）は、マトリックス配線構造のカラーイメージセンサに
おいて説明したように、ＲＧＢ選択回路１８で各色のデ
ータに分離され、各色毎の遅延バッファー１９Ｒ１１９
Ｇ、１９Ｂに記憶され、遅延バッファー１９Ｒを４走査
分遅延させ、遅延バッファー１９Ｇを２走査分遅延させ
て色補正回路２０にパラレルに出力し、色補正回路２０
にて各色のバランスを調整してパラレルに出力するよう
にする。

これにより、各受光素子アレイ１１て読み取られた画像
データを原稿読取りの走査位置に整合させ、各色を揃え
てパラレルに出力できるようになる。

また、マトリックス配線構造のカラーイメージセンサの
駆動方法において別の実施例として説明したように、Ｒ
ＧＢの画像データを１走査単位で処理するのではなく、
受光素子アレイ列のブロック単位にブロック毎のデータ
として遅延バッファー１９に記憶し、各受光素子アレイ
のブロック毎のデータをパラレルに出力するようにして
も、各受光素子アレイ１１で読み取られた画像データを
原稿読取りの走査位置に整合させて出力できる。

更に、上記実施例のカラーイメージセンサの駆動方法に
おいては、駆動用ＩＣを２個設けて、方の駆動用ＩＣ１
５ａで奇数ブロックで発生した電荷を読み出すようにし
、他方の駆動用ＩＣ１５ｂで偶数ブロックで発生した電
荷を読み出すようにして、両方の駆動用ＩＣからの出力
を合成させて画像信号としてたが、第１３図のイメージ
センサの概略説明図に示すように、１個の駆動用ＩＣを
用いて画像信号を出力することにし、出力線１７からＲ
ＧＢ選択回路１８に接続する前に信号順切換回路４０を
設け、この信号順切換回路４０にて偶数ブロックのｎ〜
１ビット順に出力される信号を逆順序にてＲＧＢ選択回
路１８に出力するようにすれば、駆動用ＩＣ１個でセン
サを駆動することが可能となる。

（発明の効果）請求項１記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発牛
した電荷をブロック毎に転送するための複数のスイッチ
ング素ｒと、スイッチング素子にそれぞれ接続する配線
と、配線に転送された電荷を時系列に出力する駆動用Ｉ
Ｃと、出力結果を記憶するメモリとを有するイメージセ
ンサを、受光素子アレイの１走査についてブロック単位
にブロック内のスイッチング素子をオンして配線に電荷
を転送し、配線に転送された電荷を駆動用ＩＣからブロ
ンク毎に順次時系列に出力してメモリに記憶し、他の複
数の受光素子アレイの１走査についても同様の動作を行
い、メモリに記憶された出力結果を読取り走査位置に整
合するように１走査分の出力をメモリから選択して出力
するイメージセンサの駆動方法にしているので、各受光
素子アレイの読取り走査位置と出力結果の整合性を図る
ことができる効果がある。

請求項２記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発牛
した電荷をブロック毎に転送するための複数のスイッチ
ング素子と、スイッチング素子にそれぞれ接続する配線
と、配線に転送された電荷を時系列に出力する駆動用Ｉ
Ｃと、出力結果を記憶するメモリとを有するイメジセン
サを、受光素子アレイの１ブロックについてブロック内
のスイッチング素子をオンして配線に電荷を転送し、配
線に転送された電荷を駆動用ＩＣから時系列に出力して
メモリに記憶し、他の複数の受光素子アレイの１ブロッ
クについても同様の動作を行い、メモリに記憶された出
力結果を読取り走査位置に整合するように１ブロック分
の出力をメモリがち選択して出力するイメージセンサの
駆動方法とｌでいるので、各受光素子アレイの読取り走
査位置乏出力結果の整合性を図ることができる効果があ
る。

請求項３記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発生
した電荷をブロック毎に転送するための複数のスイッチ
ング素子と、副走査方向のスイッチング素子にブロック
中位でそれぞれ接続し、副走査方向に対応するブロック
内のスイッチング素子と隣接するブロック内のスイッチ
ング素子とをそれぞれ距離の近い順に接続し、ブロック
内のスイッチング素子から隣接する両方のブロック内の
スイッチング素子へは受光素子アレイ列の主走査方向に
互いに反対側に位置するように接続し、接続距離の短い
順に受光素子アレイ列に近い順に配置する配線と、配線
に転送された電荷を時系列に出力する駆動用ＩＣと、出
力結果を記憶するメモリとを有するイメージセンサを、
受光素子アレイの１走査についてブロック単位にブロッ
ク内のスイッチング素子をオンして配線に電荷を転送］
５、配線に転送された電荷を駆動用ＩＣからブロック毎
に順次時系列に出力してメモリに記憶し、他の複数の受
光素子アレイの１走査についても同様の動作を行い、メ
モリに記憶された出力結果を読取り走査位置に整合する
ように１走査分の出力をメモリから選択して出力するイ
メージセンサの駆動方法としているので、各受光素子ア
レイの読取り走査位置と出力結果の整合性を図ることが
できる効果がある。

請求項４記載の発明によれば、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
した受光素子アレイを副走査方向に複数列並設した受光
素子アレイ列と、受光素子に接続し、各受光素子で発生
した電荷をブロック毎に転送するための複数のスイッチ
ング素子と、副走査方向のスイッチング素子にブロック
単位でそれぞれ接続し、副走査方向に対応するブロック
内のスイッチング素子と隣接するブロック内のスイッチ
ング素子とをそれぞれ距離の近い順に接続し、ブロック
内のスイッチング素子から隣接する両方のブロック内の
スイッチング素子へは受光素子アレイ列の主走査方向に
互いに反対側に位置するように接続し、接続距離の短い
順に受光素子アレイ列に近い順に配置する配線と、配線
に転送された電荷を時系列に出力する駆動用ＩＣと、出
力結果を記憶するメモリとを有するイメージセンサを、
受光素子アレイの１ブロックについてブロック内のスイ
ッチング素子をオンして配線に電荷を転送し、配線に転
送された電荷を駆動用ＩＣから時系列に出力してメモリ
に記憶し、他の複数の受光素子アレイの１ブロックにつ
いても同様の動作を行い、メモリに記憶された出力結果
を読取り走査位置に整合するように１ブロック分の出力
をメモリから選択して出力するイメージセンサの駆動方
法としているので、各受光素子アレイの読取り走査位置
と出力結果の整合性を図ることができる効果がある。

【図面の簡単な説明】

第１図は本実施例に係るカラーイメージセンサの等価回
路図、第２図は本実施例に係るカラーイメージセンサの
受光素子、電荷転送部及び配線群の一部の平面説明図、
第３図は本実施例に係るカラーイメージセンサの断面説
明図、第４図は受光素子、電荷転送部及び配線群の一部
の概略説明図、第５図は読取り順位を表す図、第６図は
出力線から出力される順位を表す図、第７図は遅延バッ
ファーに記憶される状態を表す図、第８図は別の実施例
のカラーイメージセンサの等価回路図、第９図は別の実
施例のカラーイメージセンサの受光素子部分、薄膜トラ
ンジスタ部分、配線群の一部の平面説明図、第１０図は
別の実施例のカラーイメージセンサの配線群の概略図、
第１１図は別の実施例のカラーイメージセンサの駆動用
ＩＣの接続構成図、第１２図は第１１図の駆動用ＩＣか
らの出力説明図、第１３図はもう一つ別のカラーイメー
ジセンサの概略説明図、第１４図は従来のカラーイメー
ジセンサの平面説明図、第１５図は第１４図のＡ−Ａ’
線断面説明図、第１６図は第１４図のカラーイメージセ
ンサの駆動回路説明図、第１７図は画像読み取り動作を
説明するための図である。１１・・・・・・受光素子アレイ１２・・・・・・電荷転送部１３−・・・・・配線群１４・・・・・・共通信号線１５・・・・・・駆動用ＩＣ１７・・・・・・出力線１８・・・・・・ＲＧＢ選択回路１９・・・・・・遅延バッファー２０・・・・・・色補正回路２１・・・・・・基板２２・・・・・・金属電極２３・・・・・・光導電層２４・・・・・・透明電極２５・・・・・・ゲート電極２６・・・・・・ゲート絶縁層２７・・・・・・半導体活性層２８・・・・・・オーミックコンタクト層２９・・・・
・・トップ絶縁層３０・・・・・・アルミニウム層３１・・・・・・縦配線３２・・・・・・横配線３３・・・・・・第１の絶縁層３４・・・・・・第２の絶縁層３５・・・・・・コンタクトホール３６・・・・・・上部電極４０・・・・・・信号順位切換回路４１・・・・・・ドレイン電極４２・・・・〜ソース電極 ′−″−−〜−〕

Claims

【特許請求の範囲】

（１）複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記スイッチング素子にそれぞれ接続し、前記転送さ
れた電荷を保有する複数の配線と、前記配線に接続し、
前記電荷を時系列に出力する駆動用ＩＣと、前記出力結
果を記憶するメモリとを有するイメージセンサの駆動方
法において、前記受光素子で発生した電荷を前記受光素子アレイの１
走査についてブロック単位に前記スイッチング素子をオ
ンにして前記配線に転送し、前記駆動用ＩＣからブロッ
ク毎に順次時系列に出力する動作を複数の受光素子アレ
イについて複数回行い、それぞれの出力結果を前記メモ
リに記憶し、読取り走査位置が整合するように前記複数
の受光素子アレイの１走査分の出力を前記メモリから選
択して読み出すことを特徴とするイメージセンサの駆動
方法。
（２）複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記スイッチング素子にそれぞれ接続し、前記転送さ
れた電荷を保有する複数の配線と、前記配線に接続し、
前記電荷を時系列に出力する駆動用ＩＣと、前記出力結
果を記憶するメモリとを有するイメージセンサの駆動方
法において、前記受光素子で発生した電荷を前記受光素子アレイの１
ブロックについて前記スイッチング素子をオンにして前
記配線に転送し、前記駆動用ＩＣから１ブロック分の出
力を行う動作を複数の受光素子アレイについて複数回行
い、それぞれの出力結果を前記メモリに記憶し、読取り
ブロック位置が整合するように前記複数の受光素子アレ
イの各ブロック分の出力を前記メモリから選択して読み
出すことを特徴とするイメージセンサの駆動方法。
（３）複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記各受光素子アレイ内のスイッチング素子を副走査
方向にブロック単位でそれぞれ接続し、副走査方向に対
応するブロック内のスイッチング素子と隣接するブロッ
ク内のスイッチング素子とをそれぞれ距離の近い順に接
続し、ブロック内のスイッチング素子から隣接する両方
のブロック内のスイッチング素子へは前記受光素子アレ
イ列の主走査方向に互いに反対側に位置するように接続
し、接続の距離の短い順に前記受光素子アレイ列に近い
順に配置し、前記転送された電荷を保有する複数の配線
と、前記配線に接続し、前記電荷を時系列に出力する駆
動用ＩＣと、前記出力結果を記憶するメモリとを有する
イメージセンサを、前記受光素子で発生した電荷を前記
受光素子アレイの１走査についてブロック単位に前記ス
イッチング素子をオンにして前記配線に転送し、前記駆
動用ＩＣからブロック毎に順次時系列に出力する動作を
複数の受光素子アレイについて複数回行い、それぞれの
出力結果を前記メモリに記憶し、読取り走査位置が整合
するように前記複数の受光素子アレイの１走査分の出力
を前記メモリから選択して読み出すことを特徴とするイ
メージセンサの駆動方法。
（４）複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列した受光素子アレイを副
走査方向に複数列並行に設けた受光素子アレイ列と、前
記受光素子にそれぞれ接続し、前記受光素子で発生した
電荷をブロック毎に転送する複数のスイッチング素子と
、前記各受光素子アレイ内のスイッチング素子を副走査
方向にブロック単位でそれぞれ接続し、副走査方向に対
応するブロック内のスイッチング素子と隣接するブロッ
ク内のスイッチング素子とをそれぞれ距離の近い順に接
続し、ブロック内のスイッチング素子から隣接する両方
のブロック内のスイッチング素子へは前記受光素子アレ
イ列の主走査方向に互いに反対側に位置するように接続
し、接続の距離の短い順に前記受光素子アレイ列に近い
順に配置し、前記転送された電荷を保有する複数の配線
と、前記配線に接続し、前記電荷を時系列に出力する駆
動用ＩＣと、前記出力結果を記憶するメモリとを有する
イメージセンサを、前記受光素子で発生した電荷を前記
受光素子アレイの１ブロックについて前記スイッチング
素子をオンにして前記配線に転送し、前記駆動用ＩＣか
ら１ブロック分の出力を行う動作を複数の受光素子アレ
イについて複数回行い、それぞれの出力結果を前記メモ
リに記憶し、読取りブロック位置が整合するように前記
複数の受光素子アレイの各ブロック分の出力を前記メモ
リから選択して読み出すことを特徴とするイメージセン
サの駆動方法。