JP3147353B2

JP3147353B2 - イメージセンサ及びその駆動方法

Info

Publication number: JP3147353B2
Application number: JP10352989A
Authority: JP
Inventors: 啓志藤曲
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-04-25
Filing date: 1989-04-25
Publication date: 2001-03-19
Anticipated expiration: 2016-03-19
Also published as: JPH02283164A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像の読み取りを行なうイメージセンサに係
り、特に、同一基板上に複数列の受光素子アレイを配置
し、各受光素子アレイ上にそれぞれ異なる色（例えば
赤，青、緑）のフィルタを配設してカラーの画像を読み
取ることができるイメージセンサ及びその駆動方法に関
するものである。

（従来の技術）同一基板上に複数列の受光素子アレイを配置したカラ
ーイメージセンサは、例えば第６図及び第７図に示すよ
うに構成されている。

すなわち、基板60上に、主走査方向Ｘにライン状に配
列されるとともに副走査方向Ｙに４列に並べられた画素
電極61a,61b,61c,61d及びそれぞれの画素電極から引き
出された引き出し電極62a,62b,62c,62dを形成してい
る。外側２列の画素電極61a,61dから引き出し電極62a,6
2dは、それぞれ反対方向へ引き出されるとともに、内側
２列の画素電極61b,61cからの引き出し電極62b,62cは、
外側の画素電極61a,61dの間を通ってそれぞれ反対方向
へ引き出されている。画素電極61上には、アモルファス
半導体膜63が一様に形成され、さらにアモルファス半導
体膜63上に共通透明電極64が形成されている。アモルフ
ァス半導体膜63を画素電極61と共通透明電極64とで挟持
した部分が光に感光する画素領域を構成して受光素子を
形成している。共通透明電極64上には透明保護膜65を一
様に設け、前記画素電極61に対向する位置に画素情報を
色分離するカラーフィルタ66a,66b,66cが配置されてい
る。カラーフィルタ66は、各列で異なる色（例えば画素
電極61a上に赤，画素電極61b上に緑、画素電極61c上に
青）が配置されている。

前記各引き出し電極62の端部は、各受光素子アレイに
蓄積された電荷を抽出する駆動回路を構成するICチップ
（図示せず）にそれぞれワイヤボンディング（図示せ
ず）を介して接続されている。受光素子アレイ及びその
駆動回路の簡易等価回路を第８図に示す。第８図におい
て、71a,71b,71c,71dはそれぞれ第６図における画素領
域（以下、それぞれＲ画素領域,G画素領域,B画素領域,W
画素領域という）であり、それぞれ信号読み出し用のス
イッチ72a,72b,72c,72dを介して共通出力線73a,73b,73
c,73dに接続されている。各共通出力線73a,73b,73c,73d
はそれぞれA/D変換器74a,74b,74c,74dに接続され、A/D
変換器74bの出力はｎ段の遅延レジスタ75に接続され、A
/D変換器74cの出力は2n段の遅延レジスタ76に接続さ
れ、A/D変換器74dの出力は3n段の遅延レジスタ75に接続
されている（ｎは各色の画素領域の主走査方向における
画素数である）。

受光素子アレイ上に配置される原稿は、ローラ等の原
稿送り手段によって副走査方向Ｙに移動可能になってお
り、今、読み取るべき原稿面上の画像を第９図のように
画素P11〜1n,P21〜2n,P31〜3n,……で表わす。画素P11
〜1nがＷ画素領域71dに対応した位置にあるとき、スイ
ッチ72dが左側から順次選択的にオン状態とされること
により、画素P11〜1nの輝度の情報が共通出力線73dに電
気信号として順次現れ、これがA/D変換器74dでディジタ
ル値に変換された後、遅延レジスタ77に転送されて遅延
レジスタ77の１〜ｎ段目に蓄積される。

次に画素P11〜1nがＢ画素領域71cに対応した位置に移
動すると、スイッチ72cが左側から順次選択的にオン状
態とされることにより、画素P11〜1nの青色の情報が共
通出力線73cに電気信号として順次現れ、これがA/D変換
器74cでディジタル値に変換された後、遅延レジスタ76
に転送されて遅延レジスタ76の１〜ｎ段目に蓄積され
る。同様にして、Ｇ画素領域71Bから画素P11〜1nの緑色
の情報が抽出され、遅延レジスタ75の１〜ｎ段目に蓄積
される。更に、Ｒ画素領域71aから画素P11〜1nの赤色の
情報が抽出される。遅延レジスタ75,76,77は一定のクロ
ックで転送動作しているので、A/D変換器74aから画素P1
1〜1nの赤の信号が順次抽出されるとき、それに同期し
て遅延レジスタ75,76,77から同一画素の緑，青の各色信
号及び輝度信号が得られる。以下、他の画素P21〜2n,P3
1〜3n,……の情報も同様にして読み取られる（特開昭60
−113573号公報参照）。

（発明が解決しようとする課題）しかしながら上記構成によると、各受光素子アレイか
ら電気信号を抽出するには、それぞれ列毎に別個の駆動
回路を必要とするため高価になるという欠点がある。

また、中央２列の受光素子アレイを構成する画素電極
61b,61cからの引き出し電極62b,62cと、その外側の受光
素子アレイを構成する画素電極61a,61dからの引き出し
電極62a,62dとは、その長さが異なるため配線容量が異
なってしまう。従って、同じ光量が各受光素子アレイに
照射し各受光素子で発生する電荷（Ｑ＝CV）が同じであ
っても、配線容量（Ｃ）が異なるため出力電圧（Ｖ）に
バラツキが生じてしまうという欠点があった。

本発明は上記実情に鑑みてなされたもので、複数列の
受光素子アレイを一つの駆動回路で駆動することができ
るとともに、各受光素子アレイ間での感度のバラツキを
少なくすることができるイメージセンサの造及びその駆
動方法を提供することを目的とする。

（課題を解決するための手段）上記従来例の目的を達成するため請求項１のイメージ
センサは、照射量に応じて電荷（信号電荷）を蓄積する
受光素子を主走査方向にライン状に複数個配設して受光
素子アレイを形成し、この受光素子アレイを副走査方向
に複数列並設した受光素子アレイ列と、前記受光素子アレイ列から一つの受光素子アレイを選
択するため前記各受光素子に接続された第１のスイッチ
ング素子と、各受光素子アレイ列の副走査方向にそれぞれ対応する
各受光素子同士を前記各スイッチング素子を介して接続
する受光素子アレイの受光素子数に等しい本数の共通配
線と、前記各共通配線をリセット電位にするため、各共通配
線に接続された第２のスイッチング素子と、信号電荷を各共通配線に転送する際に第１のスイッチ
ング素子をアレイ列毎にオン状態とする一方、各共通配
線をリセットするため第２のスイッチング素子をオン状
態とする際に、第１のスイッチング素子も同時にオン状
態とする駆動手段と、を具備することを特徴とする。

また、請求項２のイメージセンサの駆動方法は、複数
列の受光素子アレイにおいて主走査方向に複数個配設さ
れた各受光素子に接続された第１のスイッチング素子を
各列毎に選択的にオンし、照射量に応じて前記各受光素
子に蓄積された電荷を、各列の副走査方向に対応する各
受光素子同士を接続する各共通配線が有する配線容量へ
転送し、この共通配線を介して接続される駆動回路によ
り前記各配線容量に転送された電荷を時系列的に抽出す
る。

そして、リセット電位に接続されたリセット配線を前
記各共通配線に対して第２のスイッチング素子を介して
それぞれ接続し、前記第１のスイッチング素子及び第２
のスイッチング素子が同時にオン状態となることによ
り、受光素子アレイ一列分の全ての受光素子及び配線容
量に残留する残留電荷をリセットすることを特徴として
いる。

更に、請求項３のイメージセンサの駆動方法は、請求
項２の方法において、受光素子及び配線容量に残留する
残留電荷をリセットする場合に、第１のスイッチング素
子は、第２のスイッチング素子より先にオフ状態となる
ことを特徴としている。

（作用）本発明によれば、第１のスイッチング素子をオン・オ
フすることにより、複数の受光素子アレイから一の受光
素子アレイを選択して駆動回路に接続することができ、
また、受光素子アレイの各受光素子は、各列のそれぞれ
対応するビット同士を連結する共通配線に接続している
ので、各受光素子の配線容量は受光素子アレイによって
差異が生じない。

また、受光素子及び配線容量に残留する残留電荷をリ
セットする場合に、第１のスイッチング素子が第２のス
イッチング素子より先にオフ状態となることにより、第
１スイッチング素子がオンからオフに移行する時に、受
光素子の共通電極側に吐き出される電荷を第２スイッチ
ング（オン状態）を介して逃してやることが可能とな
る。

（実施例）本発明の一実施例について図面を参照しながら説明す
る。

第２図に本実施例によるカラーイメージセンサの平面
概略説明図を示す。

基板１上に、主走査方向Ｘにライン状に配列されると
ともに副走査方向Ｙに３列に並べられた受光素子2a,2b,
2cを形成している。受光素子2a,2b,2cは、画素領域とな
る方形状の画素電極，受光素子列に沿う帯状のアモルフ
ァス半導体膜，同じく帯状の共通透明電極を積層して構
成されている。また、受光素子列に直交するように、こ
の受光素子列に対して多層構造となる共通配線３が受光
素子アレイの隣接する受光素子間にビット毎に形成され
ている。そして、主走査方向Ｘにおいて同一位置に配置
された各受光素子アレイの受光素子２と、対応するビッ
ト同士を副走査方向Ｙに結ぶ共通配線３とは、スイッチ
ング素子４を介してそれぞれ接続されている。このスイ
ッチング素子４は、薄膜技術で形成されたTFTで構成さ
れており、受光素子２の画素電極に接続されたソース電
極4aと、共通配線３の引き出し部３′の下層にコンタク
ト孔（図示せず）を介して接続されたドレイン電極4b
と、受光素子アレイ毎に共通して形成するゲート電極4c
とから成る。そして、ゲート電極4cに信号電圧を与えた
ときにソース電極4a,ドレイン電極4b間が導通するよう
になっている。

前記共通配線３の一端部は、各受光素子アレイに蓄積
された電荷を抽出する駆動回路を構成するICチップ５に
ボンディングワイヤ６を介して接続されている。

前記共通透明電極上の前記受光素子2a,2b,2cに対向す
る位置には、画像情報を色分離するカラーフィルタが配
置されている。カラーフィルタは、各受光素子アレイで
異なる色（例えば、受光素子2a上に、赤，受光素子2b上
に緑、受光素子2c上に青）が配置されている。

このカラーイメージセンサの等価回路図を示すと第１
図のようになる。

前記受光素子２は、フォトダイオードＤとコンデンサ
ーC1を並列に接続して等価的に表わすことができ、この
受光素子２を複数個ライン状に配置して三本の受光素子
アレイを形成している。各受光素子２の一端は各列毎の
共通電極よりＶB1,VB2,VB3に接続され、また、他端はそ
れぞれスイッチング素子４を構成するTFTに接続されて
いる。TFTは、受光素子アレイの主走査方向において対
応するビット毎に共通配線３に接続され、この各共通配
線３はICチップ内の駆動回路Ｃに接続されている。TFT
のゲート電極4cはそれぞれ各受光素子アレイ毎に接続さ
れ、三つのゲート端子G1,G2,G3を設けている。

駆動回路Ｃは、前記各共通配線３に接続するバッファ
アンプＡと、このバッファアンプＡと出力線Toutとの間
に存しさせたスイッチング素子S1と、このスイッチング
素子S1を順次オンさせるシフトレジストSRと、バッファ
アンプＡの入力側電位ＶR（リセット電位）に引き上げ
るためのスイッチング素子S2から構成される。バッファ
アンプＡの入力側に接続されるコンデンサC2は、共通配
線３の配線容量を等価的に表わしたもので、フォトダイ
オードＤで光電変換された電荷を一時的に蓄積するもの
である。

次に、このカラーイメージセンサの製造方法について
第３図を参照しながら説明する。第３図は第２図のIII
−III′線断面説明図であり、TFTと受光素子とを多層構
造により同一基板上に形成している。

先ず、ガラス等から成る基板１上にクロム（Cr）を10
00Åの膜厚にスパッタリングにより着膜し、次いでにフ
ォトリソエッチングでパターニングして図の表裏方向に
細長い三列の帯状のゲート電極4c,4c,4cを形成する。

次に、SiNx層11,a−Si:H層12,SiNx層13をそれぞれ500
0Å,1000Å,2000Åの膜厚でプラズマCVDにより連続して
積層する。そして、上部のSiNx層13をフォトリソエッチ
ングでパターニングして前記ゲート電極4cと同一の形状
に形成し、各TFTのチャネル長を規定する絶縁層13′を
形成する。

次に、n⁺a−Si:H層14を1000Åの膜厚にプラズマCVDに
より着膜し、さらにその上にクロム（Cr）層15を1000Å
の膜厚にスパッタリングにより着膜する。n⁺a−Si:H
は、この上に形成する受光素子の下部電極の金属層14
（この場合、クロム）とのオーミックコンタクトをとる
ためであり、またｎ＋ａ−Si:H上に形成するクロム（C
r）は、受光素子の下部電極になるとともに、後述する
工程でこの上に形成される配線中のAlがａ−Si:H層に拡
散するのを防いでいる。そして、クロム（Cr）層15をフ
ォトリソエッチングでパターニングして各画素毎（図の
表裏方向）に分離する画素電極15′を形成する。

更にこの上に、ａ−Si:H層16を1.5μｍの膜厚にプラ
ズマCVDで着膜し、次いでITO層17を800Åの膜厚にスパ
ッタリングにより着膜する。

次に、ITO層17,a−Si:H層16をフォトリソエッチング
によりパターニングして図の表裏方向に帯状となる三列
の共通電極17′，光導電層16′を形成して三列の受光素
子アレイを構成する。

次に、クロム（Cr）層15及びn⁺a−Si:H層14をフォト
リソエッチングによりパターニングして、前記三列の受
光素子アレイに対応するように分離して形成するととも
に、TFTのチャネル長を規定する絶縁層13′上部にスリ
ット18,18,18を形成する。更にａ−Si:H層12をフォトリ
ソエッチングによりパターニングして、前記三列の受光
素子アレイに対応するように分離し、画素電極15′に接
続するソース電極4a,スリット18を挟んで反画素電極1
5′側に配置するドレイン電極4bを形成したTFTから成る
スイッチング素子を構成する。

次に、ポリイミドをスピンコーティングして三列の受
光素子アレイ間を絶縁するとともに、全体を覆う層間絶
縁膜19を1.5μｍの膜厚に形成する。そして、各TFTのド
レイン電極4b上にフォトリソエッチングによりコンタク
ト孔20,20,20を形成する。そして、アルミニウム（Al）
を1.5μｍの膜厚にスパッタリングにより着膜した後に
フォトリソエッチングによりパターニングし、副走査方
向に同位置にある受光素子に接続された各TFTのドレイ
ン電極4bに前記コンタクト孔20,20,20を介して接続され
る共通配線３を形成する。

そして、全体をポリイミド膜（図示せず）で被覆し、
このポリイミド膜上にゼラチン膜（他にはガゼイン，ポ
リビニルアルコール，ポリビニルピロリドン等）を塗布
し、重クロム酸塩で感光化したものをフォトリソ法によ
りパターニングして有機色素を染色する工程をそれぞれ
の色について合計三回行ない、受光素子アレイ上にそれ
ぞれ赤，緑，青の帯状のフィルタ層（図示せず）を形成
する。

最後に、前記各共通配線３の端部をボンディングワイ
ヤ６を介してICチップ５に接続する。

本実施例では、ａ−Si:Hを用いた逆スタガ式のTFTを
使用したが、ａ−Si:Hに代えてPoly−Siを用いてよい。

上記カラーイメージセンサの駆動方法について、第４
図のタイミングチャート及び第１図を参照しながら説明
する。

第１列の受光素子アレイに蓄積された電荷を読み出す
には、第１列の各受光素子２に接続されたTFTのゲートG
1を「Ｈ」にして、TFTから成るスイッチング素子４をオ
ンにする。その結果、受光素子アレイの各受光素子２で
発生した電荷は共通配線３に転送され、各コンデンサC2
に蓄積される。受光素子２側と共通配線３側の電圧が平
衡状態になった後、ゲートG1を「Ｌ」にしてスイッチン
グ素子４をオフし転送を終了する。

シフトレジスタSRは、読み取り信号Dinが与えられる
と順次スイッチング素子S1をオンにする信号を出力す
る。スイッチング素子S1が順次オンすると、前記コンデ
ンサC2に蓄積された電気信号がバッファアンプＡで増幅
されて出力線Toutに時系列的に抽出され、原稿面の一列
に対する各ビットの情報が得られる。

そして、第１列の受光素子アレイをリセットするた
め、ゲートG1とリセット端子ＤRを「Ｈ」にしてゲートG
1に接続されたスイッチング素子４とスイッチング素子S
2をそれぞれオンさせ、コンデンサC1とコンデンサC2と
の残留電荷を排除し、各共通配線の電位をリセット電位
にした後、ゲートG1及びリセット端子ＤRを「Ｌ」にす
る。この時、図４に示されるように、スイッチング素子
４は、スイッチング素子S2に先立ってオンとなり、両ス
イッチング素子がオン状態となる期間を経過した後、ス
イッチング素子S2に先立ってオフとなる。これは、スイ
ッチング素子４が先にオフ状態となることにより、スイ
ッチング素子４がオンからオフに移行する時に、受光素
子２の共通電極側に吐き出される電荷をスイッチングS2
（オン状態）を介して逃すためである。

以上の動作を第２列及び第３列の受光素子アレイで行
なうことにより、各ラインの信号を一列分の駆動回路で
読み取ることができる。各受光素子アレイ上には、各色
のフィルタ（R,G,B）が配置されているので、色分離さ
れたＲ信号,G信号,B信号の情報を得ることができる。

尚、図中a₁,a₂,a₃は電荷転送期間、b₁,b₂,b₃は各列の
読み取り期間、c₁,c₂,c₃は各列のリセット期間である。

また、各受光素子による電荷の蓄積は受光素子アレイ
毎の転送直前まで行われる（第４図に示した蓄積時間参
照）。従って、第１列の受光素子アレイからの信号を読
み出している間に、第２列及び第３列の受光素子アレイ
においては電荷を蓄積することができるので効率的であ
る。

本実施例では、三列の受光素子アレイを等間隔で形成
したが、受光素子アレイを第５図のように配置してもよ
い。図中、第２図と同一部分については同一符号を付し
ている。

（発明の効果）上述したように本発明によれば、複数ビットの受光素
子を主走査方向にライン状に配列して成る受光素子アレ
イを副走査方向に複数列並設した受光素子アレイ列と、
該受光素子アレイ列から一つの受光素子アレイを選択す
るため前記各受光素子に設けた第１のスイッチング素子
とを具備し、前記第１のスイッチング素子をオン・オフ
することにより、前記複数の受光素子アレイから一つの
受光素子アレイを選択して駆動回路に接続することがで
きるので、複数列の受光素子アレイを一つの駆動回路で
駆動することができ、複数列の受光素子アレイを有する
イメージセンサを安価に提供することができる。

また、受光素子アレイの各受光素子は、各列のそれぞ
れ対応するビット同士を連結する共通配線に接続してい
るので、各受光素子に接続される共通配線が有する配線
容量は受光素子アレイによって差異が生じることがな
く、配線容量の差による出力のバラツキを防ぐことがで
きる。更に、第１のスイッチング素子は、信号電荷の転
送時に加えて、第２のスイッチング素子によるリセット
時にオン状態となる（２回オン状態となる）ことによ
り、受光素子アレイ一列分の全ての受光素子に残留する
残留電荷を確実に除去することができ、原稿の濃淡に忠
実な画像情報を得ることができる。

【図面の簡単な説明】

第１図は本発明のイメージセンサの一実施例を示す等価
回路図、第２図は同上の平面概略説明図、第３図は第２
図のIII−III′線断面説明図、第４図はイメージセンサ
を駆動するためのタイミングチャート図、第５図はイメ
ージセンサの他の実施例を示す平面概略説明図、第６図
は従来のカラーイメージセンサの平面説明図、第７図は
第６図のVII−VII′線断面説明図、第８図は第６図のカ
ラーイメージセンサの駆動回路説明図、第９図は画像読
み取り動作を説明するための図である。１……基板２……受光素子３……共通配線４……スイッチング素子Ｃ……駆動回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/028 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】照射量に応じて電荷（信号電荷）を蓄積す
る受光素子を主走査方向にライン状に複数個配設して受
光素子アレイを形成し、この受光素子アレイを副走査方
向に複数列並設した受光素子アレイ列と、前記受光素子アレイ列から一つの受光素子アレイを選択
するため前記各受光素子に接続された第１のスイッチン
グ素子と、各受光素子アレイ列の副走査方向にそれぞれ対応する各
受光素子同士を前記各スイッチング素子を介して接続す
る受光素子アレイの受光素子数に等しい本数の共通配線
と、前記各共通配線をリセット電位にするため、各共通配線
に接続された第２のスイッチング素子と、信号電荷を各共通配線に転送する際に第１のスイッチン
グ素子をアレイ列毎にオン状態とする一方、各共通配線
をリセットするため第２のスイッチング素子をオン状態
とする際に、第１のスイッチング素子も同時にオン状態
とする駆動手段と、を具備することを特徴とするイメージセンサ。
【請求項２】複数列の受光素子アレイにおいて主走査方
向に複数個配設された各受光素子に接続された第１のス
イッチング素子を各列毎に選択的にオンし、照射量に応
じて前記各受光素子に蓄積された電荷を、各列の副走査
方向に対応する各受光素子同士を接続する各共通配線が
有する配線容量へ転送し、この共通配線を介して接続さ
れる駆動回路により前記各配線容量に転送された電荷を
時系列的に抽出する一方、リセット電位に接続されたリセット配線を前記各共通配
線に対して第２のスイッチング素子を介してそれぞれ接
続し、前記第１のスイッチング素子及び第２のスイッチ
ング素子が同時にオン状態となることにより、受光素子
アレイ一列分の全ての受光素子及び配線容量に残留する
残留電荷をリセットすることを特徴とするイメージセンサの駆動方法。
【請求項３】受光素子及び配線容量に残留する残留電荷
をリセットする場合において、第１のスイッチング素子
は、第２のスイッチング素子より先にオフ状態となる請
求項２に記載のイメージセンサの駆動方法。