JPH02283164A - イメージセンサ及びその駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は画１象の読み取りを行なうイメージセンサに係
り、特に、同一基板上に複数列の受光素子アレイを配置
し、各受光素子アレイ上にそれぞれ異なる色（例えば赤
、青、緑）のフィルタを配設してカラーの画像を読み取
ることができるイメジセンサ及びその駆動方法に関する
ものである。

（従来の技術） 同一基板上に複数列の受光素子アレイを配置したカラー
イメージセンサは、例えば第６図及び第７図に示すよう
に構成されている。

すなわち、基板６０上に、主走査方向Ｘにライン状に配
列されるとともに副走査方向Ｙに４列に並べられた画素
型１６６１ａ、６ｔｈ、６１．ｃ　　６１ｄ及びそれぞ
れの画素電極から引き出された引き出し電極６２ａ、６
２ｂ、６２ｃ、６２ｄを形成している。外側２列の画素
電極６１．ａ、６１．ｄからの引き出し電極６２ａ、６
２ｄは、それぞれ反対方向へ引き出されるとともに、内
側２列の画素電極６１ｂ、６１ｃからの引き出し電ｆｆ
！６２　ｂ６２ｃは、外側の画素電極６１．ａ、６Ｚｄ
の間を通ってそれぞれ反対方向へ引き出されている。画
素電極６１上には、アモルファス半導体膜６３が一様に
形成され、さらにアモルファス半導体膜６３上に共通透
明電極６４が形成されている。アモルファス半導体膜６
３を画素電極６１と共通透明電極６４とで挟持した部分
が光に感光する画素領域を構成して受光素子を形成して
いる。共通透明電極６４上には透明保護［６５を一様に
設け、前記画素電極６１に対向する位置に画像情報を色
分離するカラーフィルタ６６ａ、６６ｂ、６６ｃが配置
されている。カラーフィルタ６６は、各列で異なる色（
例えば画素電極６１ａ上に赤１画素電極６１ｂ上に緑、
画素電極６１ｃ上に青）が配置されている。

前記冬用き出し電極６２の端部は、各受光素子アレイに
蓄積された電荷を抽出する駆動回路を構成するＩＣチッ
プ（図示せず）にそれぞれワイヤボンディング（図示せ
ず）を介して接続されている。受光素子アレイ及びその
駆動回路の簡易等価回路を第８図に示す、第８図におい
て、７１ａ。

７１ｂ、７１ｃ、７１ｄはそれぞれ第６図における画素
領域（以下、それぞれＲ画素領域、Ｇ画素領域、Ｂ画素
領域、Ｗ画素領域という）であり、それぞれ信号読み出
し用のスイッチ７２ａ　　７２ｂ、７２ｃ、７２ｄを介
して共通出力線７３ａ。

７３ｂ、７３ｃ、７３ｄに接続されている。各共通出力
線７３ａ、７３ｂ、７３ｃ、７３ｄはそれぞれＡ／Ｄ変
換器７４ａ、７４ｂ、７４ｃ、７４ｄに接続され、Ａ／
Ｄ変換器７４ｂの出力はｎ段の遅延レジスタ７５に接続
され、Ａ／Ｄ変換器７４ｃの出力は２ｎ段の遅延レジス
タ７６に接続され、Ａ／Ｄ変換器７４ｄの出力は３ｎ段
の遅延レジスタ７５に接続されている（ｎは各色の画素
領域の主走査方向における画素数である）。

受光素子アレイ上に配置される原稿は、ローラ等の原稿
送り手段によって副走査方向Ｙに移動可能になっており
、今、読み取るべき原稿面上の画像を第９図のように画
素ｐＨ〜Ｉｎ、Ｐ２ｔ・〜２ｎ、Ｐ３１〜３ｎ、・・・
・・・で表わす０画素ｐＨ〜１ｎがＷ画素領域７１ｄに
対応した位置にあるとき、スイッチ７２ｄが左側から順
次選択的にオン状態とされることにより、画素Ｐ　１−
１〜１ｎの輝度の情報が共通出力線７３ｄに電気信号と
して順次現れ、これがＡ／Ｄ変換器７４ｄでディジタル
値に変換された後、遅延レジスタ７７に転送されて遅延
レジスタ１７の１・〜ｎ段目に蓄積される。

次に画素ｐＨ〜１ｎがＢ画素領域７１ｃに対応した位置
に移動すると、スイッチ７２ｃが左側から順次選択的に
オン状態とされることにより、画素ｐＨ〜１ｎの青色の
情報が共通出力線７３Ｃに電気信号として順次現れ、こ
れがＡ／Ｄ変換器７４ｃでディジタル値に変換された後
、遅延レジスタ７６に転送されて遅延レジスタ７６の１
〜ｎ段目に蓄積される。同様にして、Ｇ画素領域１１ｂ
から画素ｐＨ〜１ｎの緑色の情報が抽出され、遅延レジ
スタ７５の１〜ｎ段目に蓄積される。

更に、Ｒ画素領域７１ａから画素ｐＨ〜１ｎの赤色の情
報が抽出される。遅延レジスタ７５７６．７７は一定の
クロックで転送動作しているので、Ａ／Ｄ変換器７４ａ
から画素Ｐ１１〜１ｎの赤の信号が順次抽出されるとき
、それに同期して遅延レジスタ７５．７６．７７がら同
一画素の緑青の各色信号及び輝度信号が得られる。以下
、他の画素Ｐ２１〜２ｎ、Ｐ３１〜３ｎ、・・・・・・
の情報も同様にして読み取られる（特開昭６０−１１３
５７３号公報参照）。

（発明が解決しようとする課題） しかしながら上記構成によると、各受光素子アレイから
電気信号を抽出するには、それぞれ列毎に別個の駆動回
路を必要とするため高価になるという欠点がある。

また、中央２列の受光素子アレイを構成する画素電極６
１ｂ、６１ｃからの引き出し電ｆｆ１６２ｂ。

６２ｃと、その外側の受光素子アレイを構成する画素電
極６１ａ、６１ｄからの引き出し電極６２ａ、６２ｄと
は、その長さが異なるため配線容量が異なってしまう、
従って、同じ光量が各受光素子アレイに照射し各受光素
子で発生ずる電荷（Ｑ、＝ＣＶ）が同じであっても、配
線容量（Ｃ）が異なるため出力電圧（Ｖ）にバラツキが
生じてしまうという欠点があった。

本発明は上記実・ｉｎに鑑みてなされｆ、−もので、複
数列の受光素子アレイを一つの駆動回路で駆動すること
ができるとともに、各受光素子アレイ間での感度のバラ
ツキを少なくすることができるイメジセンサの構造及び
その駆動方法を提供することを目ｎ勺とする。

（５題を解決するための手段） 上記従来例の問題点を解消するため請求項１のイメージ
センサは、複数ビットの受光素子を主走査方向にライン
状に配列して成る受光素子アレイを副走査方向に複数列
並設した受光素子アレイ列と、該受光素子アレイ列から
一つの受光素子アレイを選択するため前記各受光素子に
設けたスイッチング素子とを具備することを特徴として
いる。

また、請求項２のイメージセンサの駆動方法は、複数列
の受光素子アレイの各受光素子に接続されたスイッチン
グ素子を各列毎に選択的にオンし、各受光素子に蓄積さ
れた電荷を各列のそれぞれ対応するビット同士を接続す
る共通配線へ転送し、該共通配線を介して接続される駆
動回路により前記転送された電荷を時系列的に抽出する
ことを特徴としている。

（作用） 本発明によれば、スイッチング素子をオン・オフするこ
とにより、複数の受光素子アレイから−の受光素子アレ
イを選択して駆動回路に接続することができ、また、受
光素子アレイの各受光素子は、各列のそれぞれ対応する
ビット同士を連結する共通配線に接続しているので、各
受光素子の配線８旦は受光索子アレイによって差異が生
じない。

（実施例） 本発明の一実綿例について図面を参照しながら説明する
。

第２図に本実施例によるカラーイメージセンサの平面概
略説明図を示す。

基板１上に、主走査方向Ｘにライン状に配列されるとと
もに副走査方向Ｙに３列に並べられた受光素子２ａ、２
ｂ、２ｃを形成している。受光素子２ａ、２ｂ、２ｃは
、画素領域となる方形状の画素電極、受光素子列に沿う
帯状のアモルファス半導体膜、同じく帯状の共通透明電
極を積層して構成されている。また、受光素子列に直交
するように、この受光素子列に対して多層ｍ造となる共
通配線３が受光素子アレイのｌ’ｉ！！接する受光素子
間にビット毎に形成されている。そして、主走査方向Ｘ
において同一・位置に配置された各受光素子アレイの受
光素子２と、対応するビット同士を副走査方向°Ｙに結
ぶ共通配線３とは、スイッチング素子４を介してそれぞ
れ接続されている。このスイッチング素子４は、薄膜技
術で形成されたＴＰＴで構成されており、受光素子２の
画素電極に接続されたソース電極４ａと、共通配線３の
引き出し部３′の下層にコンタクト孔（図示せず）を介
して接続されたドレイン環ｉ４ｂと、受光素子アレイ毎
に共通して形成するゲート電％４ｃとから成る。そして
、ゲートｔ　［ｉ　４　ｃに信号電圧を与えたときにソ
ース電極４ａ、　　ドレイン電極４ｂ間が導通ずるよう
になっている。

前記共通配線３の一端部は、各受光素子アレイに蓄積さ
れた電荷を抽出する駆動回路を構成するＩＣ千ノブ５に
ボンディングワイヤ６を介して接続されている。

前記共通透明電極上の前記受光素子２ａ、２ｂ２ｃに対
向する位置には、画像情報を色分離するカラーフィルタ
が配置されている。カラーフィルタは、各受光素子アレ
イで異なる色（例えば、受光素子２ａ上に赤、受光素子
２ｂ上に緑、受光索子２Ｃ上に青）が配置されている。

このカラーイメージセンサの等価回路図を示すと第１図
のようになる。

前記受光素子２は、フォトダイオードＤとコンデンサー
Ｃ１を並列に接続して等測的に表わすことができ、この
受光素子２を複数個ライン状に配置して三本の受光索子
アレイを形成している。各受光素子２の一端は各列毎の
共通電極よりＶＢ１ＶＢ２．　ＶＢ３に接続され、また
、Ｌ端はそれぞれスイッチング素子４を構成するＴ　Ｐ
　Ｔに接続されて、いる。ＴＦＴは、受光素子アレイの
主走査方向において対応するビット毎に共通配線３に接
続され、この各共通配線３はＩＣチップ内の駆動回路Ｃ
に接続されている。ＴＰＴのグー１〜電％　４　Ｃはそ
れぞれ各受光素子アレイ毎に接続され、三つのゲート端
子Ｇｌ、Ｇ２．Ｇ３を設けている。

駆動回路Ｃは、前記各共通配線３に接続するバッファア
ンプＡと、このバッファアンプＡと出力線’Ｉ’ｏｕｔ
との間に存しさせたスイッチング素子Ｓ１と、このスイ
ッチング素子８１を順次オンさせるシフトレジスタＳＲ
と、バッファアンプＡの入力側電位をＶＩｌに引き上げ
るためのスイッチング素子８２から構成される。バッフ
ァアンプＡの入力側に接続されるコンデンサＣ２は、共
通配線３の配線容量を等測的に表わしたもので、フォト
ダイオードＤで光電変換された電荷を−・時的に蓄積す
るものである。

次に、このカラーイメージセンサの製造方法について第
３図を参照しながら説明する。第３図は第２図のＩ［−
Ｉ′線断面説明図であり、ＴＰＴと受光素子とを多層構
造により同一基板上に形成している。

先ず、ガラス等から成る基板１上にクロム（Ｃｒ）を１
００ＯＡの膜厚にスパッタリングにより着膜し、次いで
にフォトリソエツチングでパタニングして図の表裏方向
に細長い三列の帯状のゲート電極４ｃ、４ｃ、４ｃを形
成する。

次に、ＳｉＮｘ層１１．ａ−３ｉ：０層１２゜ＳｉＮｘ
層１３をそれぞれ５０００人、１０００Ａ、２０００Ａ
の膜厚でプラズマＣＶＤにより連続して積層する。そし
て、上部のＳｉＮｘ層１３をフォトリソエツチングでパ
ターニングして前記ゲート電＠４Ｃと同一の形状に形成
し、各’Ｉ’　Ｆ　Ｔのチャネル長を規定する絶縁層１
３′を形成する。

次に、ｎ”ａ−３ｉ：Ｈ層１４を１０００への膜厚にプ
ラズマＣＶＤにより＠膜し、さらにその上にクロム（Ｃ
ｒ）層１５を１００ＯＡの膜厚にスパッタリングにより
着膜する。ｎ”ａ−３ｔ：Ｈは、この上に形成する受光
素子の下部電極の金属層１４（この場合、クロム）との
オーミックコンタクトをとるためであり、またｎａ−３
ｔ：Ｈ上に形成するクロム（Ｃｒ）は、受光素子の下部
電極になるとともに、後述する工程でこの上に形成され
る配線中のＡＩがａ−３ｉ：８層に拡散するのを防いで
いる。そして、クロム（Ｃｒ）層１５をフォトリソエツ
チングでパターニングして各画素毎（図の表裏方向）に
分離する画素電極１５′を形成する。

更にこの上に、ａ−８ｉ：８層１６を１．５μｍの膜厚
にプラズマＣＶＤで着膜し、次いでＩＴＯ層１７を８０
０Ａの膜厚にスパッタリングにより＠膜する。

次に、Ｉ’ｒ”０７１１１７．　ａ−３ｉ　：　８層１
６をフォトリソエツチングによりパターニングして図の
表裏方向に帯状となる三列の共通電極１７’、光導電層
１６′を形成して三列の受光素子アレイを構成する。

次に、クロム（Ｃｒ）層１５及びｎ”ａ−３ｉニドＩ層
１４をフォトリソエツチングによりパターニングして、
前記三列の受光素子アレイに対応するように分離して形
成するとともに、ＴＰＴのチャネル長を規定する絶縁層
１３′上部にスリット１８．１８．１８を形成する。更
にａ−３ｉ：０層１２をフォトリソエツチングによりパ
ターニングして、前記三列の受光素子アレイに対応する
ように分離し、画素電極１５′に接続するソース電極４
ａ、スリット１８を挟んで反画素電［１５′側に配置す
るドレイン電極４ｂを形成した’Ｔ”　Ｆ　Ｔから成る
スイッチング素子を構成する。

次に、ポリイミドをスピンコーティングして三列の受光
素子アレイ間を絶縁するとともに、全体を覆う眉間絶縁
ＷＡ１９を１．５μｍの膜厚に形成する。そして、各Ｔ
　Ｆ　Ｔのドレイン電％４ｂ上にフォトリソエツチング
によりコンタクト孔２０２０．２０を形成する。そして
、アルミニウム（ＡＩ）を１．５μｍの膜厚にスパッタ
リングにより着膜した後にフォトリソエツチングにより
パターニングし、副走査方向に同位置にある受光素子に
接続、された各’Ｉ’　Ｆ　Ｔのドレイン電極４ｂに前
記コンタクト孔２０，２０．２０を介して接続される共
通配線３を形成する。

そして、全体をポリイミド膜（図示せず）で被覆し、こ
のポリイミド膜上にゼラチンｐＡ（他にはカゼイン、ポ
リビニルアルコール、ポリビニルとロリドン等）を塗布
し、重クロム酸塩で感光化したものをフォトリン法によ
りパターニングして有機色素を染色する工程をそれぞれ
の色について合計三回行ない、受光素子アレイ上にそれ
ぞれ赤緑　青の帯状のフィルタ層（図示せず）を形成す
る。

最後に、前記各共通配線３の端部をボンディングワイヤ
６を介してＩＣチップ５に接続する。

本実施例では、ａ−３ｉ：Ｈを用いた逆スタガ式の’Ｉ
’　Ｆ　Ｔ　？！：ｆｆｆｉ用したか、ａ−３ｉ：Ｈに
代えてｐｏｌｙ−ｓｉを用いてよい。

上記カラーイメージセンサの駆動方法について、第４図
のタイミングチャート及び第１図を参照しながら説明す
る。

第１列の受光素子アレイに蓄積された電荷を読み出すに
は、第１列の各受光素子２に接続された’Ｉ’　Ｆ　Ｔ
ノケ−トＧ　１をｒ　ＨＪ　ニＬ　テ、ＴＦＴから成る
スイッチング素子４をオンにする。その結果、受光素子
アレイの各受光素子２で発生した電荷は共通前ｆｆ１３
に転送され、各コンデンサＣ２に蓄積される。受光素子
２側と共通配線３側の電圧が平衡状態になった後、ゲー
トＧ１を「Ｌ」にしてスイッチング素子４をオフし転送
を終了する。

シフＩ・レジスタＳＲは、読み取り信Ｊｉ３Ｄｉｎが与
えられると順次スイッチング素子Ｓ２をオンにする信号
を出力する。スイッチング素子Ｓ２か順次オンすると、
前記コンデンサＣ２に蓄積された電気信号がバッファア
ンプＡで増幅されて出力線Ｔａｕｔに時系列的に抽出さ
れ、原稿面の一列に対する各ビットの情報が得られる。

そして、第１列の受光素子アレイをリセットするため、
ゲー）Ｇｌとリセット端子ＤＲをｒ　Ｈ。

にして、コンデンサＣ１とコンデンサＣ２との残留電荷
を排除し、各共通配線の電位をリセッ１〜電位にした後
、ゲートＧ１及びリセット端子Ｄ　Ｉｔを「Ｌ」にする
。

以上の動作を第２列及び第３列の受光素子アレイで行な
うことにより、各ラインの信号を一列分の駆動回路で読
み取ることができる。各受光素子アレイ上には、各色の
フィルタ（Ｒ，Ｇ、Ｂ）が配置されているので、色分離
されたＲ信号、Ｇ信号、Ｂ信り・の情報を得ることがで
きる。

尚、図中ａ、、、、ａ、は電荷転送期間、ｂｂ、、ｂ、
は各列の読み取り期間、Ｃ，、ｃＣ３は各列のリセット
期間である。

また、各受光素子による電荷の蓄積は受光素子アレイ毎
の転送直前まで行われる（第４図に示した蓄積時間参照
）。従って、第１列の受光素子アレイからの信号を読み
出している間に、第２列及び第３列の受光素子アレイに
おいては電荷を蓄積することができるので効率的である
。

本実施例では、玉料の受光素子アレイを等間隔で形成し
たが、受光素子アレイを第５図のように配置してもよい
。図中、第２図と同一・部分については同一符号を付し
ている。

（発明の効果） 上述したように本発明によれば、複数ビットの受光素子
を主走査方向にライン状に配列して成る受光素子アレイ
を副走査方向に複数列並設した受光素子アレイ列と、該
受光素子アレイ列から一つの受光素子アレイを選択する
ため前記各受光素子に設けたスイッチング素子とを具備
し、前記スイッチング素子をオン・オフすることにより
、前記複数の受光素子アレイから一つの受光素子アレイ
を選択して駆動回路に接続することができるので、複数
列の受光素子アレイを一つの１枢動回路で駆動すること
ができ、複数列の受光索子アレイを有するイメージセン
サを安価に提供することかできる。

また、受光素子アレイの各受光素ｒ−は、各列のそれぞ
れ対応するビット同士を連結する共通配線に接続してい
るので、各受光素子の配線容量は受光素子アレイによっ
て差異が生じることかなく、配線容量の差による出力の
バラツキを防ぐことができる。

【図面の簡単な説明】

第１図は本発明のイメージセンサの一実施例を示す等価
回路図、第２図は同上の平面概略説明図、第３図は第２
図のＩ［［−１１１’線断面説明図、第４図はイメージ
センサを駆動するためのタイミングチヤード図、第５図
はイメージセンサの他の実維例を示す平面概略説明図、
第６図は従来のカラーイメージセンサの平面説明図、第
７図は第６図の■ｖ■′線断面説明図、第８図は第６図
のカラーイメージセンサの駆動回路説明図、第９図は画
像読み取り動作を説明するための図である。 １・・・・・・基板 ２・・・・・・受光素子 ３・・・・・・共通配線 ４・・・・・・スイッチング素子 Ｃ・・・・・・駆動口・路 第６図 第７図 第８図 ７４ｄ ／’／

Claims (2)

【特許請求の範囲】
1. （１）複数ビットの受光素子を主走査方向にライン状に
   配列して成る受光素子アレイを副走査方向に複数列並設
   した受光素子アレイ列と、該受光素子アレイ列から一つ
   の受光素子アレイを選択するため前記各受光素子に設け
   たスイッチング素子とを具備することを特徴とするイメ
   ージセンサ。
2. （２）複数列の受光素子アレイの各受光素子に接続され
   たスイッチング素子を各列毎に選択的にオンし、各受光
   素子に蓄積された電荷を各列のそれぞれ対応するビット
   同士を接続する共通配線へ転送し、該共通配線を介して
   接続される駆動回路により前記転送された電荷を時系列
   的に抽出することを特徴とするイメージセンサの駆動方
   法。