JPH01109974A

JPH01109974A - カラーイメージセンサ

Info

Publication number: JPH01109974A
Application number: JP62268498A
Authority: JP
Inventors: Masahiro Fujiwara; 正弘藤原; Masataka Ito; 政隆伊藤; Shuhei Tsuchimoto; 修平土本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-10-23
Filing date: 1987-10-23
Publication date: 1989-04-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、イメージスキャナ、ディジタルコピア、ファ
クシミリ等の画像入力装置に用いられるカラーイメージ
センサに関するものである。

〈従来の技術〉従来、カラー画像の読み取りには、ＣＣＤセンサ、ＭＯ
Ｓ型センナ等のＩＣセンサの各画素ごとにカラーフィル
タを設けた１次元ＩＣセンサの上に縮小光学系を通して
原稿像を投映して読み取る方法、原稿と同じ長さの長尺
１次元密着型イメージセンサを用いてフィルタを切り換
えながら３〜４回走査する方法、赤、緑、青等の光源を
切り換えながら走査する方法等が用いられてきた。

〈発明が解決しようとする問題点〉上述の従来の方法において、ＩＣセンサを用いる方法で
は、縮小光学系の光路長が数十ｃｍ程度必要であるため
、装置の小型化が困難であり、きらに、赤、緑、青の３
素子で１つの画素が構成されるため、分解能が低い。ま
た、フィルタや光源を切り換える方法では、分解能の低
下はないが、切り換えのためのシステムが大損りになる
上に、切り換えに長時間を要することから、原稿読み取
りの速度が遅い。

上述の問題を解決するために、複数の受光素子を３行な
いし４行に配列し、各行にカラーフィルタを設け、カラ
ー読み取りを行なうカラーイメージセンサが提案されて
いる。しかし、この方法では、各画素ごとに独立して信
号出力が必要であるため、電極パターンが複雑化し、さ
らに走査回路との接続配線数が膨大になる。この場合、
配線を減らすためにマトリックス配線を形成すると、画
素間のクロストークが問題となる。従来では、受光部に
クロストーク防止用のダイオードを形成したりしていた
が、蓄積動作型のカラーイメージセンサでは効果的では
なかった。

〈問題点を解決するための手段〉本発明のカラーイメージセンサは、絶縁性基板上にマト
リックス状に配置された受光素子の１個ごとにこの受光
素子に接続された薄膜トランジスタと、同一行の薄膜ト
ランジスタのゲート電極が接続されたＸ電極と、同一列
の薄膜トランジスタのソースまたはドレインが接続され
たＸ電極と、Ｘ電極とＸ電極を選択走査する走査手段と
を備える。

〈作用〉本発明に係るカラーイメージセンサは、受光素子ごとに
配設された薄膜トランジスタのゲート電極と信号出力電
極とをマトリックス回路化することにより、走査回路と
の接続本数を低減し、さらに、薄膜トランジスタを行ご
とにオン、オフすることによって、受光素子間のクロス
トークを防止する。

〈実施例〉第１図は、蓄積動作型カラーイメージセンサの回路構成
を示す。図において、Ｐ１〜Ｐｆｆ１１は受光素子、Ｔ
、〜Ｔ３７は薄膜トランジスタ、Ｘ　Ｉ””’　Ｘ　−
はＸ電極、Ｙｌｌ　Ｙ２．Ｙ３はＸ電極、１０１，２０
１は走査回路である。

このカラーイメージセンサは、３行ｎ列のマトリックス
構成であり、各行がそれぞれ赤、緑、青に対応する。さ
らに、モノクロ画像を読み取る場合などのために、フィ
ルタを設けない受光素子のラインをもう１行付は加えて
もよい。

複数の受光素子Ｐ、〜Ｐｓｎと薄膜トランジスタＴｌ　
ｈＴ３ｎのそれぞれ１個ごとに受光素子と薄膜トランジ
スタとが対を形成し、これらの受光素子と薄膜トランジ
スタの対が絶縁性基板（図示せず）上にマトリックス状
に配置されている。薄膜トランジスタＴ１〜Ｔｅ１％の
それぞれのソース又はドレインは受光素子Ｐ１〜Ｐ３．
．とそれぞれ接続され、同一行の薄膜トランジスタＴ、
〜Ｔ、、Ｔ、や、〜Ｔ２７゜Ｔ　２　ｎ　＋　ｌ−Ｔ　
３　ｎのゲート電極は、それぞれ共通のＹ電極Ｙｌｌ　
Ｙｚ、Ｙ３に接続されている。Ｙ電極Ｙｌ。

Ｙ２．Ｙ、の他端は、走査回路２０１に接続されている
。薄膜トランジスタＴ１〜Ｔ、ｆｉの他方の電極は、列
方向に共通のＸ電極Ｘ、−Ｘ、に接続されている。Ｘ電
極Ｘ、〜Ｘ７の他端は、走査回路１０１に接続されてい
る。受光素子Ｐ、〜Ｐｉｎの共通電極には、電源ライン
ＶＤＤが接続されている。走査回路１０１の他方側は、
図示しない信号転送回路に接続されている。本実施例で
は、信号転送回路として、ＣＯＤが用いられる。カラー
フィルタは、各行ごとにそれぞれ赤、緑、青のフィルタ
が配置される。

以下、動作について説明する。

第２図はＹ電極Ｙ＋、Ｙｔ、Ｙ２の信号波形及び出力信
号波形を示す。まず、１行目のＹ電極Ｙ。

に電圧を印加し、１行目の薄膜トランジスタＴ。

〜Ｔｎをオン状態にして、受光素子Ｐ１〜Ｐ、、に蓄積
された信号電荷をＣＯＤに転送する。その後、薄膜トラ
ンジスタＴ、〜Ｔ、、をオフ状態にして、信号電荷を再
び蓄積する。

転送された信号電荷は、ＣＯＤにより順次出力゛される
。１行分の信号の出力が終了した時点で、２行目のＹ電
極Ｙ２に電圧を印加し、上述と同様の動作で信号を出力
する。同様に、３行目の信号を出力する。各行ごとにカ
ラーフィルタが設置されているので、赤、緑、青の順に
１行ごとの信号が出力されることになる。副走査方向の
位置のずれは、メモリ上で容易に補正することができる
。

以下、副走査方向に走査することにより、カラー画像を
読み取ることができる。

第３図はこのカラーイメージセンサを構成する素子の平
面構造を示し、第４図はそのＡ−Ａ　’矢視断面構造を
示す。絶縁性基板１上にＹ電極２゜Ｘ電極３．薄膜トラ
ンジスタ４．受光素子５が形成されている。薄膜トラン
ジスタ４は、ｎ型非晶質シリコン（以下、ａ−３ｉと略
称する）層からなるソース電極６とドレイン電極７，１
型ａ　−３ｉ層８．非晶質窒化シリコン（以下、ａ　−
３ｉＮｘと略称する）Ｎ９並びにゲート電極１０から構
成されている。薄膜トランジスタ４のソース電極６は、
下部電極１１に接続されており、ドレイン電極７はＸ電
極３に接続されている。薄膜トランジスタ４のゲート電
極１０は、Ｙ電極２に接続されている。受光素子５は、
下部電極１１と透明電極１２との間に受光層１３が形成
されている。透明電極１２は、共通電圧印加電極１４に
接続されている。透明電極１２の上には、カラーフィル
タ１５が形成されている。原稿面（図示せず）からの反
射光は、セルフォックレンズアレイ等の光学系を通じて
受光素子５の受光面上に結像する。

以下、この素子の作製方法を説明する。

まず、コーニング＃７０５９ガラス基板上に、Ｔｉ層を
真空蒸着によって１０００人の膜厚に形成し、エツチン
グによりＹ電極及び薄膜トランジスタのゲート電極を形
成する。次に、プラズマＣＶＤ法により、ａ−３ｉＮｘ
Ｊｉを２０００人。

ｉ型ａ−３ｉ層を２０００人、ｎ型ａ−３ｉ層を３００
人の膜厚でそれぞれ順次形成する。次に、エツチングに
より、ａ−３ｉＪｉをパターニングして逆スタガー型の
薄膜トランジスタを作製する。

続いて、ソース電極、ドレイン電極、受光部下部電極、
共通電圧印加電極を形成する。

受光素子は、まず、下部より順にｎ型ａ−３ｉ層を３０
０人、ｉ型ａ−３ｉ層を１μｍ、ｐ型ａ−３ｉ層を１５
０人の膜厚でそれぞれプラズマＣＶＤ法により形成した
のち、エツチングによ“リバターニングする。次に、Ｉ
ＴＯからなる透明電極を形成し、ｐｉｎフォトダイオー
ドを作製する。

続いて、透明電極の上に各行に対応したカラーフィルタ
を形成する。その後、Ｘ電極とＹ電極の走査回路のＩＣ
をそれぞれ接続し、さらに素子の上部に透明保護膜を形
成する。

本実施例では、薄膜トランジスタの構成材料としてａ−
３ｔを用いたが、その他にポリシリコン等も用いること
ができる。しかし、本発明では、Ｙ電極の選択走査周波
数は、従来のイメージセンサの１行読み取り速度に相当
するため、高い周波数応答を必要としないので、低温プ
ロセスで作製できるａ−３ｉの方が経済的である。

第５図は実時間型カラーイメージセンサの回路構成を示
す。Ｘ電極Ｘ、〜Ｘ１がそれぞれアナログスイッチＳ、
〜Ｓ７を介して電源ライン■。。に接続され、アナログ
スイッチ８１〜Ｓ、の制御端子が走査回路１０２に接続
されている点と、受光素子Ｐ　ｌ　””　Ｐ　１ｎのそ
れぞれの共通電極が負荷抵抗Ｒに接続されている点以外
は、上述の蓄積型と同様の構成である。Ｘ電極は、アナ
ログスイッチＳ、〜Ｓ７と走査回路１０２によって選択
的に電圧が印加される。信号出力は、受光素子Ｐ、〜Ｐ
ａｎの共通電極に接続された負荷抵抗Ｒの両端の電圧を
読み取ることによって行われる。

各絵素ごとの素子の平面構造と断面構造は、第３図及び
第４図と同様である。受光層１３は、−般に光導電型の
ものが用いられる。この光導電型の場合、受光部はサン
ドインチ型セルである必要はなく、プレーナ型セルでも
よい。

以下、動作を説明する。

第６図はＹ電極の信号波形及び出力信号波形を示す。ま
ず、Ｙ電極Ｙ、に電圧を印加すると、薄膜トランジスタ
Ｔ、〜Ｔ７がオン状態になり、薄膜トランジスタＴ□１
〜’ｒｚｎはオフ状態である。この状態で、アナログス
イッチＳ、−Ｓ、を順次開閉していくと、各受光素子Ｐ
１〜Ｐ７の入射光量に対応した抵抗変化を負荷抵抗Ｒの
両端の電圧変化として読み取ることができる。１行目の
読み取りが完了後、Ｙ電極Ｙ２に電圧を印加し、アナロ
グスイッチＳ、−５ｆｉを順次開閉していくと、各受光
素子Ｐ　ｎ＋１　””　Ｐ　ｔｎの信号を読み取ること
ができる。

同様の方法で、受光素子Ｐ　２ｎ＋ｌ　”　Ｐ　３ｎの
信号を読み取ることができる。

この実施例では、Ｙ電極を選択することにより読み取る
べき１行が選択され、アナログスイッチ３１〜Ｓ７と走
査回路１０２により読み取るべき１列に電圧が選択的に
印加されるので、クロストークのない信号読み出しが可
能である。

以下、このカラーイメージセンサの作製方法を説明する
。

薄膜トランジスタと受光素子には、ａ−３ｔが用いられ
る。８膜トランジスタの作製方法は、前述の実施例と同
様である。受光素子は、下部より順にｎ型ａ−３ｉ［が
３０．０人、ｉ型ａ−５ｉ層が１μｍ、ｎ型ａ−３ｉ層
が１５０人の厚さにそれぞれプラズマＣＶＤ法により形
成する。次に、受光部をバクーニングしたのち、ＩＴＯ
からなる透明電極を形成し、その上にカラーフィルタを
配置する。次に、アナログスイ・ノチを含むＸ電極とＹ
電極の走査回路のＩＣを接続する。本実施例では、アナ
ログスイッチを含むＸ電極とＹ電極の選択走査回路を、
ＩＣではなくポリシリコン等の高速応答が可能な薄膜ト
ランジスタに上り形成することもできる。

〈発明の効果〉以上説明したように本発明においては、受光素子ごとに
配設された薄膜トランジスタのゲート電極と信号出力電
極とをマトリックス回路化するとともに、ａ膜トランジ
スタを行ごとにオン、オフする構成としたことにより、
フィルタや光源の切り換えといった複雑な操作を行うこ
となくカラー読み取りができるとともに、電極構成を簡
略化し、クロストークが防止できるといった多くの利点
が得られる。

【図面の簡単な説明】

第１図と第５図は本発明実施例の回路構成を示す図、第２図と第６図は本発明の実施例の信号波形を示す図、第３図は本発明実施例の素子の平面構造を示す図、第４図は本発明実施例の素子の断面構造を示す図である
。１・・・ガラス基板２・・・Ｙ電極３・・・Ｘ電極４・・・薄膜トランジスタ５・・・受光素子６・・・ソース電極７・・・ドレイン電極１０・・・ゲート電極１５・・・カラーフィルタ１０１．２（Ｎ、１０２．２０２・・・走査回路特許出
願人　　　　シャープ株式会社代　理　人　　　　弁理士　西１）新

Claims

【特許請求の範囲】

絶縁性基板上に複数の受光素子がマトリックス状に配置
され且つ受光素子の表面にカラーフィルタが設けられた
カラーイメージセンサにおいて、絶縁性基板上に上記受
光素子とともにマトリックス状に配置され且つ上記受光
素子の１個ごとに上記受光素子に接続された薄膜トラン
ジスタと、同一行の上記薄膜トランジスタのゲート電極
が接続されたＹ電極と、同一列の上記薄膜トランジスタ
のソースまたはドレインが接続されたＸ電極と、上記Ｘ
電極とＹ電極を選択走査する走査手段とを備えたことを
特徴とするカラーイメージセンサ。