JPH03278480A

JPH03278480A - 薄膜半導体装置

Info

Publication number: JPH03278480A
Application number: JP2080009A
Authority: JP
Inventors: Satoru Itabashi; 板橋　哲; Tadashi Ahei; 阿閉　忠司; Hidemasa Mizutani; 英正水谷; Takayuki Ishii; 隆之石井; Hisanori Tsuda; 津田　尚徳; Masato Yamanobe; 山野辺　正人
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-03-27
Filing date: 1990-03-27
Publication date: 1991-12-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、薄膜半導体装置に関する。

〔従来の技術〕

従来より、薄膜半導体装置として、例えば、薄膜トラン
ジスタ（ＴＰＴ）やＴＦＴ型光センサが知られている。

また、薄膜半導体装置は、外部環境から装置本体を保護
するために、あるいは、他の部材等との電気的な絶縁を
取るために保護層が設けられている。このような保護層
として、ポリイミドなどの有機材料を用いた保護層（有
機保護層）が用いられ得ることが知られている。

また、窒化シリコン膜などの無機材料を用いた保護層（
無機保護層）も検討はされているが、素子部あるいは配
線部の全面を完全に覆うには充分でない場合がある。

〔発明が解決しようとしている問題点〕しかしながら、
従来の有機保護層では、水分の浸入を防ぐいわゆる耐湿
性が充分でない場合があり、環境条件によっては水分の
浸入の影響によって半導体装置の特性が劣化するという
問題生ずる場合があった。

例えば、浸入した水分がＴＰＴもしくはセンサ表面に到
達すると、ＴＰＴで言えばオフ電流、センサでいえば暗
電流が増加するという問題が生ずる場合があった。この
オフ電流や暗電流の増加は、半導体装置のＳ／Ｎ比の低
下につながり、ひいては、その半導体装置を用いた電子
機器等の各種装置の性能低下を生じさせてしまう。

本発明は、安定した動作を環境に係わらず続けることの
できる半導体装置を提供することを目的とする。

また、本発明は、保護層のカバレージが向上し、耐湿性
の良好な薄膜半導体装置を提供することを目的とする。

また、本発明は、絶縁基板上に、半導体層、オーミック
コンタクト層、電極をこの順に有し。

その上に保護層が設けられている薄膜半導体装置におい
て、少なくとも前記電極に対して、半導体層が、外側に
張り出す形で段差を形成するように構成されている薄膜
半導体装置を提供することも目的とする。

［問題点を解決するための手段］上記目的を達成する本発明の薄膜半導体装置は、絶縁基
板上に、半導体層、オーミックコンタクト層、電極をこ
の順に有し、その上に保護層が設けられている薄膜半導
体装置において、少なくとも前記電極に対して、半導体
層が、外側に張り出す形で段差を形成するように構成さ
れている事を特徴とする。

このような構成からなる本発明によれば、ＴＰＴもしく
はＴＦＴ型センサ等の薄膜半導体装置の保護層として、
プラズマＣＶＤによって作製した無機保護層として窒化
シリコン膜（以下ＳｉＮ膜と略す）を設けた場合でも、
ＴＰＴなどの素子、あるいは配線部を階段状の断面にす
ることにより、ＳｉＮ膜がカバレージ性良く表面を覆う
ことができる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

（実施例１）第１図（Ａ）、第１図（Ｂ）はそれぞれ本発明の好適な
実施例を示す模式的断面図である。

第２図は、本発明の第１図（Ａ）に示される半導体装置
を作製するための工程図である。

まず、ガラス、石英等の絶縁性の基体１上にＣｒあるい
はＡｌ２等の金属を１０００人の厚さにスパッタ法によ
り堆積させ、所望の形状にバターニングし、ゲート電極
２を形成する。（第２図（ａ））次に、プラズマＣＶＤ法によりゲート絶縁膜となる窒化
シリコン膜（Ｓ　ｉ　Ｎ）膜３、アモルファスシリコン
の半導体層４、アモルファスシリコンにＮ型不純物を含
有させたＮ゛層（最終的に必要部のみ残されてｎ４オ一
ミツクコンタクト層となる）５をそれぞれ３０００人、
４０００人、１５００人堆積させ、さらに、ソース・ド
レイン電極となる例えばＡｌ１等の金属をスパッタ法で
、５０００人堆積させる。（第２図（ｂ））しかる後、ホトレジスト８を塗布し、所望のソース・ド
レインの形状となるようにバターニングし、バターニン
グされたホトレジスト８をマスりとじて、ウェットエツ
チングによって所望の形状にＡｊ２をエツチングする。

この時のウェットエツチングは等方性のエツチングで、
ホトレジスト８の下部のＡβも膜厚とほぼ同じ程度の奥
行きまでエツチングされる。この後、ホトレジスト８を
そのままで、ホトレジスト８をマスクとしてリアクティ
ブ・イオン・エツチング（ＲＩ　Ｅ）によってチャンネ
ル部の不要なＮ′″層５をエツチングして除去する。

リアクティブイオンエツチングは、周知の技術であり、
異方性のエツチングであることは良く知られている。従
ってオーミックコンタクト層５は、ホトレジスト８の形
状にほぼ等しく、ソース、ドレイン電極６よりも外側に
バターニングされ、ソース、ドレイン金属６とオーミッ
クコンタクト層５の形状の断面は、階段状となる。（第
２図（Ｃ））この後、ホトレジスト８を剥離した基板に再びホトレジ
スト９を塗布する。（第２図（ｄ））ホトレジスト９は
隣接する素子間を分離するために用いられるアイソレー
ションマスク用のものである。

ホトレジスト９を所望のアイソレーションパターンにし
たがってバターニングする。この時のパターンは、先の
Ｎ９層５のパターンよりも外側とする。

ホトレジスト９のアイソレーションパターンをマスクに
して、リアクティブ・イオン・エツチングによって半導
体層４、ゲート絶縁膜３をエツチングする。この時半導
体層４、ゲート絶縁膜３はホトレジストマスクの形状に
ほぼエツチングされる。（第２図（ｅ））この後ホトレジスト９をは（離する。（第２図（ｆ））以上の工程によって、ソース、ドレイン電極６の外側に
オーミックコンタクト層５のパターンがあり、さらにそ
の外側に半導体層４、ゲート絶縁膜３のパターンがあり
、断面は、第２図（ｆ）のように階段状となる。

最後に保護層を設けて半導体装置が完成する。

（第１図（Ａ））一般的には、アイソレーション後のスペースが１０ＬＬ
ｍ程度であればアイソレーションパターンのオーミック
コンタクト層からのはみ出し１０は２μｍ程度で十分で
あるが、このはみ出し部１０は保護層の厚さ以上、より
好ましくは１．５倍以上とされるのが好ましい。

上記実施例では、第１図（Ａ）について説明したが、ｎ
′″オーミックコンタクト層５をエツチングするとき、
ソース、ドレイン金属のバターニングマスクのレジスト
８をソース、ドレイン金属のバターニング後はく離し、
ソース、ドレイン金属７をマスクとして０４オ一ミツク
コンタクト層をリアクティブエツチングで除去しても良
い、この場合には、第１図（Ｂ）のようにソース、ドレ
イン金属７とｎ４オーミツクはほぼ同じサイズでバター
ニングされる。第１図（Ｂ）のように、金属、ｎ′″オ
ーミックコンタクト層と半導体層の間で階段状にバター
ニングされていても同じようなカバレージに対する効果
が得られる。

しかしながら、より確実な保護層のカバレージを達成す
るためには、第１図（Ａ）に示される様な構成とするこ
とが好ましい。また、更に、半導体層と絶縁層の端部を
ずらして構成しても良い。

第５図は本実施例のセンサと従来のセンサな用いてそれ
ぞれの暗電流の高温高湿下での変化を調べたものである
。

第５図において、５１は、本実施例、５２は、保護層に
ＳｆＮを用いているが、すべてＲＩＥのエツチングで、
ソース、ドレイン電極、オーミックコンタクト層、半導
体層、絶縁層が同一のマスク形状でアイソレーションさ
れたもの、５３は、上記保護層をポリイミドに変えた場
合の暗電流の変化を示している。

第５図に示されるように、本実施例では、ＳｉＮ膜保護
層が充分にセンサを被覆しているため、水分の透過によ
る暗電流の増加は見られなかった。

（実施例２）第３図は、本発明の構成を配線部に応用した場合の模式
的説断面図である。

配線部は、ガラス当の基体１の上に、絶縁膜３、半導体
層４、オーミックコンタクト層５、ソース・ドレイン電
極に用いられる金属６で構成されている。金属６の外側
にオーミックコンタクト層５が、さらに外側に半導体層
４と絶縁膜３が形成されるようにパターニングされ、階
段状の断面をしている。

本実施例においても、ＳＬＮ膜保護層７による被覆をし
た場合、カバレージよく表面を覆うことができる。

（実施例３）第４図は、本発明をコブラナ型の光センサへ適用したも
のである。本実施例においては、ゲート電極およびゲー
ト絶縁膜が設けられていない点で実施例１と異なってい
る。

即ち１本実施例では、ソース、ドレイン電極６の外側に
オーミックコンタクト層５が、さらにその外側に半導体
層４が形成されるようにバターニングされている。本実
施例では前記したようにゲート電極およびゲート絶縁膜
はないが、やはり階段状の構成をしている。

本実施例においても、ＳｉＮ膜保護層７による被覆ヲし
た場合、カバレージよく表面を覆うことができる。

（実施例４）本発明の別の実施例として、本発明のＴＦＴ型光センサ
ーをファクシミリ等の画像読み取り装置に応用した場合
の側断面図を第６図に示す。第６図において、６１はガ
ラス基板、６２はゲート電極、６３はゲート絶縁膜、６
４は半導体薄膜、６５はオーミックコンタクト層、６６
は上部電極、６７は保護層、６８は接着層、６９は原稿
、７０は耐摩耗層、７１は光源である。

第６図に示されるように光源７１からの入射光は原稿６
９で反射して、光センサの光電変換部に入射して光電変
換される。

第７図に本発明のＴＦＴ型光センサ及びＴＦＴで構成し
た完全コンタクト型センサの回路の平面図の一例を示す
。同図において、２０はマトリクスに形成された配線部
、２１は本発明によるＴＦＴ型光センサを用いた光セン
サ部、２２は電荷蓄積部、２３ａは本発明によるＴＰＴ
を用いた転送用スイッチ、２４ｂは電荷蓄積部２２の電
荷をリセットする本発明によるＴＰＴを用いた放電用ス
イッチ、２５は転送用スイッチの信号出力を信号処理Ｉ
Ｃに接続する引き出し線である。本実施例では光センサ
部２１、転送用スイッチ２３ａ及び放電用スイッチ２３
ｂを構成する光導電性半導体層としてａ−Ｓｉ：Ｈ膜が
用いられ、絶縁層としてプラズマＣＶＤによる窒化シリ
コン膜が用いられている。尚、第７図においては、煩雑
さを避けるために、上下２層の電極配線のみ示し、上記
光導電性半導体層及び絶縁層は図示していない。また上
層電極配線と半導体層との界面にはｎ中層が形成され、
オーミック接合が取られている。

第８図に本発明のＴＦＴ型光センサ及びＴＦＴで構成し
た完全コンタクト型センサの回路の等価回路を示す。同
図において、Ｓｌ、１、Ｓ１１、Ｓ　＋、ｓ、・・・・
ｉｎ、は、第７図の光センサ部２１を構成している光セ
ンサであり、ｉはブロックの番号、１〜ｎはブロック内
のビット数である。（以下Ｓ１．、と記す。）また同図
において、Ｃ１，。は電荷蓄積部２２のコンデンサで、
光センサＳｌ、。

に対応してそれぞれの光電流を蓄積する。また、蓄積コ
ンデンサＣＩ　、　ｎの電荷を負荷コンデンサＣＸｏに
転送するための転送用スイッチ２３ａのトランジスタＳ
Ｔ、、、、電荷をリセットする放電用スイッチ２３ｂの
トランジスタＳＲ，，１も同様に対応している。これら
の、光センサＳ＋、ｎｓ蓄積コンデンサＣＩ、ｎ、転送
用スイッチトランジスタＳＴ、、、、および放電用スイ
ッチトランジスタＳＲｉ　＋、は、それぞれ−列にアレ
イ状に配置され、ｎ個で１ブロツクを構成し、全体とし
てｍ個のブロックに分けられている。たとえば、センサ
が１７２８個で構成されているとすれば、ｎ＝３２、ｍ
＝５４とすることができる。アレイ状に設けられた転送
用スイッチＳ　Ｔ　、、９、放電用スイッチＳＲ，＋１
のゲート電極は、ゲート配線部に接続される。転送用ス
イッチＳＴ、、１のゲート電極は１番目のブロック内で
共通に接続され、放電用スイッチＳＲ１，Ｉｌのゲート
電極は次の順位のブロックの転送用スイッチのゲート電
極に接続される。

マトリクス配線部２１０の共通線（ゲート駆動線Ｇ、、
Ｇ、、Ｇ、、・・・Ｇ、）はゲート駆動部２４６により
ドライブされる。−力信号出力は、マトリクス構成にな
っている引き出し線２３０（信号出力線Ｄ　１．　Ｄ　
ａ、　Ｄ　＊、・・・Ｄ、）を介して信号処理部２４７
（ブロック単位で）接続される。また、光センサＳ　１
．１１のゲート電極は駆動部２５０に接続されて、負の
バイアスが加えられる。かかる構成において、ゲート駆
動線Ｇ　Ｉｌ　Ｇ　ｆｆｉ、　Ｇ　、、・・・Ｇ、には
ゲート駆動部２４６から順次選択パルス（ＶＧＩ、ＶＧ
ｔ、ＶＧ、、・−−ＶＧ、）が供給される。まず、ゲー
ト駆動線にＧ８選択されると、転送用スイッチＳ　Ｔ　
、、　、〜ＳＴ、、！、がＯＮ状態となり、蓄積コンデ
ンサＣ１，１〜Ｃ１，ｎに蓄積された電荷が負荷コンデ
ンサＣＸ１〜ＣＸ、１に転送される。次に、ゲート駆動
線Ｇ２が選択されると、転送用スイッチＳＴ、、１〜Ｓ
Ｔｍ、わがＯＮ状態となり、蓄積コンデンサＣ３，１〜
Ｃ＊、ｌｌに蓄積されり電荷が負荷コンデンサＣＸ、〜
ＣＸ７に転送すれ、同時に放電用スイッチＳＲ，，，−
３Ｒ，，、、より蓄積コンデンサＣＩ、Ｉ％ＣＩ、。の
電荷がリセットされる。以下同様にして、ゲート駆動＃
ａＧ、。

Ｇ４．Ｇａ、　　・・Ｇ、についても選択されて、読み
取り動作が行われる。これらの動作は各ブロックごとに
行われ、各ブロックの信号出力Ｖ　Ｘ　＋　。

ＶＸ２．ＶＸ、、−−−ＶＸ、は信号処理部２４７の入
力り、、Ｄ！、Ｄ、、・・・Ｄｌｌに送られ、シリアル
信号に変換されて出力される。

本発明の半導体装置を利用した光センサを用いた読み取
り装置は、長時間に亙る使用に対しても特性等の劣化が
なく安定した読み取りを行うことができた。

特に高温状態における使用は従来のものと比べて明らか
に安定していた。

尚、本実施例の一次元コンタクトセンサアレイは、第６
図に示すように光センサの上部に耐摩耗層７０を形成し
てセンサの裏面から光源７１により照明し、原稿６９を
読み取るレンズレスのコンタクトセンサアレイのみなら
ず、等倍結像レンズ（たとえば、日本板硝子社製のセル
フォックレンズなど）を用いたコンタクトセンサアレイ
にも使用可能である。

〔発明の効果〕

以上説明したように、本発明は、安定した動作を環境に
係わらず続けることのできる半導体装置を提供すること
ができる。

また、本発明は、保護層のカバレージが向上し、耐湿性
の良好な薄膜半導体装置を提供することができる。

更に、ソース、ドレイン電極よりオーミックコンタクト
層を、さらに半導体層、絶縁膜を外側にはり出した階段
状の断面とすることにより、ＳｉＮ膜のカバレージが向
上し、耐湿性の良好な薄膜半導体装置を提供することが
できる。

【図面の簡単な説明】

第１図（Ａ）及び第１図（Ｂ）はそれぞれ本発明の詳細
な説明するための模式的断面図、第２図は、本発明の実
施例の作製工程を説明する概略的工程図、第３図は、本
発明の配線部での実施例を示す模式的断面図、第４図は
、本発明の別の実施例である光センサの模式的断面図、
第５図は、光センサの暗電流の高温高温下での変化を示
す図、第６図は、本発明の光センサを用いた画像読取装
置の模式的断面図、第７図は、本発明を用いた画像読取
装置の模式的平面図、第８図は、本発明を用いた画像読
取装置の等価回路である。１．６１・・・基体２．６２・・・ゲート電極３．６３・・・ゲート絶縁膜４．６４・・・半導体層５．６５・・・Ｎ゛層（オーミックコンタクト層）６．
６６・・・ソース、ドレイン電極７．６７・・・保護膜６８・・・光電変換部６９・・・原稿７０・・・表面ガラス７１・・・光センサ部７２・・・光源（△）（Ｂ）ワ％Ｚ図

Claims

【特許請求の範囲】

（１）絶縁基板上に、半導体層、オーミックコンタクト
層、電極をこの順に有し、その上に保護層が設けられて
いる薄膜半導体装置において、少なくとも前記電極に対
して、半導体層が、外側に張り出す形で段差を形成する
ように構成されている事を特徴とする薄膜半導体装置。
（２）前記半導体装置の段差は、金属層、オーミックコ
ンタクト層、半導体層の順で外側に張り出す形で構成さ
れている請求項１に記載の薄膜半導体装置。
（３）前記薄膜半導体装置は、基板側からゲート電極、
ゲート絶縁膜、半導体層、オーミックコンタクト層、電
極を有する薄膜トランジスタである請求項１に記載の薄
膜半導体装置。
（４）前記薄膜半導体装置は、基板側からゲート電極、
ゲート絶縁膜、半導体層、オーミックコンタクト層、電
極を有する薄膜トランジスタ型光センサである請求項１
に記載の薄膜半導体装置。
（５）前記薄膜半導体装置は、前記基体側から半導体層
、オーミックコンタクト層、少なくとも１対の電極を有
する光センサである請求項１に記載の薄膜半導体装置。
（６）前記薄膜半導体装置は、前記基体側から少なくと
も半導体層、オーミックコンタクト層、電極からなる配
線を有してなる請求項１に記載の薄膜半導体装置。
（７）前記無機膜が、窒化シリコン膜である請求項１に
記載の薄膜半導体装置。
（８）前記半導体層がアモルファスシリコンである請求
項１に記載の薄膜半導体装置。
（９）前記オーミックコンタクト層がＮ型不純物を含有
するアモルファスシリコンである請求項１に記載の薄膜
半導体装置。