JPH0618260B2 - イメージセンサの製造方法 - Google Patents
イメージセンサの製造方法Info
- Publication number
- JPH0618260B2 JPH0618260B2 JP58170653A JP17065383A JPH0618260B2 JP H0618260 B2 JPH0618260 B2 JP H0618260B2 JP 58170653 A JP58170653 A JP 58170653A JP 17065383 A JP17065383 A JP 17065383A JP H0618260 B2 JPH0618260 B2 JP H0618260B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- image sensor
- photosensitive
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 claims description 105
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 19
- 108091008695 photoreceptors Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 本発明はイメージセンサの製造方法に関する。
従来、イメージセンサはラインセンサとエリアセンサに
大別されており、ラインセンサはフアクシミリなどに、
エリアセンサはビデオカメラなどに用いられている。特
にフアクシミリ用イメージセンサでは、装置の小型化及
び低価格化を目的として密着型ラインセンサの開発が活
発に進められている。この密着型ラインセンサは、全体
の幅が原稿幅と同一寸法で原稿にはほぼ密着して読み取
りを行なうものであり、このため、縮小結像用の光学系
が不要となり装置全体の小型化・低価格化が実現される
と共に、複雑な結像調整が不要になるなど多くの利点を
備えている。しかし、一方では特性が不十分であった
り、信頼性が劣っていたり、大型のセンサ故に実装が困
難であったり、また多数の信号の外部処理が複雑すぎて
コスト的に成立しないなどの欠点を有している。
大別されており、ラインセンサはフアクシミリなどに、
エリアセンサはビデオカメラなどに用いられている。特
にフアクシミリ用イメージセンサでは、装置の小型化及
び低価格化を目的として密着型ラインセンサの開発が活
発に進められている。この密着型ラインセンサは、全体
の幅が原稿幅と同一寸法で原稿にはほぼ密着して読み取
りを行なうものであり、このため、縮小結像用の光学系
が不要となり装置全体の小型化・低価格化が実現される
と共に、複雑な結像調整が不要になるなど多くの利点を
備えている。しかし、一方では特性が不十分であった
り、信頼性が劣っていたり、大型のセンサ故に実装が困
難であったり、また多数の信号の外部処理が複雑すぎて
コスト的に成立しないなどの欠点を有している。
また、イメージセンサでは、感光素子にて得られた僅か
な電気的変化を読み出すために、シリコン薄膜にソース
・ドレイン領域を形成した、特性が良く、制御性に優れ
た薄膜トランジスタを基板上に構成するようになった
が、感光体は低温による形成が良い特性を得るためには
必要であり、同一基板上に両者を特性良く作り込むには
問題があった。
な電気的変化を読み出すために、シリコン薄膜にソース
・ドレイン領域を形成した、特性が良く、制御性に優れ
た薄膜トランジスタを基板上に構成するようになった
が、感光体は低温による形成が良い特性を得るためには
必要であり、同一基板上に両者を特性良く作り込むには
問題があった。
本発明は、このような欠点を一挙に解決するものであ
り、その目的とするところは、高性能で信頼性が高く、
低価格のイメージセンサを提供することにある。
り、その目的とするところは、高性能で信頼性が高く、
低価格のイメージセンサを提供することにある。
かかる本発明は、 第１に、感光素子と当該感光素子を選択する薄膜トラン
ジスタとが基板上に形成されてなるイメージセンサの製
造方法において、 シリコン薄膜に不純物を導入して前記薄膜トランジスタ
のソース・ドレイン領域を形成し、前記薄膜トランジス
タを前記基板上に形成する工程、 前記基板上の絶縁膜上に、前記薄膜トランジスタの形成
工程後に、薄膜感光体層からなる前記感光体素子を形成
する工程、 前記薄膜感光体層と前記薄膜トランジスタのソース・ド
レイン領域の一方とを接続する導電体層を形成する工程
を有し、 前記薄膜トランジスタの形成工程は処理温度が高温の工
程を含み、前記感光体素子の形成工程は処理温度が低温
であることを特徴とする。
ジスタとが基板上に形成されてなるイメージセンサの製
造方法において、 シリコン薄膜に不純物を導入して前記薄膜トランジスタ
のソース・ドレイン領域を形成し、前記薄膜トランジス
タを前記基板上に形成する工程、 前記基板上の絶縁膜上に、前記薄膜トランジスタの形成
工程後に、薄膜感光体層からなる前記感光体素子を形成
する工程、 前記薄膜感光体層と前記薄膜トランジスタのソース・ド
レイン領域の一方とを接続する導電体層を形成する工程
を有し、 前記薄膜トランジスタの形成工程は処理温度が高温の工
程を含み、前記感光体素子の形成工程は処理温度が低温
であることを特徴とする。
第２に、前記薄膜感光体層は、アモルファスシリコンよ
りなることを特徴とする。
りなることを特徴とする。
以下、図面を用いて本発明を詳しく説明する。
第１図は本発明によるイメージセンサの構成を示す回路
図である。Ｎビツト分のエレメントがライン状に配置さ
れており、それぞれのエレメントはスキヤン回路１０
１，スイツチング回路１０２，感光部１０３から構成さ
れる。スキヤン回路１０１は基本的にはシフトレジスタ
１０４であり、薄膜トランジスタでこれを形成しイメー
ジセンサ内に内蔵することが可能であるが、場合によっ
ては外付けにしても構わない。スキヤン回路の出力１０
５は、スイツチング回路１０２のスイツチング用薄膜ト
ランジスタ１０６のゲートに入力され、薄膜トランジス
タ１０６のＯＮ／ＯＦＦを制御する。基本動作は次の通
りである。感光部１０３内の容量１０７にあらかじめ電
荷を充電しておく。光が照射されると、その光量に応じ
て抵抗１０８が変化し、それに伴ない容量１０７に蓄え
られていた電荷が放電し、点１０８の電位が変化する。
スキヤン回路１０４の信号によってスイツチング用薄膜
トランジスタ１０６がＯＮすると、点１０８の電位が出
力ラインＶOUTに読み出される。この動作が各エレメン
トごとに、順次行なわれる。この結果、各感光部１０３
に入射した光の光量に応じた光電変換が実現されること
になる。
図である。Ｎビツト分のエレメントがライン状に配置さ
れており、それぞれのエレメントはスキヤン回路１０
１，スイツチング回路１０２，感光部１０３から構成さ
れる。スキヤン回路１０１は基本的にはシフトレジスタ
１０４であり、薄膜トランジスタでこれを形成しイメー
ジセンサ内に内蔵することが可能であるが、場合によっ
ては外付けにしても構わない。スキヤン回路の出力１０
５は、スイツチング回路１０２のスイツチング用薄膜ト
ランジスタ１０６のゲートに入力され、薄膜トランジス
タ１０６のＯＮ／ＯＦＦを制御する。基本動作は次の通
りである。感光部１０３内の容量１０７にあらかじめ電
荷を充電しておく。光が照射されると、その光量に応じ
て抵抗１０８が変化し、それに伴ない容量１０７に蓄え
られていた電荷が放電し、点１０８の電位が変化する。
スキヤン回路１０４の信号によってスイツチング用薄膜
トランジスタ１０６がＯＮすると、点１０８の電位が出
力ラインＶOUTに読み出される。この動作が各エレメン
トごとに、順次行なわれる。この結果、各感光部１０３
に入射した光の光量に応じた光電変換が実現されること
になる。
第２図は本発明によるイメージセンサの実施例の前提と
なる構成を示す例であり、スイツチング用薄膜トランジ
スタと感光部の構造を示す断面図である。ガラス、石
英，セラミツク等の基板２０１上に薄膜トランジスタ２
０２と感光部２０３が形成されている。薄膜トランジス
タ２０２は、チヤネル領域となる半導体薄膜２０４，ソ
ース領域２０５，ドレイン領域２０６，ゲート絶縁膜２
０７，ゲート電極２０８，層間絶縁膜２０９，ソース電
極２１０，ドレイン電極２１１から構成され、ソース電
極２１０は出力ラインを、またドレイン電極２１１は薄
膜感光体層の電極をそれぞれ成している。感光部２０３
は電極２１１，接地ライン２１２，薄膜感光体層２１３
から構成される。薄膜感光体層２１３には、アモルフア
スシリコン，セレン、あるいはカドミウムセレンなどの
光に敏感な半導体薄膜が用いられる。ここに見られるよ
うに感光部の容量としては、薄膜感光体層自体の有する
容量が用いられる。
なる構成を示す例であり、スイツチング用薄膜トランジ
スタと感光部の構造を示す断面図である。ガラス、石
英，セラミツク等の基板２０１上に薄膜トランジスタ２
０２と感光部２０３が形成されている。薄膜トランジス
タ２０２は、チヤネル領域となる半導体薄膜２０４，ソ
ース領域２０５，ドレイン領域２０６，ゲート絶縁膜２
０７，ゲート電極２０８，層間絶縁膜２０９，ソース電
極２１０，ドレイン電極２１１から構成され、ソース電
極２１０は出力ラインを、またドレイン電極２１１は薄
膜感光体層の電極をそれぞれ成している。感光部２０３
は電極２１１，接地ライン２１２，薄膜感光体層２１３
から構成される。薄膜感光体層２１３には、アモルフア
スシリコン，セレン、あるいはカドミウムセレンなどの
光に敏感な半導体薄膜が用いられる。ここに見られるよ
うに感光部の容量としては、薄膜感光体層自体の有する
容量が用いられる。
本発明の特徴は薄膜トランジスタの上に薄膜感光体層を
形成するだけで高性能なイメージセンサが実現できると
いう簡便さにある。これによって高性能なイメージセン
サが極めて安価に提供できる。
形成するだけで高性能なイメージセンサが実現できると
いう簡便さにある。これによって高性能なイメージセン
サが極めて安価に提供できる。
第３図は第２図に示したイメージセンサの１ビツト分の
パターンレイアウト図である。薄膜トランジスタ３０１
はソース領域３０３，ドレイン領域３０４，ゲート電極
３０５，コンタクトホール３０６，ソース電極３０７，
ドレイン電極３０８から構成され、ソース電極３０７は
出力ラインを成している。ゲート電極３０５は、スキヤ
ン回路の出力につながっている。感光部３０２は電極３
０８，接地ライン３０９，薄膜感光体層３１０から構成
される。
パターンレイアウト図である。薄膜トランジスタ３０１
はソース領域３０３，ドレイン領域３０４，ゲート電極
３０５，コンタクトホール３０６，ソース電極３０７，
ドレイン電極３０８から構成され、ソース電極３０７は
出力ラインを成している。ゲート電極３０５は、スキヤ
ン回路の出力につながっている。感光部３０２は電極３
０８，接地ライン３０９，薄膜感光体層３１０から構成
される。
第４図は、第２図に示したイメージセンサの製造方法を
示す図である。まず第４図(a)のように基板４０１上に
適当な半導体薄膜４０２を堆積させた後、所望のパター
ンを形成する。次に第４図(b)のようにゲート絶縁膜４
０３を形成する。
示す図である。まず第４図(a)のように基板４０１上に
適当な半導体薄膜４０２を堆積させた後、所望のパター
ンを形成する。次に第４図(b)のようにゲート絶縁膜４
０３を形成する。
この際、半導体薄膜４０２がシリコン薄膜であれば熱酸
化法を用いることができる。あるいは、化学気相成長法
やスパツタ法などにより、絶縁膜を外部から堆積させて
も良い。さらに、ゲート電極４０４を堆積させて、所望
のパターンを形成する。次に第４図(c)のように、イオ
ン打ち込み法により、リン・ヒ素あるいはボロンなどの
適当な不純物を添加して、ソース領域４０５及びドレイ
ン領域４０６を形成する。このことによって、チャネル
領域、ソース領域及びドレイン領域は、ゲート電極に対
して自己整合的（セルフアライン）に形成される。イオ
ン打ち込み法の代わりに熱拡散法を用いても良い。次に
第４図(d)のように、層間絶縁膜４０７を堆積させた後
コンクタトホールを開口する。さらに、適当な導電材料
を堆積させた後、所望のパターニングを行ないソース電
極４０８，ドレイン電極４０９，接地ライン４１０を形
成する。最後に第４図(e)のように、薄膜感光体層４１
１を堆積させた後、所望のパターンを形成してイメージ
センサは完成する。
化法を用いることができる。あるいは、化学気相成長法
やスパツタ法などにより、絶縁膜を外部から堆積させて
も良い。さらに、ゲート電極４０４を堆積させて、所望
のパターンを形成する。次に第４図(c)のように、イオ
ン打ち込み法により、リン・ヒ素あるいはボロンなどの
適当な不純物を添加して、ソース領域４０５及びドレイ
ン領域４０６を形成する。このことによって、チャネル
領域、ソース領域及びドレイン領域は、ゲート電極に対
して自己整合的（セルフアライン）に形成される。イオ
ン打ち込み法の代わりに熱拡散法を用いても良い。次に
第４図(d)のように、層間絶縁膜４０７を堆積させた後
コンクタトホールを開口する。さらに、適当な導電材料
を堆積させた後、所望のパターニングを行ないソース電
極４０８，ドレイン電極４０９，接地ライン４１０を形
成する。最後に第４図(e)のように、薄膜感光体層４１
１を堆積させた後、所望のパターンを形成してイメージ
センサは完成する。
第７図は本発明によるイメージセンサの実施例であり、
スイッチング用薄膜トランジスタと感光部の構造を示す
断面図である。基板７０１上に薄膜トランジスタ７０２
と感光部７０３が形成されている。薄膜トランジスタ７
０２の構成は第２図に示した前提となる構成例と同一で
ある。本実施例の特徴は、感光部７０３の電極構造にあ
る。一般に薄膜感光体層７０４の膜質は、堆積させる下
地の影響を受けて微妙に変化するが、本実施例では薄膜
感光体層を絶縁膜７０５上のみに形成するため均一な膜
質を得ることができる。第２図に示した例では、薄膜感
光体層２１３は絶縁膜２０９上と電極２１１，２１２上
に形成されるため、膜厚が変わり、その膜質に変化が生
じる。本実施例ではこのような影響を除去することがで
きる。また、基板上に直接形成されるものでないため、
基板側からの不純物が混入しない。
スイッチング用薄膜トランジスタと感光部の構造を示す
断面図である。基板７０１上に薄膜トランジスタ７０２
と感光部７０３が形成されている。薄膜トランジスタ７
０２の構成は第２図に示した前提となる構成例と同一で
ある。本実施例の特徴は、感光部７０３の電極構造にあ
る。一般に薄膜感光体層７０４の膜質は、堆積させる下
地の影響を受けて微妙に変化するが、本実施例では薄膜
感光体層を絶縁膜７０５上のみに形成するため均一な膜
質を得ることができる。第２図に示した例では、薄膜感
光体層２１３は絶縁膜２０９上と電極２１１，２１２上
に形成されるため、膜厚が変わり、その膜質に変化が生
じる。本実施例ではこのような影響を除去することがで
きる。また、基板上に直接形成されるものでないため、
基板側からの不純物が混入しない。
このように構成された本発明のイメージセンサは、多く
の特徴・効果を有している。まず、第１に、スイツチン
グトランジスタさらにはスキヤン回路までを内蔵したイ
メージセンサを極めて簡単に実現できる点である。第４
図を参照して説明すると、(a)から(d)までの工程は薄膜
トランジスタを形成するために必要となるものである。
さらにその工程中に接地ライン４１０も形成される。し
たがって、(e)のように薄膜感光体層４１１を堆積させ
て、トランジスタのドレイン電極４０９と接地ライン４
１０を接続するだけでイメージセンサは完成する。すな
わち、薄膜トランジスタの上に薄膜感光体層を堆積させ
るだけでイメージセンサが実現できる。パターン形成工
程はわずか５工程で済む。このうち４工程は薄膜トラン
ジスタを形成するために必要となるものである。
の特徴・効果を有している。まず、第１に、スイツチン
グトランジスタさらにはスキヤン回路までを内蔵したイ
メージセンサを極めて簡単に実現できる点である。第４
図を参照して説明すると、(a)から(d)までの工程は薄膜
トランジスタを形成するために必要となるものである。
さらにその工程中に接地ライン４１０も形成される。し
たがって、(e)のように薄膜感光体層４１１を堆積させ
て、トランジスタのドレイン電極４０９と接地ライン４
１０を接続するだけでイメージセンサは完成する。すな
わち、薄膜トランジスタの上に薄膜感光体層を堆積させ
るだけでイメージセンサが実現できる。パターン形成工
程はわずか５工程で済む。このうち４工程は薄膜トラン
ジスタを形成するために必要となるものである。
したがって製造コストが安く、また高い歩留りも実現で
きるため、極めて安価にイメージセンサを提供できる。
また、スキヤン回路を薄膜トランジスタで構成して内蔵
すれば、必要な信号処理の大部分をイメージセンサ内で
行なうことができるため、外部との接続端子数を大幅に
低減させることが可能となり、実装が極めて容易となる
と共に、複雑な外部処理が不要となり、コスト的に極め
て有利である。
きるため、極めて安価にイメージセンサを提供できる。
また、スキヤン回路を薄膜トランジスタで構成して内蔵
すれば、必要な信号処理の大部分をイメージセンサ内で
行なうことができるため、外部との接続端子数を大幅に
低減させることが可能となり、実装が極めて容易となる
と共に、複雑な外部処理が不要となり、コスト的に極め
て有利である。
第２に、本発明では薄膜感光体層をいわゆる横導電型と
して用いるため、薄膜感光体層のピンホールなどの欠陥
の影響を無視することができる。密着型ラインセンサで
は、その大きさが読み取る原稿の幅と同一になるため大
型にならざるを得ない。この大きなサイズのセンサ内
に、無欠陥の薄膜感光体層を形成することは極めて困難
であり不可能に近い。本発明では薄膜感光体層を横導電
型として用いるため、たとえ薄膜感光体層にピンホール
などの欠陥が存在しても、ほとんど正常に動作する。こ
のため極めて高歩留りでイメージセンサを製造すること
が可能となる。
して用いるため、薄膜感光体層のピンホールなどの欠陥
の影響を無視することができる。密着型ラインセンサで
は、その大きさが読み取る原稿の幅と同一になるため大
型にならざるを得ない。この大きなサイズのセンサ内
に、無欠陥の薄膜感光体層を形成することは極めて困難
であり不可能に近い。本発明では薄膜感光体層を横導電
型として用いるため、たとえ薄膜感光体層にピンホール
などの欠陥が存在しても、ほとんど正常に動作する。こ
のため極めて高歩留りでイメージセンサを製造すること
が可能となる。
第３に、本発明では薄膜トランジスタを形成する半導体
薄膜と感光体を形成する半導体薄膜をそれぞれ自由に選
択することができ、最適化が可能である。例えば、多結
晶シリコンで薄膜トランジスタを形成し、アモルフアス
シリコンで感光体層を形成することが可能である。ま
た、薄膜トランジスタでは結晶性を改善し表面準位を消
滅させて高性能な特性を実現するために、高温で作製す
ることが望ましいが、本発明ではこれも可能となる。す
なわち、高温で薄膜トランジスタを作製しておいて、そ
の上に低温で感光体層を形成する。一般に感光体層は低
温で形成することが要求される。このように本発明では
薄膜トランジスタと感光体層とをそれぞれ別々に最適化
させることが可能となり、高めて高性能なイメージセン
サを実現することが可能となる。
薄膜と感光体を形成する半導体薄膜をそれぞれ自由に選
択することができ、最適化が可能である。例えば、多結
晶シリコンで薄膜トランジスタを形成し、アモルフアス
シリコンで感光体層を形成することが可能である。ま
た、薄膜トランジスタでは結晶性を改善し表面準位を消
滅させて高性能な特性を実現するために、高温で作製す
ることが望ましいが、本発明ではこれも可能となる。す
なわち、高温で薄膜トランジスタを作製しておいて、そ
の上に低温で感光体層を形成する。一般に感光体層は低
温で形成することが要求される。このように本発明では
薄膜トランジスタと感光体層とをそれぞれ別々に最適化
させることが可能となり、高めて高性能なイメージセン
サを実現することが可能となる。
第４に、セル選択用薄膜トランジスタ２０２は、絶縁基
板２０１の上に孤立して設けられた薄膜半導体のアイラ
ンドにおいて区分形成されたチャネル領域２０４、ソー
ス領域２０５及びドレイン領域２０６と、そのチャネル
領域上にゲート絶縁膜２０７を介して形成されたゲート
電極２０８を有する構造である。このため、前述したよ
うにセル選択用薄膜トランジスタ２０２は自己整合的に
形成するのに適した構造となっている。このような構造
を採用すると、ゲート・ソース間の静電容量Ｃgs、ゲー
ト・ドレイン間の静電容量Ｃgdを構造的に僅少にするこ
とができる。この結果、トランジスタ動作の高速化によ
りイメージセンサの高速化を図ることができるととも
に、選択パルスの印加毎に出力ラインに不可避的に重畳
されるスパイク状の雑音レベルを抑制することが可能で
あり、ダイナミックレンジの大きなプリアンプを必要と
せず、実用性に富むイメージセンサを提供することがで
きる。また、セル毎のゲート・ソース間の静電容量
Ｃgs、ゲート・ドレイン間の静電容量Ｃgdのバラツキを
僅少にすることが可能となり、イメージセンサにとって
重要な固定パターン雑音の抑制が図られ、しいては歩留
りの改善を図ることができる。
板２０１の上に孤立して設けられた薄膜半導体のアイラ
ンドにおいて区分形成されたチャネル領域２０４、ソー
ス領域２０５及びドレイン領域２０６と、そのチャネル
領域上にゲート絶縁膜２０７を介して形成されたゲート
電極２０８を有する構造である。このため、前述したよ
うにセル選択用薄膜トランジスタ２０２は自己整合的に
形成するのに適した構造となっている。このような構造
を採用すると、ゲート・ソース間の静電容量Ｃgs、ゲー
ト・ドレイン間の静電容量Ｃgdを構造的に僅少にするこ
とができる。この結果、トランジスタ動作の高速化によ
りイメージセンサの高速化を図ることができるととも
に、選択パルスの印加毎に出力ラインに不可避的に重畳
されるスパイク状の雑音レベルを抑制することが可能で
あり、ダイナミックレンジの大きなプリアンプを必要と
せず、実用性に富むイメージセンサを提供することがで
きる。また、セル毎のゲート・ソース間の静電容量
Ｃgs、ゲート・ドレイン間の静電容量Ｃgdのバラツキを
僅少にすることが可能となり、イメージセンサにとって
重要な固定パターン雑音の抑制が図られ、しいては歩留
りの改善を図ることができる。
第５に、セル選択用薄膜トランジスタの半導体薄膜薄膜
は、絶縁基板上に島状に孤立して設けられてなるから、
半導体薄膜を高温で製造でき、半導体薄膜の結晶性を良
くし、特性を高くすることができ、動作速度や信号雑音
比の大きい高性能なイメージセンサを実現することがで
きる。
は、絶縁基板上に島状に孤立して設けられてなるから、
半導体薄膜を高温で製造でき、半導体薄膜の結晶性を良
くし、特性を高くすることができ、動作速度や信号雑音
比の大きい高性能なイメージセンサを実現することがで
きる。
第５図は本発明のイメージセンサに関連する参考例であ
り、スイツチング用薄膜トランジスタと感光部の構造を
示す断面図である。基板５０１上に薄膜トランジスタ５
０２と感光部５０３とキヤパシタ５０４が形成されてい
る。薄膜トランジスタ５０１と感光部５０２の構成は第
２図に示した第１の実施例と同じである。本実施例の特
徴はキヤパシタ５０４を内蔵した点にある。各エレメン
ト内の容量が不足する場合には本実施例のように容量を
増大させることができる。電極５０５は接地ラインを成
し、ゲート電極５０６と同時に形成することにより、第
４図と全く同じ製造方法で作製することができる。
り、スイツチング用薄膜トランジスタと感光部の構造を
示す断面図である。基板５０１上に薄膜トランジスタ５
０２と感光部５０３とキヤパシタ５０４が形成されてい
る。薄膜トランジスタ５０１と感光部５０２の構成は第
２図に示した第１の実施例と同じである。本実施例の特
徴はキヤパシタ５０４を内蔵した点にある。各エレメン
ト内の容量が不足する場合には本実施例のように容量を
増大させることができる。電極５０５は接地ラインを成
し、ゲート電極５０６と同時に形成することにより、第
４図と全く同じ製造方法で作製することができる。
第６図は第５図に示したイメージセンサの１ビツト分の
パターンレイアウト図である。薄膜トランジスタ６０
１、感光部６０２，キヤパシタ６０３から構成される。
６０４がキヤパシタの接地ラインである。
パターンレイアウト図である。薄膜トランジスタ６０
１、感光部６０２，キヤパシタ６０３から構成される。
６０４がキヤパシタの接地ラインである。
第８図は本発明によるイメージセンサに関連する他の参
考例であり、スイツチング用薄膜トランジスタと感光部
の構造を示す断面図である。基板８０１上に薄膜トラン
ジスタ８０２と感光部８０３が形成されている。薄膜ト
ランジスタ８０２の構成は第２図に示した第１の実施例
と同じである。本実施例の特徴は、感光部８０３の構造
にある。薄膜感光体層８０４は層間絶縁膜８０５の下部
に形成され、コンタクトホールを介して２つの電極８０
６，８０７と接続される。これによって薄膜感光体層８
０４の上にパシベーシヨン膜８０５が自動的に形成され
ることになり、信頼性が大幅に改善される。
考例であり、スイツチング用薄膜トランジスタと感光部
の構造を示す断面図である。基板８０１上に薄膜トラン
ジスタ８０２と感光部８０３が形成されている。薄膜ト
ランジスタ８０２の構成は第２図に示した第１の実施例
と同じである。本実施例の特徴は、感光部８０３の構造
にある。薄膜感光体層８０４は層間絶縁膜８０５の下部
に形成され、コンタクトホールを介して２つの電極８０
６，８０７と接続される。これによって薄膜感光体層８
０４の上にパシベーシヨン膜８０５が自動的に形成され
ることになり、信頼性が大幅に改善される。
なお、上記した全ての例においても、本発明の実施例と
同様の効果が得られることは明らかである。
同様の効果が得られることは明らかである。
以上の如く、本発明のイメージセンサは、少なくとも表
面が絶縁物である基板上に複数のセル選択用薄膜トラン
ジスタと複数の薄膜感光体素子が形成されてなり、前記
セル選択用薄膜トランジスタは、前記基板上に孤立して
設けられた島状の半導体薄膜と、前記半導体薄膜におい
てチャネル領域を挟んで形成されたソース領域及びドレ
イン領域と、前記半導体薄膜の該チャネル領域上にゲー
ト絶縁膜を介して形成されたゲート電極と、前記ゲート
電極上に設けられた層間絶縁膜の開口部を介して前記半
導体薄膜の前記ソース領域及び前記ドレイン領域に導電
接続するソース電極及びドレイン電極とを有し、前記薄
膜感光体素子は、素子の一方が前記セル選択用薄膜トラ
ンジスタと、素子の他の一方が共通電極と電気的に接続
された横導電型の薄膜感光体素子であることを特徴とす
るから、以下のような特有の効果を有する。
面が絶縁物である基板上に複数のセル選択用薄膜トラン
ジスタと複数の薄膜感光体素子が形成されてなり、前記
セル選択用薄膜トランジスタは、前記基板上に孤立して
設けられた島状の半導体薄膜と、前記半導体薄膜におい
てチャネル領域を挟んで形成されたソース領域及びドレ
イン領域と、前記半導体薄膜の該チャネル領域上にゲー
ト絶縁膜を介して形成されたゲート電極と、前記ゲート
電極上に設けられた層間絶縁膜の開口部を介して前記半
導体薄膜の前記ソース領域及び前記ドレイン領域に導電
接続するソース電極及びドレイン電極とを有し、前記薄
膜感光体素子は、素子の一方が前記セル選択用薄膜トラ
ンジスタと、素子の他の一方が共通電極と電気的に接続
された横導電型の薄膜感光体素子であることを特徴とす
るから、以下のような特有の効果を有する。
（ａ）セル選択用薄膜トランジスタは自己整合的に製造
することができるから、薄膜トランジスタの素子サイズ
と寄生容量を小さくでき、動作速度や信号雑音比の大き
い高性能なイメージセンサを実現することができる。
することができるから、薄膜トランジスタの素子サイズ
と寄生容量を小さくでき、動作速度や信号雑音比の大き
い高性能なイメージセンサを実現することができる。
（ｂ）セル選択用薄膜トランジスタの半導体薄膜薄膜
は、少なくとも表面が絶縁物である基板上に島状に孤立
して設けられてなるから、下地基板又は下地層の耐熱性
に依存することなく半導体薄膜を高温で製造でき、半導
体薄膜の特性を高くすることができ、動作速度や信号雑
音比の大きい高性能なイメージセンサを実現することが
できる。。
は、少なくとも表面が絶縁物である基板上に島状に孤立
して設けられてなるから、下地基板又は下地層の耐熱性
に依存することなく半導体薄膜を高温で製造でき、半導
体薄膜の特性を高くすることができ、動作速度や信号雑
音比の大きい高性能なイメージセンサを実現することが
できる。。
（ｃ）薄膜感光体素子は横導電型の薄膜感光体素子であ
るから、薄膜半導体層のピンホールなどの欠陥が存在し
ても正常に動作し、高い歩留りでイメージセンサを製造
することができる。
るから、薄膜半導体層のピンホールなどの欠陥が存在し
ても正常に動作し、高い歩留りでイメージセンサを製造
することができる。
（ｄ）基板上に複数のセル選択用薄膜トランジスタと複
数の薄膜感光体素子を形成したから、必要な信号処理の
大部分をイメージセンサ内で行うことができ、外部との
接続端子数を大幅に低減させることが可能となり、信頼
性も高く、コスト的に極めて有利である。
数の薄膜感光体素子を形成したから、必要な信号処理の
大部分をイメージセンサ内で行うことができ、外部との
接続端子数を大幅に低減させることが可能となり、信頼
性も高く、コスト的に極めて有利である。
第１図は本発明によるイメージセンサの構成を示す回路
図である。 第２図は本発明の実施例の前提となる構造を示す断面図
である。 第３図は第２図に示した本発明のパターンレイアウト図
である。 第４図(a)〜(e)は第２図に示した本発明の製造方法を示
す図である。 第５図は本発明に関する参考例の構造を示す断面図であ
る。 第６図は第５図に示した参考例のパターンレイアウト図
である。 第７図は本発明の実施例の構造を示す断面図である。 第８図は本発明に関連する他の参考例の構造を示す断面
図である。
図である。 第２図は本発明の実施例の前提となる構造を示す断面図
である。 第３図は第２図に示した本発明のパターンレイアウト図
である。 第４図(a)〜(e)は第２図に示した本発明の製造方法を示
す図である。 第５図は本発明に関する参考例の構造を示す断面図であ
る。 第６図は第５図に示した参考例のパターンレイアウト図
である。 第７図は本発明の実施例の構造を示す断面図である。 第８図は本発明に関連する他の参考例の構造を示す断面
図である。
Claims (2)
- 【請求項１】感光素子と当該感光素子を選択する薄膜ト
ランジスタとが基板上に形成されてなるイメージセンサ
の製造方法において、 シリコン薄膜に不純物を導入して前記薄膜トランジスタ
のソース・ドレイン領域を形成し、前記薄膜トランジス
タを前記基板上に形成する工程、 前記基板上の絶縁膜上に、前記薄膜トランジスタの形成
工程後に、薄膜感光体層からなる前記感光体素子を形成
する工程、 前記薄膜感光体層と前記薄膜トランジスタのソース・ド
レイン領域の一方とを接続する導電体層を形成する工程
を有し、 前記薄膜トランジスタの形成工程は処理温度が高温の工
程を含み、前記感光体素子の形成工程は処理温度が低温
であることを特徴とするイメージセンサの製造方法。 - 【請求項２】前記薄膜感光体層は、アモルファスシリコ
ンよりなることを特徴とする特許請求の範囲第１項記載
のイメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170653A JPH0618260B2 (ja) | 1983-09-16 | 1983-09-16 | イメージセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170653A JPH0618260B2 (ja) | 1983-09-16 | 1983-09-16 | イメージセンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6062155A JPS6062155A (ja) | 1985-04-10 |
| JPH0618260B2 true JPH0618260B2 (ja) | 1994-03-09 |
Family
ID=15908866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58170653A Expired - Lifetime JPH0618260B2 (ja) | 1983-09-16 | 1983-09-16 | イメージセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618260B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065756B1 (ko) * | 2007-08-30 | 2011-09-19 | 한국과학기술원 | 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4762378A (en) * | 1986-03-17 | 1988-08-09 | Sanyo Electric Co., Ltd. | Display apparatus |
| JPS63250171A (ja) * | 1987-04-06 | 1988-10-18 | Sharp Corp | 密着型イメ−ジセンサ |
| JP2603285B2 (ja) * | 1988-02-26 | 1997-04-23 | 日本電信電話株式会社 | 光導電型イメージセンサの製造方法 |
| JPH02111068A (ja) * | 1988-10-20 | 1990-04-24 | Tdk Corp | 密着形イメージセンサ |
| JP2780181B2 (ja) * | 1989-02-13 | 1998-07-30 | セイコーエプソン株式会社 | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108781A (en) * | 1979-02-15 | 1980-08-21 | Fuji Xerox Co Ltd | Light receiving element |
| JPS58142567A (ja) * | 1982-02-19 | 1983-08-24 | Nippon Telegr & Teleph Corp <Ntt> | 画像読取り素子の製造方法 |
-
1983
- 1983-09-16 JP JP58170653A patent/JPH0618260B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101065756B1 (ko) * | 2007-08-30 | 2011-09-19 | 한국과학기술원 | 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6062155A (ja) | 1985-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388139B2 (ja) | イメージ検出器 | |
| US4862237A (en) | Solid state image sensor | |
| US6069393A (en) | Photoelectric converter | |
| US7498189B2 (en) | Method of producing a radiation detector with a polysilicon converting layer | |
| US4517733A (en) | Process for fabricating thin film image pick-up element | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| GB1573185A (en) | Solid state colour imaging devices | |
| US4471371A (en) | Thin film image pickup element | |
| JPH0618260B2 (ja) | イメージセンサの製造方法 | |
| US5040041A (en) | Semiconductor device and signal processing device having said device provided therein | |
| JP2000049322A (ja) | フォトセル用ｍｏｓ型トランジスタ | |
| JPS6258551B2 (ja) | ||
| JP2624112B2 (ja) | イメージセンサ | |
| JPS6258550B2 (ja) | ||
| US6617561B1 (en) | Low noise and high yield data line structure for imager | |
| JPH04255269A (ja) | 受光装置 | |
| JPH0584065B2 (ja) | ||
| JP2570054B2 (ja) | 固体イメージセンサ | |
| JPH07115182A (ja) | メモリー機能付き光電変換素子および固体撮像装置 | |
| JPH07107930B2 (ja) | 光電変換装置の製造法 | |
| JPH04315474A (ja) | 固体撮像素子の製造方法 | |
| JPH0337743B2 (ja) | ||
| JPH03278480A (ja) | 薄膜半導体装置 | |
| JP2501199B2 (ja) | 光電変換装置 | |
| JPH04179270A (ja) | 二次元イメージセンサー |