JP2570054B2 - 固体イメージセンサ - Google Patents
固体イメージセンサInfo
- Publication number
- JP2570054B2 JP2570054B2 JP4097889A JP9788992A JP2570054B2 JP 2570054 B2 JP2570054 B2 JP 2570054B2 JP 4097889 A JP4097889 A JP 4097889A JP 9788992 A JP9788992 A JP 9788992A JP 2570054 B2 JP2570054 B2 JP 2570054B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- film
- region
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体イメージセンサ
（固体撮像素子）に関し、特に、薄膜技術を用いた固体
イメージセンサに関するものである。
（固体撮像素子）に関し、特に、薄膜技術を用いた固体
イメージセンサに関するものである。
【０００２】
【従来の技術】従来、光学像の電子変換には、撮像管が
多く用いられてきたが、寿命が短いことや、小型になり
にくい点等から、ＭＯＳ型やＣＣＤ型の固体イメージセ
ンサが登場するようになった。図１は白黒画像をセンシ
ングする一般的なＭＯＳ型イメージセンサの構成を示し
ている。通常感光セル３は（Ｎ×Ｍ）のマトリックス・
アレイ状に配列される。感光セル３は電荷読み出し用ト
ランジスタ１とフォトダイオード２により構成されてい
る。
多く用いられてきたが、寿命が短いことや、小型になり
にくい点等から、ＭＯＳ型やＣＣＤ型の固体イメージセ
ンサが登場するようになった。図１は白黒画像をセンシ
ングする一般的なＭＯＳ型イメージセンサの構成を示し
ている。通常感光セル３は（Ｎ×Ｍ）のマトリックス・
アレイ状に配列される。感光セル３は電荷読み出し用ト
ランジスタ１とフォトダイオード２により構成されてい
る。
【０００３】ＭＯＳトランジスタ１のゲート電極は水平
選択用シフトレジスタ７の出力Ｈ１〜ＨＭが接続され、
読み出し水平走査位置を選択する。又ＭＯＳトランジス
タ１によりＭ本の水平走査線の中の選択された１ライン
に対応するセル３の電荷出力はＮ本の垂直線に伝えられ
ると共にスイッチングトランジスタ４によりビデオシグ
ナルラインＶＳに転送される。垂直選択用シフトレジス
タ６は一水平走査期間内に出力Ｓ１〜ＳＮによりスイッ
チングトランジスタ４を順次ＯＮさせて、垂直ラインＶ
１〜ＶＮの電荷データをシリアルにビデオシグナルライ
ンＶＳに出力する。
選択用シフトレジスタ７の出力Ｈ１〜ＨＭが接続され、
読み出し水平走査位置を選択する。又ＭＯＳトランジス
タ１によりＭ本の水平走査線の中の選択された１ライン
に対応するセル３の電荷出力はＮ本の垂直線に伝えられ
ると共にスイッチングトランジスタ４によりビデオシグ
ナルラインＶＳに転送される。垂直選択用シフトレジス
タ６は一水平走査期間内に出力Ｓ１〜ＳＮによりスイッ
チングトランジスタ４を順次ＯＮさせて、垂直ラインＶ
１〜ＶＮの電荷データをシリアルにビデオシグナルライ
ンＶＳに出力する。
【０００４】図２はこの感光セル３を、モノリシック半
導体で実現した場合の断面図である。Ｎ型Ｓｉ単結晶基
板１０中に形成されたＰ型のウェル１１、フィールド酸
化膜１６、水平走査信号Ｈ１〜ＨＭが印加されるゲート
電極１５、ソース拡散層１２、ドレイン拡散層１３及び
垂直ラインＶ１〜ＶＮをなすＡｌ配線１４からなる。Ｎ
型ドレイン拡散層１３とＰ型ウェル１１がフォトダイオ
ードを構成する。通常このダイオードには逆バイアスが
印加され、Ｐ−Ｎ接合の空乏層には一定の電荷が蓄えら
れる。一定期間に光が入射すると、ダイオードの光電流
により蓄えられた電荷が放電する。従ってゲート電極１
５によりトランジスタをＯＮさせた時に、垂直ラインか
らの電荷充電量が光電流即ち、光量と比例し、この電荷
充電量を各セル毎にシリアルに読み出すと、光イメージ
の電気変換が可能となる。
導体で実現した場合の断面図である。Ｎ型Ｓｉ単結晶基
板１０中に形成されたＰ型のウェル１１、フィールド酸
化膜１６、水平走査信号Ｈ１〜ＨＭが印加されるゲート
電極１５、ソース拡散層１２、ドレイン拡散層１３及び
垂直ラインＶ１〜ＶＮをなすＡｌ配線１４からなる。Ｎ
型ドレイン拡散層１３とＰ型ウェル１１がフォトダイオ
ードを構成する。通常このダイオードには逆バイアスが
印加され、Ｐ−Ｎ接合の空乏層には一定の電荷が蓄えら
れる。一定期間に光が入射すると、ダイオードの光電流
により蓄えられた電荷が放電する。従ってゲート電極１
５によりトランジスタをＯＮさせた時に、垂直ラインか
らの電荷充電量が光電流即ち、光量と比例し、この電荷
充電量を各セル毎にシリアルに読み出すと、光イメージ
の電気変換が可能となる。
【０００５】ところが、この方式には重大な欠点があ
る。一つにはブルーミングと呼ばれる現象であり、強い
入射光に対しては、フォトダイオードに蓄積できる電荷
量以上の過剰電荷が発生し隣接セルや垂直ライン、即ち
ソース電極１２に流れ込み、結果として垂直ライン上に
画面上白い異常なラインを形成する。又他の１つはスミ
アと呼ばれるものであり、入射光がフォトダイオードの
みでなく、バルクの下方の方まで入射し、バルクの深い
所でキャリアを発生させて、結果として画面を白くにじ
ませてしまう。このブルーミングやスミアは、構造を複
雑にすることや、平面的なパターンにおけるルールをき
びしくすること、又外部のセンスアンプ周辺を複雑にし
て逃れる等、むずかしい手段により低減は可能である
が、基本的には全くなくなることはない。このことが、
固体撮像素子の性能を低下させる大きな要因となってい
た。
る。一つにはブルーミングと呼ばれる現象であり、強い
入射光に対しては、フォトダイオードに蓄積できる電荷
量以上の過剰電荷が発生し隣接セルや垂直ライン、即ち
ソース電極１２に流れ込み、結果として垂直ライン上に
画面上白い異常なラインを形成する。又他の１つはスミ
アと呼ばれるものであり、入射光がフォトダイオードの
みでなく、バルクの下方の方まで入射し、バルクの深い
所でキャリアを発生させて、結果として画面を白くにじ
ませてしまう。このブルーミングやスミアは、構造を複
雑にすることや、平面的なパターンにおけるルールをき
びしくすること、又外部のセンスアンプ周辺を複雑にし
て逃れる等、むずかしい手段により低減は可能である
が、基本的には全くなくなることはない。このことが、
固体撮像素子の性能を低下させる大きな要因となってい
た。
【０００６】
【発明が解決しようとする課題】このような問題点を解
決するものとして特開昭５６−１３８９６９号に開示の
光電変換装置が知られている。この光電変換装置は、薄
膜技術を利用し、ガラス等の絶縁基板上に透明電極，光
受容体層，上部電極をセル毎に孤立的に積層した光電変
換部と、その隣接領域においてその基板上にゲート電
極，ゲート絶縁膜，チャネル部としての半導体薄膜，ソ
ース及びドレイン電極を形成した逆スタガ構造の薄膜ト
ランジスタとを有するものである。感光セルが薄膜光受
容体層と転送用（選択用）の薄膜トランジスタとで構成
されているため、ブルーミングやスミヤを除去可能な構
造となっている。しかしながら、特開昭５６−１３８９
６９号の光電変換装置にあっては次のような問題点が存
在する。
決するものとして特開昭５６−１３８９６９号に開示の
光電変換装置が知られている。この光電変換装置は、薄
膜技術を利用し、ガラス等の絶縁基板上に透明電極，光
受容体層，上部電極をセル毎に孤立的に積層した光電変
換部と、その隣接領域においてその基板上にゲート電
極，ゲート絶縁膜，チャネル部としての半導体薄膜，ソ
ース及びドレイン電極を形成した逆スタガ構造の薄膜ト
ランジスタとを有するものである。感光セルが薄膜光受
容体層と転送用（選択用）の薄膜トランジスタとで構成
されているため、ブルーミングやスミヤを除去可能な構
造となっている。しかしながら、特開昭５６−１３８９
６９号の光電変換装置にあっては次のような問題点が存
在する。
【０００７】光電変換部としての薄膜光受容体層と薄
膜トランジスタとは基板に対して平面的にそれぞれ孤立
した占有面積を占めるため、スペース効率（集積度）が
低い。ラインセンサ（セルの１次元配列）では集積度は
余り問題とならないが、エリアセンサ（セルの２次元配
列）では薄膜トランジスタや配線の領域が非感光領域と
して邪魔をし、解像度の向上を図ることができない。
膜トランジスタとは基板に対して平面的にそれぞれ孤立
した占有面積を占めるため、スペース効率（集積度）が
低い。ラインセンサ（セルの１次元配列）では集積度は
余り問題とならないが、エリアセンサ（セルの２次元配
列）では薄膜トランジスタや配線の領域が非感光領域と
して邪魔をし、解像度の向上を図ることができない。
【０００８】薄膜トランジスタは逆スタガ構造であ
り、製造プロセス上、自己整合化（セルフアライン）が
困難であるため、ゲート・ソース間やゲート・ドレイン
間の静電容量Ｃgs，Ｃgdを構造的に小さくするとが困難
であり、且つそのバラツキも大きい。従って、トランジ
スタ動作の高速化に限界があり、光電変換装置の動作が
遅い。また一般に、静電容量Ｃgs，Ｃgdが存在すると、
不可避的に転送用トランジスタに加えられた選択パルス
は静電容量Ｃgs，Ｃgdを介してスパイク状の雑音として
出力ラインに重畳される。このスパイク状の雑音は低域
フィルタやセル選択ごとの周期で積分する積分回路を以
て抑圧可能であるが、しかし静電容量Ｃgs，Ｃgdが大き
いため、大きなスパイク状の雑音が出力ラインに重畳し
てしまう。このため、ダイナミックレンジの大きなプリ
アンプが必要となるので、実用的な光電変換装置を得る
こが困難である。更に、静電容量Ｃgs，Ｃgdのバラツキ
があると、上記スパイク状の雑音がセル毎によってバラ
ツキを持ち、このような雑音バラツキはもはや低域フィ
ルタや積分回路でも抑圧不可能である。この種の雑音は
同一のデバイスを使用する限り恒久的に観測されること
から一般に固定パターン雑音と呼ばれている。従って、
この光電変換装置における静電容量Ｃgs，Ｃgdのバラツ
キは大きいので、固定パターン雑音が大きい。
り、製造プロセス上、自己整合化（セルフアライン）が
困難であるため、ゲート・ソース間やゲート・ドレイン
間の静電容量Ｃgs，Ｃgdを構造的に小さくするとが困難
であり、且つそのバラツキも大きい。従って、トランジ
スタ動作の高速化に限界があり、光電変換装置の動作が
遅い。また一般に、静電容量Ｃgs，Ｃgdが存在すると、
不可避的に転送用トランジスタに加えられた選択パルス
は静電容量Ｃgs，Ｃgdを介してスパイク状の雑音として
出力ラインに重畳される。このスパイク状の雑音は低域
フィルタやセル選択ごとの周期で積分する積分回路を以
て抑圧可能であるが、しかし静電容量Ｃgs，Ｃgdが大き
いため、大きなスパイク状の雑音が出力ラインに重畳し
てしまう。このため、ダイナミックレンジの大きなプリ
アンプが必要となるので、実用的な光電変換装置を得る
こが困難である。更に、静電容量Ｃgs，Ｃgdのバラツキ
があると、上記スパイク状の雑音がセル毎によってバラ
ツキを持ち、このような雑音バラツキはもはや低域フィ
ルタや積分回路でも抑圧不可能である。この種の雑音は
同一のデバイスを使用する限り恒久的に観測されること
から一般に固定パターン雑音と呼ばれている。従って、
この光電変換装置における静電容量Ｃgs，Ｃgdのバラツ
キは大きいので、固定パターン雑音が大きい。
【０００９】また一方、薄膜技術を用いた固体イメージ
センサとしては、特開昭５７−１１４２９２号に開示の
薄膜撮像素子も知られている。この薄膜撮像素子は、基
板上に薄膜構造の光電変換部を積層形成し、更にその光
電変換部の上側にスイッチング用の薄膜トランジスタを
積層形成したボトム型の薄膜撮像素子や、基板上にスイ
ッチング用の薄膜トランジスタを積層形成し、更にその
薄膜トランジスタの上側に薄膜構造の光電変換部を積層
形成したトップ型の薄膜撮像素子である。このような薄
膜トランジスタと薄膜構造の光電変換部の縦積み構造に
よれば、集積度を高めることができるので、エリアセン
サとして解像度の改善に寄与する。しかしながら、特開
昭５７−１１４２９２号の薄膜撮像素子にあっては次の
ような問題点が存在する。
センサとしては、特開昭５７−１１４２９２号に開示の
薄膜撮像素子も知られている。この薄膜撮像素子は、基
板上に薄膜構造の光電変換部を積層形成し、更にその光
電変換部の上側にスイッチング用の薄膜トランジスタを
積層形成したボトム型の薄膜撮像素子や、基板上にスイ
ッチング用の薄膜トランジスタを積層形成し、更にその
薄膜トランジスタの上側に薄膜構造の光電変換部を積層
形成したトップ型の薄膜撮像素子である。このような薄
膜トランジスタと薄膜構造の光電変換部の縦積み構造に
よれば、集積度を高めることができるので、エリアセン
サとして解像度の改善に寄与する。しかしながら、特開
昭５７−１１４２９２号の薄膜撮像素子にあっては次の
ような問題点が存在する。
【００１０】選択用の薄膜トランジスタと薄膜構造の
光電変換部を完全な縦積み構造としたことにより、集積
度は大幅に改善されるものの、薄膜トランジスタはスタ
ガ構造であるため、製造プロセス上、自己整合化（セル
フアライン）が困難であり、電極間の寄生容量が大き
く、且つそのバラツキが出てしまう。これは上記と同
様の問題を引き起こす。
光電変換部を完全な縦積み構造としたことにより、集積
度は大幅に改善されるものの、薄膜トランジスタはスタ
ガ構造であるため、製造プロセス上、自己整合化（セル
フアライン）が困難であり、電極間の寄生容量が大き
く、且つそのバラツキが出てしまう。これは上記と同
様の問題を引き起こす。
【００１１】薄膜トランジスタと薄膜構造の光電変換
部の電極とは重なり合っているため、その電極が薄膜ト
ランジスタのチャネル部たる半導体層に対しバックゲー
トとして働いてしまう。この致命的な問題は光電変換素
子の端子電圧によって薄膜トランジスタの遮断抵抗を下
げ、光電変換素子の信号対雑音比やダイナミックレンジ
を低下させてしまう。
部の電極とは重なり合っているため、その電極が薄膜ト
ランジスタのチャネル部たる半導体層に対しバックゲー
トとして働いてしまう。この致命的な問題は光電変換素
子の端子電圧によって薄膜トランジスタの遮断抵抗を下
げ、光電変換素子の信号対雑音比やダイナミックレンジ
を低下させてしまう。
【００１２】そこで、本発明は、薄膜トランジスタと薄
膜の光電変換部の構造を採用するに際し、動作速度の高
速化，固定パターン雑音の低減等による信号対雑音比の
改善と共に、バックゲート効果を起こさない薄膜トラン
ジスタと薄膜光電変換部の重ね合わせ構造をも可能とす
る固体イメージセンサを提供することにある。
膜の光電変換部の構造を採用するに際し、動作速度の高
速化，固定パターン雑音の低減等による信号対雑音比の
改善と共に、バックゲート効果を起こさない薄膜トラン
ジスタと薄膜光電変換部の重ね合わせ構造をも可能とす
る固体イメージセンサを提供することにある。
【００１３】
【課題を解決するための手段】本発明に係る固体イメー
ジセンサは、少なくとも表面が絶縁物である基板と、そ
の基板上に孤立して設けられた島状の半導体薄膜と、そ
の半導体薄膜においてチャネル領域を挟んで形成された
ソース領域及びドレイン領域と、上記半導体薄膜のチャ
ネル領域上にゲート絶縁膜を介して形成されたゲート電
極と、そのゲート電極上に形成された層間絶縁膜の開口
部を介して上記半導体領域のソース領域及びドレイン領
域に導電接続するソース電極及びドレイン電極とを有す
るセル選択用薄膜トランジスタを備えており、ソース電
極及びドレイン電極と同時に形成されて何れかに導通し
たセル単位毎の導電膜と、上記セル選択用薄膜トランジ
スタの形成領域に亘りソース電極，ドレイン電極及び導
電膜の上に形成された感光性薄膜と、その感光性薄膜の
上に形成された透明電極膜とを有する光電変換部を備え
て成る。
ジセンサは、少なくとも表面が絶縁物である基板と、そ
の基板上に孤立して設けられた島状の半導体薄膜と、そ
の半導体薄膜においてチャネル領域を挟んで形成された
ソース領域及びドレイン領域と、上記半導体薄膜のチャ
ネル領域上にゲート絶縁膜を介して形成されたゲート電
極と、そのゲート電極上に形成された層間絶縁膜の開口
部を介して上記半導体領域のソース領域及びドレイン領
域に導電接続するソース電極及びドレイン電極とを有す
るセル選択用薄膜トランジスタを備えており、ソース電
極及びドレイン電極と同時に形成されて何れかに導通し
たセル単位毎の導電膜と、上記セル選択用薄膜トランジ
スタの形成領域に亘りソース電極，ドレイン電極及び導
電膜の上に形成された感光性薄膜と、その感光性薄膜の
上に形成された透明電極膜とを有する光電変換部を備え
て成る。
【００１４】
【作用】このように感光性薄膜の光電変換部と選択用の
薄膜トランジスタの採用においては、次のような作用を
発揮する。
薄膜トランジスタの採用においては、次のような作用を
発揮する。
【００１５】選択用の薄膜トランジスタの構造は、スタ
ガ構造でも逆スタガ構造でもなく、またコプレーナ構造
でもない。その構造は、島状の半導体薄膜を形成後、ゲ
ート絶縁膜の上にゲート電極を形成し、このゲート電極
をマスクとしてイオン打ち込みにより自己整合的に半導
体薄膜にチャネル領域．ソース領域及びドレイン領域を
形成することが可能な構造となっている。このため、ゲ
ート・ソース間の静電容量Ｃgs, ゲート・ドレイン間の
静電容量Ｃgdを構造的に小さくすることができ、またそ
れらの静電容量のバラツキを僅少にすることが可能であ
る。従ってトランジスタの動作速度を高めることができ
るので、光電変換装置の高速化が達成される。更に、出
力ラインに重畳するスパイク状の雑音の強度は低いので
ダイナミックレンジの大きなプリアンプを必要としな
い。更にまた、静電容量のバラツキが低減されるので、
固定パターン雑音を抑制でき、歩留まりの改善を図るこ
とができる。本発明における光電変換部は、セル選択用
の薄膜トランジスタのソース電極及びドレイン電極と同
時に形成されて何れかに導通したセル単位毎の導電膜
と、上記セル選択用薄膜トランジスタの形成領域に亘り
ソース電極，ドレイン電極及び導電膜の上に形成された
感光性薄膜と、その感光性薄膜の上に形成された透明電
極膜とから構成されている。従って、セル単位毎の光電
変換部としては、セル単位毎の導電膜とこれに重なる感
光性薄膜及び透明電極膜の部分からなっているため、感
光性薄膜及び透明電極膜をセル単位毎の導電膜の占有面
積に合わせるパターニング工程を無くすこともでき、製
造工程数の削減に寄与する。また、セル単位ではトラン
ジスタ形成領域のうちソース電極及びドレイン電極の何
れかに重なる部分（層間絶縁膜の開口部の上部）は少な
くとも光電変換部に含まれることになるため、光電変換
部の面積割合（開口率）が向上し、感度を高めることが
できる。ここで、例えば開口率を向上させるため、セル
単位毎の導電膜はそのゲート電極の上に層間絶縁膜を介
して覆うように形成しても構わない。なぜなら、チャネ
ル領域と導電膜との積み重ね構造でもゲート絶縁膜が必
ず介在する構造になっているので、チャネル領域はゲー
ト電圧によって規制され、導電膜の電位によってバック
ゲート効果が生じてしまうことはない。従って、信号対
雑音比やダイナミックレンジを損なわずに集積度（解像
度）及び感度を高めることができる。
ガ構造でも逆スタガ構造でもなく、またコプレーナ構造
でもない。その構造は、島状の半導体薄膜を形成後、ゲ
ート絶縁膜の上にゲート電極を形成し、このゲート電極
をマスクとしてイオン打ち込みにより自己整合的に半導
体薄膜にチャネル領域．ソース領域及びドレイン領域を
形成することが可能な構造となっている。このため、ゲ
ート・ソース間の静電容量Ｃgs, ゲート・ドレイン間の
静電容量Ｃgdを構造的に小さくすることができ、またそ
れらの静電容量のバラツキを僅少にすることが可能であ
る。従ってトランジスタの動作速度を高めることができ
るので、光電変換装置の高速化が達成される。更に、出
力ラインに重畳するスパイク状の雑音の強度は低いので
ダイナミックレンジの大きなプリアンプを必要としな
い。更にまた、静電容量のバラツキが低減されるので、
固定パターン雑音を抑制でき、歩留まりの改善を図るこ
とができる。本発明における光電変換部は、セル選択用
の薄膜トランジスタのソース電極及びドレイン電極と同
時に形成されて何れかに導通したセル単位毎の導電膜
と、上記セル選択用薄膜トランジスタの形成領域に亘り
ソース電極，ドレイン電極及び導電膜の上に形成された
感光性薄膜と、その感光性薄膜の上に形成された透明電
極膜とから構成されている。従って、セル単位毎の光電
変換部としては、セル単位毎の導電膜とこれに重なる感
光性薄膜及び透明電極膜の部分からなっているため、感
光性薄膜及び透明電極膜をセル単位毎の導電膜の占有面
積に合わせるパターニング工程を無くすこともでき、製
造工程数の削減に寄与する。また、セル単位ではトラン
ジスタ形成領域のうちソース電極及びドレイン電極の何
れかに重なる部分（層間絶縁膜の開口部の上部）は少な
くとも光電変換部に含まれることになるため、光電変換
部の面積割合（開口率）が向上し、感度を高めることが
できる。ここで、例えば開口率を向上させるため、セル
単位毎の導電膜はそのゲート電極の上に層間絶縁膜を介
して覆うように形成しても構わない。なぜなら、チャネ
ル領域と導電膜との積み重ね構造でもゲート絶縁膜が必
ず介在する構造になっているので、チャネル領域はゲー
ト電圧によって規制され、導電膜の電位によってバック
ゲート効果が生じてしまうことはない。従って、信号対
雑音比やダイナミックレンジを損なわずに集積度（解像
度）及び感度を高めることができる。
【００１６】
【実施例】次に、本発明の実施例を添付図面に基づいて
説明する。図３は本発明に係る一実施例の感光セルを１
単位だけ示す図である。感光セル１９はセル選択用の薄
膜トランジスタ（ＴＦＴ）１７と感光素子としてのバル
ク上の薄膜感光膜１８とから構成されている。図４は同
実施例の構造例を感光セル１単位について示した断面図
である。Ｓｉ単結晶基板２０上には絶縁物たる酸化膜２
１が形成されている。この酸化膜２１の上には半導体薄
膜が形成され、パターニングによりソース領域２２，ド
レイン領域２３，チャネル領域２４となる孤立島状の薄
膜アイランド３２が形成されている。この薄膜アイラン
ド３２のチャネル領域２４の上にはゲート絶縁膜３１を
介してゲート電極２６が形成されている。なお、ソース
領域２２，ドレイン領域２３，チャネル領域２４はゲー
ト電極２６をマスクとしてイオン打ち込みにより自己整
合的（セルフアライン）で形成することができる。ゲー
ト電極２６の上には層間絶縁膜２５が形成されている。
層間絶縁膜２５に開口されたコンタクトホールを介して
Ａｌ配線のソース電極２７，ドレイン電極２８が薄膜ア
イランド３２のソース領域２２，ドレイン領域２３に導
電接触している。なお、このソース電極２７からは垂直
ラインが延長形成されている。
説明する。図３は本発明に係る一実施例の感光セルを１
単位だけ示す図である。感光セル１９はセル選択用の薄
膜トランジスタ（ＴＦＴ）１７と感光素子としてのバル
ク上の薄膜感光膜１８とから構成されている。図４は同
実施例の構造例を感光セル１単位について示した断面図
である。Ｓｉ単結晶基板２０上には絶縁物たる酸化膜２
１が形成されている。この酸化膜２１の上には半導体薄
膜が形成され、パターニングによりソース領域２２，ド
レイン領域２３，チャネル領域２４となる孤立島状の薄
膜アイランド３２が形成されている。この薄膜アイラン
ド３２のチャネル領域２４の上にはゲート絶縁膜３１を
介してゲート電極２６が形成されている。なお、ソース
領域２２，ドレイン領域２３，チャネル領域２４はゲー
ト電極２６をマスクとしてイオン打ち込みにより自己整
合的（セルフアライン）で形成することができる。ゲー
ト電極２６の上には層間絶縁膜２５が形成されている。
層間絶縁膜２５に開口されたコンタクトホールを介して
Ａｌ配線のソース電極２７，ドレイン電極２８が薄膜ア
イランド３２のソース領域２２，ドレイン領域２３に導
電接触している。なお、このソース電極２７からは垂直
ラインが延長形成されている。
【００１７】薄膜トランジスタ１７に対応した光変換部
の下部電極３３は、本例においては薄膜トランジスタ１
７の脇の層間絶縁膜２５の上に形成されている。この下
部電極３３はソース電極２７，ドレイン電極２８と同時
に形成されたＡｌ配線でドレイン電極２８と接続されて
いる。この下部電極３３の上には感光薄膜３０が全面形
成されており、薄膜トランジスタ１７の上をも覆ってい
る。またこの感光薄膜３０の上には上部電極たる透明導
電膜層２９が全面形成されている。ここで、薄膜トラン
ジスタ１７の薄膜半導体材料としては、Ｃｄ−Ｓｅ等の
化合物半導体、アモルファスや多結晶、あるいはアニー
ルにより結晶成長させた単結晶薄膜がよい。また感光性
の薄膜としてはＺｎ−Ｓｅ、Ｃｄ−Ｔｅ、Ｓｅ−Ａｓ−
Ｔｅ、Ｓｉ等のアモルファス膜や、Ｓｉの多結晶膜がよ
い。感光薄膜３０は上下の電極材料により、単なる感光
抵抗素子となったり、又はＰ−Ｎ接合となったりする
が、いずれにしても光を感知して、光電流を発生せし
め、また暗所にてはインピーダンスが非常に高くなる性
質があればよい。
の下部電極３３は、本例においては薄膜トランジスタ１
７の脇の層間絶縁膜２５の上に形成されている。この下
部電極３３はソース電極２７，ドレイン電極２８と同時
に形成されたＡｌ配線でドレイン電極２８と接続されて
いる。この下部電極３３の上には感光薄膜３０が全面形
成されており、薄膜トランジスタ１７の上をも覆ってい
る。またこの感光薄膜３０の上には上部電極たる透明導
電膜層２９が全面形成されている。ここで、薄膜トラン
ジスタ１７の薄膜半導体材料としては、Ｃｄ−Ｓｅ等の
化合物半導体、アモルファスや多結晶、あるいはアニー
ルにより結晶成長させた単結晶薄膜がよい。また感光性
の薄膜としてはＺｎ−Ｓｅ、Ｃｄ−Ｔｅ、Ｓｅ−Ａｓ−
Ｔｅ、Ｓｉ等のアモルファス膜や、Ｓｉの多結晶膜がよ
い。感光薄膜３０は上下の電極材料により、単なる感光
抵抗素子となったり、又はＰ−Ｎ接合となったりする
が、いずれにしても光を感知して、光電流を発生せし
め、また暗所にてはインピーダンスが非常に高くなる性
質があればよい。
【００１８】このように固体イメージセンサはセル選択
用の薄膜トランジスタと感光薄膜の光電変換部とを以て
構成されているので、一般的に次のような利点を有して
いる。即ち、基板が絶縁物であることにより入射した余
分の光は下部に透過し、単結晶シリコンにようにキャリ
アを発生させることはない。また感光体は薄膜素子とし
て基板上部に存在するので、飽和光量を越えても、垂直
ライン側へ又は隣接セルへ影響することは全くない。即
ち従来、半導体のバルク部分で発生する余剰のキャリア
により起因するブルーミングやスミアは、トランジスタ
を薄膜化して絶縁物の上に形成し更に感光部も薄膜化し
て積層することにより防止できることになる。
用の薄膜トランジスタと感光薄膜の光電変換部とを以て
構成されているので、一般的に次のような利点を有して
いる。即ち、基板が絶縁物であることにより入射した余
分の光は下部に透過し、単結晶シリコンにようにキャリ
アを発生させることはない。また感光体は薄膜素子とし
て基板上部に存在するので、飽和光量を越えても、垂直
ライン側へ又は隣接セルへ影響することは全くない。即
ち従来、半導体のバルク部分で発生する余剰のキャリア
により起因するブルーミングやスミアは、トランジスタ
を薄膜化して絶縁物の上に形成し更に感光部も薄膜化し
て積層することにより防止できることになる。
【００１９】本例においては上述の一般的な利点のみな
らず以下のような固体イメージセンサとしての特有な利
益をもたす。
らず以下のような固体イメージセンサとしての特有な利
益をもたす。
【００２０】即ち、薄膜トランジスタ１７は、酸化膜２
１の上に孤立して設けられた薄膜半導体のアイランド３
２において区分形成されたチャネル領域２４，ソース領
域２２，及びドレイン領域２３と、そのチャネル領域２
４上にゲート絶縁膜３１を介して形成されたゲート電極
２６を有する構造であり、スタガ構造でも逆スタガ構造
でもなく、またコプレーナ構造でもない。このため、前
述したように薄膜トランジスタ１７は自己整合的に形成
するに適した構造となっている。このような構造を採用
すると、第１に、ゲート・ソース間の静電容量Ｃgs，ゲ
ート・ドレイン間の静電容量Ｃgdを構造的に僅少にする
ことができる。この結果、トランジスタ動作の高速化に
より固体イメージセンサの高速化を図ることができると
共に、選択パルスの印加毎に出力ライン（垂直ライン）
に不可避的に重畳されるスパイク状の雑音レベルを抑制
することが可能であり、ダイナミックレンジの大きなプ
リアンプを必要とせず、実用性に富む固体イメージセン
サを提供することができる。また第２の利益としては、
セル毎のゲート・ソース間静電容量Ｃgs，ゲート・ドレ
イン間静電容量Ｃgdのバラツキを僅少にすることが可能
である。これは固体イメージセンサにとって重要な固定
パターン雑音を抑制することができ、延いては歩留りの
改善を図ることができる。第３の利益としては、光電変
換部たる感光薄膜３０の一方の電極３３は実施例の如く
下部電極としてトランジスタの脇領域に敷設しても良い
し、またゲート電極２６の上に層間絶縁膜２５を介して
積み重ね形成しても良い。特にエリアセンサとして構成
する場合において光電変換部の電極配置の自由度を高め
ることができる。ここで、下部電極３３をゲート電極２
６の上に層間絶縁膜２５を介して積み重ね形成した場合
のバックゲート効果について考察するに、チャネル領域
２４とその光電変換部の下部電極との間には必ずゲート
電極２６が介在する構造となる。この際、そのゲート電
極２６はチャネル領域２４に対してシールド体として機
能することになるので、バックゲート効果を生じること
がない。換言すれば、バックゲート効果を起こさずに、
選択用の薄膜トランジスタ１７と感光性薄膜３０の光電
変換部との積み重ね構造を採用することを可能とする構
造になっている。従って、信号対雑音比やダイナミック
レンジを損なわずに集積度（解像度）を高めることは勿
論のこと、開口率を向上させることができるので、感度
をも高めることができる。
１の上に孤立して設けられた薄膜半導体のアイランド３
２において区分形成されたチャネル領域２４，ソース領
域２２，及びドレイン領域２３と、そのチャネル領域２
４上にゲート絶縁膜３１を介して形成されたゲート電極
２６を有する構造であり、スタガ構造でも逆スタガ構造
でもなく、またコプレーナ構造でもない。このため、前
述したように薄膜トランジスタ１７は自己整合的に形成
するに適した構造となっている。このような構造を採用
すると、第１に、ゲート・ソース間の静電容量Ｃgs，ゲ
ート・ドレイン間の静電容量Ｃgdを構造的に僅少にする
ことができる。この結果、トランジスタ動作の高速化に
より固体イメージセンサの高速化を図ることができると
共に、選択パルスの印加毎に出力ライン（垂直ライン）
に不可避的に重畳されるスパイク状の雑音レベルを抑制
することが可能であり、ダイナミックレンジの大きなプ
リアンプを必要とせず、実用性に富む固体イメージセン
サを提供することができる。また第２の利益としては、
セル毎のゲート・ソース間静電容量Ｃgs，ゲート・ドレ
イン間静電容量Ｃgdのバラツキを僅少にすることが可能
である。これは固体イメージセンサにとって重要な固定
パターン雑音を抑制することができ、延いては歩留りの
改善を図ることができる。第３の利益としては、光電変
換部たる感光薄膜３０の一方の電極３３は実施例の如く
下部電極としてトランジスタの脇領域に敷設しても良い
し、またゲート電極２６の上に層間絶縁膜２５を介して
積み重ね形成しても良い。特にエリアセンサとして構成
する場合において光電変換部の電極配置の自由度を高め
ることができる。ここで、下部電極３３をゲート電極２
６の上に層間絶縁膜２５を介して積み重ね形成した場合
のバックゲート効果について考察するに、チャネル領域
２４とその光電変換部の下部電極との間には必ずゲート
電極２６が介在する構造となる。この際、そのゲート電
極２６はチャネル領域２４に対してシールド体として機
能することになるので、バックゲート効果を生じること
がない。換言すれば、バックゲート効果を起こさずに、
選択用の薄膜トランジスタ１７と感光性薄膜３０の光電
変換部との積み重ね構造を採用することを可能とする構
造になっている。従って、信号対雑音比やダイナミック
レンジを損なわずに集積度（解像度）を高めることは勿
論のこと、開口率を向上させることができるので、感度
をも高めることができる。
【００２１】
【発明の効果】以上説明したように、本発明に係る固体
イメージセンサは、上述のような特殊構造のセル選択用
薄膜トランジスタと、そのトランジスタのソース電極及
びドレイン電極の何れかに導通したセル単位毎の導電膜
と、上記セル選択用薄膜トランジスタの形成領域に亘り
ソース電極，ドレイン電極及び導電膜の上に形成された
感光性薄膜と、その感光性薄膜の上に形成された透明電
極膜とからなる光電変換部とから成る点を特徴とする。
従って、本発明は次の効果を奏する。
イメージセンサは、上述のような特殊構造のセル選択用
薄膜トランジスタと、そのトランジスタのソース電極及
びドレイン電極の何れかに導通したセル単位毎の導電膜
と、上記セル選択用薄膜トランジスタの形成領域に亘り
ソース電極，ドレイン電極及び導電膜の上に形成された
感光性薄膜と、その感光性薄膜の上に形成された透明電
極膜とからなる光電変換部とから成る点を特徴とする。
従って、本発明は次の効果を奏する。
【００２２】選択用の薄膜トランジスタの構造は、ス
タガ構造でも逆スタガ構造でもなく、またコプレーナ構
造でもない。島状の半導体薄膜を形成後、ゲート絶縁膜
の上にゲート電極を形成し、このゲート電極をマスクと
してイオン打ち込みにより自己整合的に半導体薄膜にチ
ャネル領域，ソース領域及びドレイン領域を形成するこ
とが可能な構造となっている。このため、ゲート・ソー
ス間の静電容量Ｃgs，ゲート・ドレイン間の静電容量Ｃ
gdを構造的に小さくすることができ、またそれらの静電
容量のバラツキを僅少にすることが可能である。電極間
静電容量の僅少化が可能であることは、トランジスタの
動作速度を高めることができ、光電変換装置の高速化が
達成されると共に、ダイナミックレンジの大きなプリア
ンプの使用を排除できる。また静電容量のバラツキが少
ないことは、固定パターン雑音を抑制でき、歩留りの改
善を図ることができる。
タガ構造でも逆スタガ構造でもなく、またコプレーナ構
造でもない。島状の半導体薄膜を形成後、ゲート絶縁膜
の上にゲート電極を形成し、このゲート電極をマスクと
してイオン打ち込みにより自己整合的に半導体薄膜にチ
ャネル領域，ソース領域及びドレイン領域を形成するこ
とが可能な構造となっている。このため、ゲート・ソー
ス間の静電容量Ｃgs，ゲート・ドレイン間の静電容量Ｃ
gdを構造的に小さくすることができ、またそれらの静電
容量のバラツキを僅少にすることが可能である。電極間
静電容量の僅少化が可能であることは、トランジスタの
動作速度を高めることができ、光電変換装置の高速化が
達成されると共に、ダイナミックレンジの大きなプリア
ンプの使用を排除できる。また静電容量のバラツキが少
ないことは、固定パターン雑音を抑制でき、歩留りの改
善を図ることができる。
【００２３】 本発明における光電変換部は、セル選
択用の薄膜トランジスタのソース電極及びドレイン電極
と同時に形成されて何れかに導通したセル単位毎の導電
膜と、上記セル選択用薄膜トランジスタの多数の形成領
域に亘りソース電極，ドレイン電極及び導電膜の上に形
成された感光性薄膜と、その感光性薄膜の上に形成され
た透明電極膜とから構成されている。従って、セル単位
毎の光電変換部としては、セル単位毎の導電膜とこれに
重なる感光性薄膜及び透明電極膜の部分からなっている
ため、感光性薄膜及び透明電極膜をセル単位毎の導電膜
の占有面積に合わせるパターニング工程を無くすことが
でき、製造工程数の削減に寄与する。また、セル単位で
はトランジスタ形成領域のうちソース電極及びドレイン
電極の何れかに重なる部分（層間絶縁膜の開口部の上
部）は少なくとも光電変換部に含まれることになるた
め、光電変換部の面積割合（開口率）が向上し、感度を
高めることができる。ここで、例えば開口率を向上させ
るため、セル単位毎の導電膜はそのゲート電極の上に層
間絶縁膜を介して覆うように形成しても構わない。なぜ
なら、チャネル領域と導電膜との積み重ね構造でもゲー
ト絶縁膜が必ず介在する構造になっているので、チャネ
ル領域はゲート電圧によって規制され、導電膜の電位に
よってバックゲート効果が生じてしまうことはない。従
って、信号対雑音比やダイナミックレンジを損なわずに
集積度（解像度）及び感度を高めることができる。
択用の薄膜トランジスタのソース電極及びドレイン電極
と同時に形成されて何れかに導通したセル単位毎の導電
膜と、上記セル選択用薄膜トランジスタの多数の形成領
域に亘りソース電極，ドレイン電極及び導電膜の上に形
成された感光性薄膜と、その感光性薄膜の上に形成され
た透明電極膜とから構成されている。従って、セル単位
毎の光電変換部としては、セル単位毎の導電膜とこれに
重なる感光性薄膜及び透明電極膜の部分からなっている
ため、感光性薄膜及び透明電極膜をセル単位毎の導電膜
の占有面積に合わせるパターニング工程を無くすことが
でき、製造工程数の削減に寄与する。また、セル単位で
はトランジスタ形成領域のうちソース電極及びドレイン
電極の何れかに重なる部分（層間絶縁膜の開口部の上
部）は少なくとも光電変換部に含まれることになるた
め、光電変換部の面積割合（開口率）が向上し、感度を
高めることができる。ここで、例えば開口率を向上させ
るため、セル単位毎の導電膜はそのゲート電極の上に層
間絶縁膜を介して覆うように形成しても構わない。なぜ
なら、チャネル領域と導電膜との積み重ね構造でもゲー
ト絶縁膜が必ず介在する構造になっているので、チャネ
ル領域はゲート電圧によって規制され、導電膜の電位に
よってバックゲート効果が生じてしまうことはない。従
って、信号対雑音比やダイナミックレンジを損なわずに
集積度（解像度）及び感度を高めることができる。
【図１】従来のイメージセンサの回路構成を示す回路図
【図２】従来のイメージセンサのセル構造を示す断面図
【図３】本発明に係る一実施例の感光セルを１単位だけ
示す図
示す図
【図４】同実施例の構造例を感光セル１単位について示
した断面図
した断面図
１７・・・セル選択用薄膜トランジスタ（ＴＦＴ） １８，３０・・・薄膜感光膜 １９・・・感光セル ２０・・・Ｓｉ単結晶基板 ２１・・・酸化膜 ２２・・・ソース領域 ２３・・・ドレイン領域 ２４・・・チャネル領域 ２５・・・層間絶縁膜 ２６・・・ゲート電極 ２７・・・ソース電極 ２８・・・ドレイン電極 ２９・・・透明電極 ３１・・・ゲート絶縁膜 ３２・・・孤立島状の薄膜半導体アイランド ３３・・・下部電極
Claims (1)
- 【請求項１】 少なくとも表面が絶縁物である基板と、
該基板上に孤立して設けられた島状の半導体薄膜と、該
半導体薄膜においてチャネル領域を挟んで形成されたソ
ース領域及びドレイン領域と、該半導体薄膜の該チャネ
ル領域上にゲート絶縁膜を介して形成されたゲート電極
と、該ゲート電極上に形成された層間絶縁膜の開口部を
介して該半導体領域の該ソース領域及び該ドレイン領域
に導電接続するソース電極及びドレイン電極とを有する
セル選択用薄膜トランジスタを備えており、該ソース電
極及び該ドレイン電極と同時に形成されて何れかに導通
したセル単位毎の導電膜と、該セル選択用薄膜トランジ
スタの形成領域に亘り該ソース電極，該ドレイン電極及
び該導電膜の上に形成された感光性薄膜と、該感光性薄
膜の上に形成された透明電極膜とを有する光電変換部を
備えて成ることを特徴とする固体イメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4097889A JP2570054B2 (ja) | 1992-04-17 | 1992-04-17 | 固体イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4097889A JP2570054B2 (ja) | 1992-04-17 | 1992-04-17 | 固体イメージセンサ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58002080A Division JPS59126666A (ja) | 1983-01-10 | 1983-01-10 | 固体イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136391A JPH05136391A (ja) | 1993-06-01 |
| JP2570054B2 true JP2570054B2 (ja) | 1997-01-08 |
Family
ID=14204324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4097889A Expired - Lifetime JP2570054B2 (ja) | 1992-04-17 | 1992-04-17 | 固体イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570054B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5012162B2 (ja) | 2007-04-17 | 2012-08-29 | セイコーエプソン株式会社 | 電気泳動表示装置及び電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753668B2 (ja) * | 1973-05-15 | 1982-11-13 | ||
| JPS56138361A (en) * | 1980-03-31 | 1981-10-28 | Canon Inc | Photoelectric converter |
-
1992
- 1992-04-17 JP JP4097889A patent/JP2570054B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136391A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862237A (en) | Solid state image sensor | |
| US7755118B2 (en) | Solid-state image pick-up device and imaging system using the same | |
| US7750422B2 (en) | Solid state image pickup apparatus and radiation image pickup apparatus | |
| US7429764B2 (en) | Signal processing device and image pickup apparatus using the same | |
| US8139133B2 (en) | Photoelectric conversion device | |
| EP2980852B1 (en) | Solid-state image sensing element and imaging system | |
| JP3219036B2 (ja) | 固体撮像装置 | |
| JPH0245395B2 (ja) | ||
| JP2004047719A (ja) | 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。 | |
| KR20240010547A (ko) | 광 검출 장치 및 전자 기기 | |
| US6642561B2 (en) | Solid imaging device and method for manufacturing the same | |
| JP2570054B2 (ja) | 固体イメージセンサ | |
| JPH0758308A (ja) | 固体撮像素子 | |
| JPH03240379A (ja) | 固体撮像素子 | |
| JPH1074926A (ja) | 固体撮像素子 | |
| JPH06104418A (ja) | 固体撮像素子 | |
| JPH11111960A (ja) | 固体撮像素子 | |
| JP4238398B2 (ja) | 固体撮像装置 | |
| Chikamura et al. | A 1/2-in. CCD image sensor overlaid with a hydrogenated amorphous silicon | |
| JP2559465B2 (ja) | 固体撮像装置 | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JPH0430577A (ja) | 固体撮像素子 | |
| JPH09275204A (ja) | 固体撮像素子 | |
| JPS61272965A (ja) | 電荷移送形固体撮像素子 | |
| JPS63266868A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090110 |
|
| LAPS | Cancellation because of no payment of annual fees |