JPH04179270A - 二次元イメージセンサー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は非晶質シリコンによる密着型二次元イメージセ
ンサに関わるものである。 〔従来の技術〕 従来の周知の技術としては、公開実用平成２−８０５５
が有り、薄膜ホトトランジスタを利用した二次元の光セ
ンサについて記載されている。とのセンサの素子断面図
を第７図に、回路図を第８図に示した。図中１は基板、
３００はグー１〜電極、５１は第１の絶縁膜、６１は半
導体、（３２はオーミックコンタクト層、１００は第１
の配線、２００は第２の配線、５２は第２の絶縁膜、１
ｏはホ１へ１−ランジスタ部、１、ホトトランジスタ１
は画素スイッチングトランジスタ部、１２は水平スイッ
チングｌヘラレジスタ、１２０は信号読み出し用トラン
ジスタ、２０は容量部、ホト１〜ランジスタのゲーｌ〜
電極、ソース電極、ドレイン電極はそれぞれ３３０，４
３２゜４３１である。画素スイッチングトランジスタの
ゲート電極、ソース電極、ドレイン電極はそれぞれ３０
１．１１−１．　ｌ’ｌ　２である。駆動法は、光シャ
ッタを一定時間開いた後、垂直走査線３０と水平走査線
４４とを順次選択してゆくことによって、各アドレスの
信号出力が信号読み出し線４５に得られるものである。 ホトトランジスタのゲート電極３３０は一つのホト１〜
ランジスタ１０にたいして一つであり、またホトトラン
ジスタのグー１〜電極３３０の電位は、ホ１〜トランジ
スタのソース電極４３１と共通であることが記載されて
いる。 また、画素スイッチンクトランジスタ１１には遮光膜が
必要となることも記載されている。 このセンサでは］、信号電荷が小さい、２．信号＃ｉ積
時間はシャッタを開いた時間で制限される、３、センサ
の中央部と周辺部とでの感度が異なる等の点の改善が望
まれた。そのため、逆スタガー構造のホ１〜トランジス
タのゲート電極中央部をオフセラ１へとした構造のホ１
へ１−ランジスタによって、光増倍率を向上し信号電荷
を大きくしたものがある。それを第９図に示す。図中の
各部を示す番号は第７図及び第９図と同じである。この
ホトトランジスタでは、グー１−電極が二つ（３１１、
３１２）になり、それぞれの電極への電位の与え方によ
って、信号を大きくしたり、ガンマ特性を改善すること
が出来る。 〔発明が解決しようとする課題〕 −１−記徒来の逆スタガー構造のホトトランジスタにお
いでは、光が上１へから入る構造となっていることから
、遮光膜（同図では図示していない）は必須となる。こ
のような遮光膜への電位の与え方については開示された
技術はない。また、各トランジスタの遮光膜を接続し共
通とした場合例えは、１）ある一つの水平スイッチング
１−ランジスタのソース電極が遮光膜と短絡した場合、
全ての水１１１スイッチングトランジスタの遮光膜は短
絡した水平スイッチングトランジスタのソース電位に固
定されてしまう、２）ある一つの水平スイッチングトラ
ンジスタのドレイン電極か遮光膜と短絡した場合、ドレ
イン電極は共通のため信号読みだしは全く不可能となる
、３）ノイズ除去回路用トランジスタでは水平スイッチ
ングトランジスタと形状が対称になっているため、］）
２）と同様なことカ起こる、４）画素スイッチング１ヘ
ランシスタおよびホトトランジスタの遮光膜についても
、たった−ケ所の短絡でも線欠陥あるいは面欠陥（完全
な不良）にもなりうるなどイメージセンサとしては致命
的欠陥になる。 本発明の目的は１）薄ｌψホ１へ１〜ランジスタによる
密着型二次元イメージセンサにおける、信号蓄積時間を
機械的及び光学的機構によらない電子的に制御しうるち
のとすること、２）遮光膜の構成Ｉｊ法及びその電位に
ついて、二次元イメージセンサを実現する１−から必要
な構成法と適切な電位をＩｊえる構成を実現すること、
３）二次元センサの中央部と周辺部とでの、センサの駆
動状態を均ｈ／、％にオること、４）二次元イメージセ
ンサ製作時に発生する欠陥を、１１生画像において、よ
り［１立たないような構成どすることである。 〔課題を解決するための手段〕 上記１］的を達成するために、１）画素スイッチングト
ランジスタおよびホトトランジスタの他、水平スイッチ
ング１ヘランジスタとノイズ除去回路Ｊｉ１１１〜ラン
ジスタに遮光膜を設けた。２）画素スイッチング１−ラ
ンジスタケ水平スイッチングトランパスタ、ノイズ除去
回路用トランジスタおよびポ１−１ヘランジスタそれぞ
れの遮光Ｉ摸は、それぞれを各１一ランジスタ単位ごと
に独立に設けるように構成し、画素スイッチングトラン
ジスタ、水１１スイッチングトランジスタ、およびノイ
ズ除去回路用トランジスタの遮光膜は、電気的にフロー
ティングとし、ホトトランジスタの遮光膜は外部から電
位を与えることができる構造とした。また、３）ホトセ
ンサアレイの十ド左右の少なくとも一辺に該ホトセンサ
アレイの一形状部分を備えることとした。 〔作用〕 １）画素スイッチングトランジスタＪ）よびホトトラン
ジスタの他、水Ｖ１１スイッチングトランジスタとノイ
ズ除去回路用１−ランジスタに遮光膜を設けたことによ
って、所望のクロック周波数でアドレッシングすること
で、一画素それぞれの？ｊｆ積時開時間に一定にするこ
とができる。即ち、−・画素それぞれの蓄積時間はスイ
ッチングトランジスタの駆動時間によって定められるこ
とから、光シャッタを使うことなく、常に光情報をセン
サに与えたままであっても正確に光信号が取り出すこと
ができる。本方式では完全な電子制御であることかＩ−
′）、蓄積時間はタロツク周波数を変えることで自由に
制徘Ｏできる。 ２）水＼Ｖスイッチング１ヘランジスタ２画素スイッチ
ング１ヘランジスタ、ノイズ除去回路用トランジスタお
よびホトトランジスタそれぞれの遮光膜を、そ扛ぞオｂ
を各１個の１〜ランジスタ！ｌ、位ごとに独−γに設け
るように構成したことにより、遮光膜と１〜ランジスタ
の構成電極（グー１〜．ドレイン。 ソースｆｉｆ極）との短縮欠陥があっても欠陥数だけの
点欠陥に抑えることができる。 ３）水＼１７：スイツチング＋−ランジスタ２画素スイ
ッチング１ヘランジスタおよびノイズ除去回路用トラン
ジスタの遮光膜をフローティングにしたことにより、浮
遊容量を低減するという効果がある。 ４“なわち、遮光膜をアースもしくは電源線に接続する
と、各１ヘランジスタの構成電極はより接地ラインに近
くなり％７−　’ｔＨ容量は増加する。これを防ぐとい
う効果がある。また、遮光膜をそれぞれ各１−個の１ヘ
ランジスタ単位ごとに独立に設けるように構成したこと
によりその効果はより一層大きくなる。 ４）ホトセンサアレイの上下左右の少なくとも一辺に該
ホトセンサアレイの一形状部分を備えることとしたこと
により、分布浮遊容量はホ１〜センザのいかなる場所に
おいても同一・の値となる。その結果−１次元センサの
中央部と周辺部とでの、センサの駆動状態を均等にする
ことができるという効果がある。 ５）ホト１〜ランジスタの遮光１１体を、ン’／　Ｔ

【
ｌＩ容量の一方の電極、ソース電極、トレイン電極、あ
るいはゲー１へ電極の少なくとも一つの電極と接続する
か、あるいは回路アースと接続したことにより、ホト１
−ランジスタとして所望の能力を適宜選択し、各ホトト
ランジスタは同一の特性で駆！ｌｔ！＋することが可能
となる。即ち、本発明でのホト１〜ランジスタはゲート
電極が二つ有り、それぞれのゲート電極への電位の１ｊ
え方によって光電流を増減したり、ガンマ特性を変化さ
せることが出来る。従って、従来のホトセンサでは貼−
の特性であったが、本ホトセンサでは所望の特性のセン
サになるように適宜選択することが可能となる。この場
合、各ホト１−ランジスタの特性のバラツキはバックチ
ャネルの状態によ−）で定まる。しかし本構造では、パ
ックチャネルは遮光膜によって電気的に固定されること
から、各ホト１−ランジスタの特性は均一なものとする
ことが出来るという効果がある。 〔実施例〕 実施例］ 本発明の一実施例を第１図を用いて説明する。 同図は本発明による二次元イメージセンサの回路構成を
示したものである。１０は光感応部であるホトトランジ
スタ、１−１−は一画素の信号を読み出すための画素ス
イッチングトランジスタ、］２は行方向の信号を読み出
すための水平スイッチングトランジスタ、１３はノイズ
除去回路用！−ランジスタであり、２０は蓄積容量、２
１はホトトランジスタの遮光膜、２２は画素スイッチン
グ１−ランジスタの遮光膜、２３は水平スイッチングト
ランジスタの遮光膜、２４はノイズ除去回路用Ｉ−ラン
ジスタの遮光膜である。３０は一行の画素スインチング
Ｉ〜ランジスタ列のゲー１〜に接続した走査線、３１は
ホトトランジスタ１、ホトトランジスタ〇の第一グー１
−４．１に電位を与える第一・グー１−制御線、３２は
ホト１〜ランジスタ１−０の第ニゲ−１〜４２に電位を
ｌ−ｊえる第ニゲーＩ−制御線、４３はホト１−ランジ
スタ１０のソースに電位を与えるソースライン、４４　
（１暑〜４４．（ｎ）は水平スイッチングトランジスタ
１２および水平ダミースイッチングトランジスタ１３の
ゲートに接続した水平走査線、４５は水平スイッチング
トランジスタのトレインに接続した信号読み出線、４６
はノイズ除去回路用１〜ランジスタ１３のドレインに電
位を与えるドレイン線、４７はノイズ除去回路用１〜ラ
ンジスタのソースに電位を与える負荷線である。本実施
例ではこの図に示したように、ホトトランジスタの遮光
膜２１−はホトトランジスタのソースに各々の画素内で
接続して、電位を固定した。 画素スイッチングトランジスタの遮光膜２２゜水平スイ
ッチングトランジスタの遮光膜２３．ノイズ除去回路用
トランジスタの遮光膜２４は各々中独にしてフローティ
ングとし、電位は特に与えないこととした。 次に、この−゛４次元イメージセンサの製作方法につい
て第２図を用いて説明する。同図は製作工程断面図を示
すもので、特に重要なセンサ部１画素について示したも
のである。従って、水平スイッチングトランジスタ］２
とノイズ除去回路用トランジスタ１；３については記し
ていない。しかし、両１〜ランジスタとも画素スイッチ
ング１ヘランジスタ１１と構造的には同様であることか
ら、その理解には第２図によって充分に達成される。同
図Ａ〜■・：においてホト１〜ランジスタ部は１、ホト
トランジスタ０、画素スイッチングトランジスタ部は１
］、容量部は２０の領域である。先ず、同図Ａは、透明
な基板１」二に導体、例えば（：ｒ・をスパッタリング
法によって膜ｐｙ、　ｏ　、　１−μ丁ｎ　堆積し、こ
れを通常のホトエツチングプロセスによって加工し、ホ
ト１−ランジスタのλ四光膜２１．容量部の電極２０１
を形成し、この１に第一の絶縁膜５１−を堆積した状態
である。 次に、導体、例えばＣｒをスパッタリング法によって膜
厚０．２μｍ堆稙堆積これを先と同様に加工して、ホト
トランジスタの第一ゲート電極３１１、第二ゲート電極
３２１　、画素スイッチングトランジスタのグー１〜電
極３０１．容措の電極２０２などを形成し、同図１３の
如くとした。 次に、第二の絶縁膜５２．半導体６１．オーミックコン
タクト層６２をそれぞれ、例えばＣＶ　Ｄ法によってシ
リコンナイトライド（以ドではＳｊＮと記す）を膜厚０
．３μｍ、非晶（６シリコン（以下ではａ−８ｉと記す
）を膜厚Ｑ、２μｍ　、　Ｐ（リン）をドープしたｎ型
ａ−８１を膜厚５０ｎｍ堆積した後、これを加二■二し
て、コンタクＩ−ホール７］、７２．７３を形成し、さ
らに、ａ−８ｉを加工して、同図Ｃのととくホ１へトラ
ンジスタ部と画素スイッチングトランジスタ部にａ　−
３ｉを形成した。 次に、導体層として例えば、ＣｒさらにＡ、　Ｑをそれ
ぞれ例えばスパッタリング法によって膜厚０．１μｍ　
、０．５μｍ　　を堆積し、これを同図１）の如くに加
］ニジて、ホト１〜ランジスタのソース電１４ｉ４３１
　、　　ｌへレイン電極４３２７画素スイッチング１ヘ
ランジスタのソース電極１１１．ドレイン電極】１２．
容量の電極２０３３を形成した。 次に、第二の保護膜５３を例えばＣＶ　Ｄ法によってＳ
ＩＮを膜厚１μｒｎ珂（積し、さらに、遮光［１■力と
し２て例えばＡＱを膜厚４−μｍ堆積し、これを加工し
て同図Ｅのごとく画素スイッチング１−ランジスタの遮
光膜２２を形成した。 この後、保護膜５　Ｊを加工して、外部接続用のｌＸ１
４子出しをするが、以下の加工及び組立工程は本ＩＣグ
′的ではないことから省く事とする。 また、先にも記したように水平スイッチングトランジス
タとノイズ除去回路用１−ランジスタの遮光膜は不実施
例の画素ス、イッチンクトランジスタの遮光膜と構造は
同じである５、すなわち、遮光１瑛は各１ヘランジスタ
のＬ部に保護膜５；３を介してＡ、　Ｑによって形成さ
れ、それぞれは、勾：いに各１〜−″）ンジスタことに
独＼′ｉに設けられ、しかも、電気的にはフローテ１′
ングとした。 なお、容１１１一部２０の構造は三層の導体と二層の絶
縁層からなる。導体の最下層と最」−層は電気的には同
一部分であり、同図の断面図では明らかではないが、両
者は他の部分でそれぞれを接続しである。この容量部の
構造は、本発明を規制するものではなく、種々の構造が
有りうる。例えば、導体を２０１と２０３の二層として
、２０３層をホト１〜ランジスタのドレインおよび画素
スイッチングトランジスタのソースとに接続した構造で
あっても良い。この場合は、絶縁層は二層もしくは一層
であっても良い。 以上第２図を用いて説明した実施例は、第１図の一画素
部について記したもので、これを二次元的に配置したも
のを作ることで第４図に、■（シた二次元センサアレイ
を作ることができた。 本二次元センサアレイでは、ホＩ〜１−ランジスタの遮
光膜２１はホ１〜１〜ランジスタのソース電極に接続し
、ソースライン４３によって電気的に一定の電位を与え
ることとした。こイ゛シによって、ホト１〜ランジスタ
のゲートがオフ時に流れる電流は、特に小さく良好なセ
ンサとして動作することが確かめｌ：、ｌ　ｊｔジノ−
、 なあ′、本実施例の変形として、ホトトランジスタのソ
ースを接地し、容量の一方の電極と画素内で接続したも
の、あるいは、ホトトランジスタの第一デー１−制御線
３１と第一グー１へ制御線３２とを画素内で接Ｍｕ、ホ
（−１〜ランジスタのケート制御線を−４＜とじ同電位
でホト１〜ランジスタを駆動する等がある。１これｌ゛
）の変形は、本発明の主旨である各種遮光膜の構造ある
いは電位の与え方とは関係し、ないため、本発明を用い
た各種の変形、応１１１は神ぺ・有ることは容ト石に理
解されるであろう。 次に、第一図によって、本実施例におりる二次圧センサ
の駆りＪ方法（ごついで述べる。走査線３０１Ｊ−は最
１〜部の走査線かｌＦ）始よ−）で順次−本の走査線を
選択しながに）電１１・を、ｉ（ｉ；直走今回路から与
えて’４−ｊ　＜。４な、ｊ）も非選択時には−−−１
０Ｖを選択時には−＋　２０　Ｖを印加した。ソースラ
イン４：３には「）＼パ、ホ１へ１・：）ンジスタの第
一グー１へ制御線：ｉ　＋　＋、−は１０■、第一ゲー
叫〜制御線；１２には一１０■、イ、−１号読／ノ、だ
し線・１；）とノイズ除去回路用１ヘランジスタのドレ
イン線４６にば２５Ｖ、ノイズ除去回路用１ヘランジス
タの負荷線４７には０＼・′をそれぞれ印加した。次に
水＝１１走査回路番、−よ−）て水゛１ｔスイッチング
トランジスタ１２のゲートと、ノイズ除去回路用ｌ−ラ
ンジスタ１３のケーＩ・に電圧を与える。ここでも順次
−本のラインを選択しながら、非選択時には一１０■を
選択時には２０Ｖを印加した。ライン４４．（１−）か
ら選択しライン４４（ｎ）まで選択すると、垂直走査回
路の選択ラインが一本進行する９Ｌうにした。この、１
′：うにして、各画素の信号４ｉ！°は、信じ−読み出
し線４Ｅ：）に流れる電流値としてあられれる。またご
れ０の走査回路のスイッチングノイズ電流はノイズ除去
回路用１ヘランジスタのドＬツイン線４　Ｂに流れる、
にの両者の電流を電圧変換し１、差七ノ増幅器によ−〕
でイ旨号成分に含まれているノイズを除去した３、こう
して得られた画像信号は原稿画像を忠実に１１１ルする
に好適なものであった。 また、走査線３０は、１εζ６木、水・ｌ’　ａｊ’：
”査線・１／１（＋、）　＝４４　（ｎ）は７２６本て
ル）す、（１・左右の各３本はダミーラインとした。こ
のため、読み取りに必要な各画素それぞれにお＋−＋る
浮遊容量は均一な値とすることができた。 以」−説明したように本実施例では、画素スイッチング
トランジスタの遮光膜２２．水平スイッチングトランジ
スタの遮光膜２３．ノイズ除去回路用１〜ランジスタの
遮光膜２４をそれぞれ単独に切り離し、電気的にはフロ
ーティングとしたことで、センサアレイの欠陥を著しく
低減できた。またホ１〜１〜ランジスタの遮光膜２１を
各画素内で電気的に固定したことにより各画素の光電変
換特性を均一・にすることができた。 実施例２ 次なる実施例を第３図及び第４図によって説明する。 第３図は二次元イメージセンサの回路構成を第４図はセ
ンサ画素部の断面構造を示すものである。 本実施例は構成方法及び画素断面構造など実施例１に〆
（ｆ′！しており、ここでは本実施例の特徴について記
すこととする。 実施例１との大きな違いは第１図にあるように、ホトト
ランジスタ１０の遮光膜２１を画素内のホ１〜１〜ラン
ジスタの第ニゲ−１−に接続した点である１、このため
、第４図の断面構造に示すように、第一の絶縁層５１へ
のコンタク１〜ホールの位置および導体の接続方法が若
下達うことが分かる。 次に、この二次元イメージセンサの製作方法について第
４図を用いて説明する。同図は製作工程断面図を示すも
ので、特に重要なセンサ部１画素について示したもので
ある。従って、水平スイッチングトランジスタ］２とノ
イズ除去回路用トランジスタ１−３については記してい
ない。しかし、両トランジスタとも画素スイッチング［
・ランシスタ１１と構造的には同様であることから、そ
の理解には第４図によって充分に達成される。同図Ａ〜
Ｅにおいてホトトランジス９部は１−０、画素スイッチ
ングトランジスタ部は１１、容量部は２０の領域である
。先ず、同図Ａは、透明な基板１−１−に導体、例えば
Ｃｒをスパッタリングθ、によって膜厚０．１５μｍ堆
積し、これを加］ユシホｌへｌ〜うンジスタの遮光膜２
１．容ダニ部の電極２０１を形成し、この１−に第一の
絶縁膜５１を堆積し、これを加「−シコンタフ１〜ホー
ルを形成した状態である。 次に、導体、例えばＣｒを膜厚０．２２μｍ堆積し、こ
れを先と同様に加工して、ホｌ−１〜ランジスタの第一
グー１〜電極３１１．第二ゲート電極３２１、画素スイ
ッチングトランジスタのゲー１へ電極３０１．容量の電
極２０２などを形成し、同図Ｂの１１１＜とじた。ここ
では、第ニゲーＩ〜電極３２１と遮光膜２１−とをコン
タクトホールによって接続することにした。 次に、第二の絶縁膜５２．半導体６１．オーミックコン
タク１へ層６２をＣＶ　Ｄ法によってそれぞ」し例えば
Ｓ　ｊ、　Ｎを膜厚０．．３．ｕｍ　、ａ−Ｓｉを膜厚
０．５μｍ　、　Ｐ　（リン）をドープしたｎ型ａ−８
ｊを膜厚４−　Ｏｎ　ｍ堆積した後、ａ　　Ｓ］を加工
して、同図Ｃのごとくホｈ　Ｉ−ランジスタ部と画素ス
イッチングトランジスタ部にａ−３ｉを形成した、 次に、導体層として例えば、Ｃｒ・さらにＡＲをそれぞ
れ例えば膜厚０．１μｍ、０．７μ■１　　を堆積し、
これを同図１つの如くに加工して、ホ１〜１〜ランジス
タのソース電極４３１．トレイン電極４３２゜画素スイ
ッチング１−ランジスタのソース電極１１１゜ドレイン
電極１１−２　、容量部の電極２０３を形成した。 次に、保護膜５３を例えばＣＶ　Ｉ）法によってＳｉＮ
を膜厚１μｍ堆積し、さらに、遮光膜として例えばＡＱ
を膜厚１μｍ堆積し、これを加圧して同図Ｅのごとく画
素スイッチングトランジスタの遮光膜２２を形成した。 このようにして得た二次元センサは、実施例１と同様に
良好な動作をし、しかも欠陥の少ないものができた。 このセンサでは、ホトトランジスタの照光１１ψ２１を
第二ゲートに接続し、（＝）の電位を一７ｊえることで
センサへの入射光の有り無しによる信−号の差を大きく
とることができた。 実施例３ 次なる実施例を第５図によって説明する。不図は、第１
図及び第３図とほぼ同様であるが、それｌ）と市なる点
はホト１〜ランジスタの遮光膜２１をホ１〜１〜ランジ
スタのドレイン電極と接続したことである。 このセンサアレイの製作は第２図の１、ホトトランジス
タ程と同様である。ただし、遮光膜２１と接続するため
のコンタクｌ−ホールの位置か異なるだけである。した
が−って詳細な製作方法については省くこととする。 本実施例のニ１次元センサアレイに才９いても、欠陥の
ないしかも各画素の特性の良くそろった素子がｔ！ｊ、
　、Ｅ、れた。 実施例４ 次なる実施例を第６図により説明する。 １油記実施例と本実施例との違いは、ここではホ１〜１
ヘランジスタの遮光膜２］を接地したことである。 第一グー１〜線３１、ホトトランジスタを接地する場合
には、遮光膜２１−と容量の接地側電極を各画素内にお
いて接続すれば良く、簡単な回路構成とすることができ
た。 しかも、遮光膜２１の短絡欠陥は第ニゲ−１〜との間だ
けが問題となるだけであり、欠陥の生じにくいセンサを
作ることができた。 また、ホトトランジスタの遮光膜２１を接地して、電位
を固定しており、二次元センサとしても良好な特性を示
した。 実施例５ 次なる実施例を第６図により説明する。 前記実施例と本実施例との違いは、ホトトランジスタの
ソースライン４３を接地し、画素内でホトトランジスタ
の遮光膜２１および容量をホ１．１−ランジスタのソー
スに接続し、接地したことである。こうすることで、簡
単な回路構成とすることができ、しかも、遮光膜２１、
ホトトランジスタの短絡欠陥は第一ゲートおよび第二ゲ
ートとの間だけが問題となるだけであり、欠陥の生じに
くいセンサを作ることができた。また、ホトｌ−ランジ
メタの遮光膜２１−を接地して、電位を固定しており、
二次元センサとしても良好な特性を示した。 〔発明の効果〕 以」二説明したごとく、本発明によ九ば、画素スイツチ
ング１〜ランジスタの遮光膜２２．水平スイッチングト
ランジスタの遮光膜２３．およびノイズ除去回路用トラ
ンジスタの遮光膜２４をそれぞれｃｌｉ、独に切り離し
、しかもフローティングとしたことによ１て、配線の交
差部が少なくなり、短絡欠陥が少なくなるとともに、各
遮光膜の短絡欠陥が例え発生した場合であっても、線欠
陥あるいは面欠陥になることはなく、はとんど点欠陥の
みに留めることができた。 また、ホトトランジスタの遮光膜２コの電位を固定した
ことにより、ホＩ−センサの各画素ごとの光感度特性を
均一にすることかでき、良好な二次ノーシボ１〜センサ
を作ることができた。

【図面の簡単な説明】

第１図は本発明の回路構成を示す図、第２図Ａ〜ｌ−・
：は本発明による二次元センサの一画素のセル断面構造
を示す図、第３図は本発明の別の回路構成を示す図、第
４図Ａ、−Ｅは別の本発明による二次元センサの一画素
のセル断面構造を示す図、第５図は本発明の別の回路構
成を示す図、第６図は本発明の別の回路構成を示す図、
第７図は従来のセンサ素子断面図、第８図は従来の二次
元センサの回路図、第９図は従来のセンサ素子断面図で
ある。 １・・基板、２１・・ホト１〜ランジスタの遮光膜、２
０１・・容量の電極、５］・第一の絶縁膜、２０２容旦
の電極、３００・・ゲート電極、１００・第１の配線、
２００・・第２の配線、３０１　　画素スイッチングト
ランジスタのグー１〜電極、；３１１　・ホ１〜Ｉ−ラ
ンジスタの第一グー１−電極、３２］・ホ１−１−ラン
ジスタの第ニゲ−１〜電極、３３０・・ホ１−１−ラン
ジスタのゲート電極、１２０　　信号読み出し用１−ラ
ンジスタ、５２・・・第二の絶縁Ｄ’Ｌ　７１　＋７２
．７３・・・コンタク１〜ホール、６１−・半導体、６
２　・オーミックコンタク１〜層、１１１・・・画素ス
イッチングトランジスタのソース電極、１１２画素画素
スイッチングトランジスタレイン電（４；、２０３・・
・容量の電極、４３トホ（へ１−ランジスタのソース電
極、４３２・ホト１〜ランジスタのドレイン電極、５３
・・・第三の絶縁膜、２２　・画素スイッチンクトラン
ジスタの遮光膜、２３・・・水平スイッチング１−ラン
ジスタの遮光膜、２４・・・ノイズ除去回路用トランジ
スタの遮光膜、１０・・・ホト１−ランジスタ部、１１
・・画然スイッチングトランジスタ部、１２　水平スイ
ッチングトランジスタ、１：ｑ・・ノイズ除去回路用１
〜ランジスタ、２０・・・容（辺部、３　ｏ・・垂直走
査線、３１−・・・第一ゲート制御線、３２・第二ゲー
ト制御線、４３・・ホトトランジスタのソースライン、
４４．（１）〜４４．（ｎ、）・承継走査線、４５・・
・信号読み出し線、４６・ノイズ除去回路用１〜ランジ
スタのドレイン線、４７賂 レト

Claims (1)

1. 【特許請求の範囲】 １、ホトトランジスタ、蓄積容量、画素スイッチングト
   ランジスタからなる光感応性デバイスを一画素とし、該
   画素を二次元的に配列したホトセンサーアレイと、該ホ
   トセンサーアレイの信号を順次呼び出す水平スイッチン
   グトランジスタ列を有する二次元イメージセンサにおい
   て、画素スイッチングトランジスタ、水平スイッチング
   トランジスタの遮光膜が、各々のトランジスタごとに独
   立しており、電気的にはフローティング状態であること
   を特徴とした二次元イメージセンサ。 ２、上記ホトトランジスタの遮光膜は、上記蓄積容量の
   一方の電極、ソース電極、ドレイン電極、ゲート電極の
   少なくとも一つの電極と接続するか、あるいは回路アー
   スと接続したことを特徴とする特許請求の範囲第１項記
   載の二次元イメージセンサ。 ３、ホトトランジスタ、蓄積容量、画素スイッチングト
   ランジスタからなる光感応性デバイスを一画素とし、該
   画素を二次元的に配列したホトセンサーアレイと、該ホ
   トセンサーアレイの信号を順次呼び出す水平スイッチン
   グトランジスタ列を有する二次元イメージセンサにおい
   て、水平スイッチングトランジスタおよび水平スイッチ
   ングトランジスタと同一もしくは対称の形状であるノイ
   ズ除去回路に遮光膜を有したことを特徴とした二次元イ
   メージセンサ。 ４、ホトトランジスタ、蓄積容量、画素スイッチングト
   ランジスタからなる光感応性デバイスを一画素とし、該
   画素を二次元的に配列したホトセンサーアレイと、該ホ
   トセンサーアレイの信号を順次呼び出す水平スイッチン
   グトランジスタ列を有し、該水平スイッチングトランジ
   スタ列と同一もしくは対称の形状としたノイズ除去回路
   を有した二次元イメージセンサにおいて、該水平スイッ
   チングトランジスタおよびノイズ除去回路の遮光膜が、
   各々のトランジスタごとに独立しており、電気的にはフ
   ローティング状態であることを特徴とした二次元イメー
   ジセンサ。 ５、特許請求の範囲第１項〜４項記載の二次元イメージ
   センサにおいて、ホトセンサアレイの上下左右の少なく
   とも一辺に該ホトセンサアレイの一形状部分が付随して
   いることを特徴とした二次元イメージセンサ。 ６、ホトトランジスタ、画素スイッチングトランジスタ
   および水平スイッチングトランジスタの活性層が非晶質
   シリコンで構成されていることを特徴とした特許請求の
   範囲第１項〜５項記載の二次元イメージセンサ。