JPH056353B2 - - Google Patents
Info
- Publication number
- JPH056353B2 JPH056353B2 JP56092930A JP9293081A JPH056353B2 JP H056353 B2 JPH056353 B2 JP H056353B2 JP 56092930 A JP56092930 A JP 56092930A JP 9293081 A JP9293081 A JP 9293081A JP H056353 B2 JPH056353 B2 JP H056353B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- field plate
- insulating layer
- row
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005684 electric field Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 239000004020 conductor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明はCID（電荷注入装置）検出器素子を有
する撮像装置に関する。
する撮像装置に関する。
従来、赤外線撮像装置はCID検出器マトリツク
スを利用してきた。CIDは頭文字を用いて普通
MIS電極と呼ばれる２個の隣り合う電極を有す
る。Ｍは金属導体の略、Ｉはこの金属導体が形成
される絶縁層の略、Ｓはこの絶縁層が形成される
半導体基板の略である。金属導体の大きさは活性
領域の面積を定め、金属導体に印加される電圧は
基板内に形成されるポテンシヤル井戸の深さを定
める。
スを利用してきた。CIDは頭文字を用いて普通
MIS電極と呼ばれる２個の隣り合う電極を有す
る。Ｍは金属導体の略、Ｉはこの金属導体が形成
される絶縁層の略、Ｓはこの絶縁層が形成される
半導体基板の略である。金属導体の大きさは活性
領域の面積を定め、金属導体に印加される電圧は
基板内に形成されるポテンシヤル井戸の深さを定
める。
従来の装置は半導体上の比較的厚い絶縁層を含
み、この絶縁層には、CID検出器素子が形成され
る多数の小さな薄い凹部領域からなるマトリツク
スアレイが設けられる。そしてCID検出器素子も
マトリツクスアレイを形成する。薄い各領域の約
半分は行アドレスMISで覆われMISゲートの水平
行が厚い絶縁層上の金属ラインで接続されてい
て、薄い絶縁層上の行アドレスMIS装置を接続し
ている。薄い各領域の他の半分は他のMISゲート
で覆われる。これらは列ゲートであつて、厚い絶
縁層上を延びて個々のMISゲートの列を接続する
金属ラインを構成する列アドレスラインに接続さ
れている。行アドレスラインと列アドレスライン
の交差部ではその間に絶縁物が配置される。この
ような装置で、行列アドレスラインに電圧（V1）
が印加されると絶縁層の薄い領域の表面が空乏化
される。厚い絶縁領域では、大きな電圧（V2）
がアドレスラインへ印加されたときのみ半導体表
面が空乏化され得る。この差（V2−V1）＝ΔVは
電圧マージンと呼ばれ、電圧マージンは装置のポ
テンシヤル井戸の容量を制限する。
み、この絶縁層には、CID検出器素子が形成され
る多数の小さな薄い凹部領域からなるマトリツク
スアレイが設けられる。そしてCID検出器素子も
マトリツクスアレイを形成する。薄い各領域の約
半分は行アドレスMISで覆われMISゲートの水平
行が厚い絶縁層上の金属ラインで接続されてい
て、薄い絶縁層上の行アドレスMIS装置を接続し
ている。薄い各領域の他の半分は他のMISゲート
で覆われる。これらは列ゲートであつて、厚い絶
縁層上を延びて個々のMISゲートの列を接続する
金属ラインを構成する列アドレスラインに接続さ
れている。行アドレスラインと列アドレスライン
の交差部ではその間に絶縁物が配置される。この
ような装置で、行列アドレスラインに電圧（V1）
が印加されると絶縁層の薄い領域の表面が空乏化
される。厚い絶縁領域では、大きな電圧（V2）
がアドレスラインへ印加されたときのみ半導体表
面が空乏化され得る。この差（V2−V1）＝ΔVは
電圧マージンと呼ばれ、電圧マージンは装置のポ
テンシヤル井戸の容量を制限する。
電圧マージンの問題はCIDの活性領域間の領域
を覆う電界板（フイールドプレート）を用いるこ
とによつて解消される。行列アドレスラインが電
界板を横切り電圧マージンを実質的に除去できる
ようにするためには電界板が最下位レベルゲート
金属部として構成されなければならない。このよ
うな電界板はいくつかの重要な目的をはたす。す
なわち、(1)電界板は検出器間の領域での光信号に
よる少数キヤリアの発生を防止し、(2)検出領域間
表面で電荷の蓄積を行なつてチヤンネルストツプ
を与え、一つの検出器から他の検出器へキヤリア
が移動するのを防止する。しかしながら、MIS電
極の隣りに電界板を設けると該電界板の隣りの列
読み取りポテンシヤル井戸のエツジ部に電界が発
生してしまう。この電界はエツジ部でのトンネル
電流の増大をきたす。
を覆う電界板（フイールドプレート）を用いるこ
とによつて解消される。行列アドレスラインが電
界板を横切り電圧マージンを実質的に除去できる
ようにするためには電界板が最下位レベルゲート
金属部として構成されなければならない。このよ
うな電界板はいくつかの重要な目的をはたす。す
なわち、(1)電界板は検出器間の領域での光信号に
よる少数キヤリアの発生を防止し、(2)検出領域間
表面で電荷の蓄積を行なつてチヤンネルストツプ
を与え、一つの検出器から他の検出器へキヤリア
が移動するのを防止する。しかしながら、MIS電
極の隣りに電界板を設けると該電界板の隣りの列
読み取りポテンシヤル井戸のエツジ部に電界が発
生してしまう。この電界はエツジ部でのトンネル
電流の増大をきたす。
エツジ暗電流は部分的にCID MISのポテンシ
ヤル井戸を満たし、光により発生したキヤリアに
対する余地を少なくしてしまうからCID動作上好
ましくない。その結果、信号およびＳ／Ｎ比の低
下を引き起す。
ヤル井戸を満たし、光により発生したキヤリアに
対する余地を少なくしてしまうからCID動作上好
ましくない。その結果、信号およびＳ／Ｎ比の低
下を引き起す。
したがつて、本発明の目的は改良されたCID検
出器素子を有する撮像装置を提供するにある。
出器素子を有する撮像装置を提供するにある。
本発明の更に他の目的は経済的に製造できかつ
大量生産に適したCID検出器マトリクスを具備し
た撮像装置を提供することにある。
大量生産に適したCID検出器マトリクスを具備し
た撮像装置を提供することにある。
要約すれば、本発明の撮像装置は被写体（シー
ン）からの放射エネルギーを電荷注入検出器マト
リクスへ入射させる光学装置を有する。
ン）からの放射エネルギーを電荷注入検出器マト
リクスへ入射させる光学装置を有する。
電荷注入検出器マトリクスは、入射する放射エ
ネルギーを受けこのエネルギーを表す電気信号に
変換する。更に、映像処理器が該電気信号を映像
信号に処理する。電荷注入検出器マトリクスは
CID素子のマトリクスを含むものである。各CID
素子の２個の電極は異なるレベルとされ下方電極
は電界板と上方電極の中心に配置されて、電極の
エツジと電界板との間の距離をできるだけ大きく
し、これによつて動作時列読み取りラインのエツ
ジに発生する電界を実質的に低減せしめる。電極
の隅部はふちどりして鋭い隅部の場合に生じる電
界電流の集中を低減する。
ネルギーを受けこのエネルギーを表す電気信号に
変換する。更に、映像処理器が該電気信号を映像
信号に処理する。電荷注入検出器マトリクスは
CID素子のマトリクスを含むものである。各CID
素子の２個の電極は異なるレベルとされ下方電極
は電界板と上方電極の中心に配置されて、電極の
エツジと電界板との間の距離をできるだけ大きく
し、これによつて動作時列読み取りラインのエツ
ジに発生する電界を実質的に低減せしめる。電極
の隅部はふちどりして鋭い隅部の場合に生じる電
界電流の集中を低減する。
以下、実施例を用いる本発明を詳細に説明す
る。
る。
第１図および第２図を参照するに、CID検出器
アレイの第１実施例をなす素子１０はＰもしくは
ｎ導電型の半導体材料からなる基板１２（第２
図）を備える。半導体材料基板は例えばシリコン
基板または水銀／カドミウム／テルル化物（Hg、
Cd、Te）基板とすることができる。このような
材料は所定の赤外線帯域幅を検出するのに適して
いる。ｎ導電型であるHg Cd Teは３〜５ミクロ
ンおよび８〜14ミクロンの波長に適している。厚
さ約500Åの自然酸化層１４が基板１２の一表面
上に形成される。次に、例えばZnsのような絶縁
材料の層１６が自然酸化層上に熱的に蒸着され
る。このZns層の厚さは約500〜1500Åである。
次に、ホトリングラフイツクリフト法を用いて不
透明な金属電界板１８が形成される。すなわち、
Zns層が選択的にマスキングされて所定の電界板
パターンを形成しかつその上にアルミニウムもし
くはニツケルを被着して厚さ約200Å乃至1500Å
の導体を形成する。次に、電界板および電界板支
持層を例えばZnsからなる第２絶縁層２０で覆
う。この絶縁層２０は約300Å乃至2000Åの厚さ
に熱的に被着され、後に説明する目的のために、
電界板１８の上方に厚み増大部２１を有する。次
に絶縁層２０にマスクを施こし、ホトリングフイ
ツクリフト法により金属、好ましくはアルミニウ
ムの厚い（約1000Å）層２２を被着しパターン化
する。この金属層パターンは列（第１レベル）電
極を構成する。次に、絶縁材料（Zns）の第３層
２４が列電極２２と列電極支持絶縁層２０とを覆
うように蒸着される。次に、第３絶縁層２４にマ
スクを施こし、ホトリソグラフイツクリフト法を
用いて簿い透明金属層２６が第３絶縁層２４上に
被着されパターン化される。この透明金属電極は
ニツケル製とするとよく、約150Åの厚さを有し
赤外線感知領域を形成する。それから、ホトリソ
グラフイツクリフト法により不透明のアルミニウ
ムのような高導電性行アドレス金属導体２８が薄
い透明金属層２６上にパターン化される。この行
アドレス金属導体の厚さは約1000Åである。最後
に厚さ約4500ÅのZnS絶縁層２９が行アドレス金
属導体を覆つて形成される。絶縁層２０の厚み増
大部２１は電界板１８と行電極との間の距離を増
すために設けられたものであつて、電界板のエツ
ジ下の半導体中の電界を実質的に低減する。
アレイの第１実施例をなす素子１０はＰもしくは
ｎ導電型の半導体材料からなる基板１２（第２
図）を備える。半導体材料基板は例えばシリコン
基板または水銀／カドミウム／テルル化物（Hg、
Cd、Te）基板とすることができる。このような
材料は所定の赤外線帯域幅を検出するのに適して
いる。ｎ導電型であるHg Cd Teは３〜５ミクロ
ンおよび８〜14ミクロンの波長に適している。厚
さ約500Åの自然酸化層１４が基板１２の一表面
上に形成される。次に、例えばZnsのような絶縁
材料の層１６が自然酸化層上に熱的に蒸着され
る。このZns層の厚さは約500〜1500Åである。
次に、ホトリングラフイツクリフト法を用いて不
透明な金属電界板１８が形成される。すなわち、
Zns層が選択的にマスキングされて所定の電界板
パターンを形成しかつその上にアルミニウムもし
くはニツケルを被着して厚さ約200Å乃至1500Å
の導体を形成する。次に、電界板および電界板支
持層を例えばZnsからなる第２絶縁層２０で覆
う。この絶縁層２０は約300Å乃至2000Åの厚さ
に熱的に被着され、後に説明する目的のために、
電界板１８の上方に厚み増大部２１を有する。次
に絶縁層２０にマスクを施こし、ホトリングフイ
ツクリフト法により金属、好ましくはアルミニウ
ムの厚い（約1000Å）層２２を被着しパターン化
する。この金属層パターンは列（第１レベル）電
極を構成する。次に、絶縁材料（Zns）の第３層
２４が列電極２２と列電極支持絶縁層２０とを覆
うように蒸着される。次に、第３絶縁層２４にマ
スクを施こし、ホトリソグラフイツクリフト法を
用いて簿い透明金属層２６が第３絶縁層２４上に
被着されパターン化される。この透明金属電極は
ニツケル製とするとよく、約150Åの厚さを有し
赤外線感知領域を形成する。それから、ホトリソ
グラフイツクリフト法により不透明のアルミニウ
ムのような高導電性行アドレス金属導体２８が薄
い透明金属層２６上にパターン化される。この行
アドレス金属導体の厚さは約1000Åである。最後
に厚さ約4500ÅのZnS絶縁層２９が行アドレス金
属導体を覆つて形成される。絶縁層２０の厚み増
大部２１は電界板１８と行電極との間の距離を増
すために設けられたものであつて、電界板のエツ
ジ下の半導体中の電界を実質的に低減する。
第１図に示すように、電界板１８のエツジ３０
（実線で示す）は電界板に形成されたアパーチヤ
の外側境界を定める。一方、エツジ３２は透明行
金属電極（点線で示す）に形成された開口を定め
る。不透明行アドレス金属パターン２８は破線３
４で示され、絶縁層２０の厚み増大部２１は一点
破線で示す。
（実線で示す）は電界板に形成されたアパーチヤ
の外側境界を定める。一方、エツジ３２は透明行
金属電極（点線で示す）に形成された開口を定め
る。不透明行アドレス金属パターン２８は破線３
４で示され、絶縁層２０の厚み増大部２１は一点
破線で示す。
代表的なCID検出器マトリツクスは行列配置さ
れた32×32個の検出器素子アレイと周縁部とから
なる。しかし、説明を簡単にするために、第３図
には２×２個の素子部と周縁部のみを示す。第３
図に示すように、周縁部３８には貫通孔４０，４
２，４４が形成される。貫通孔４０は絶縁層２９
（第２図）を行アドレス２８のタブ４６（第３図）
まで貫通し、貫通孔４２は絶縁層２９および２４
（第２図）を列読み出しライン２２のタブ４８ま
で貫通する。一方、貫通孔４４は絶縁層２９，２
４および２０を電界板１８まで貫通する。
れた32×32個の検出器素子アレイと周縁部とから
なる。しかし、説明を簡単にするために、第３図
には２×２個の素子部と周縁部のみを示す。第３
図に示すように、周縁部３８には貫通孔４０，４
２，４４が形成される。貫通孔４０は絶縁層２９
（第２図）を行アドレス２８のタブ４６（第３図）
まで貫通し、貫通孔４２は絶縁層２９および２４
（第２図）を列読み出しライン２２のタブ４８ま
で貫通する。一方、貫通孔４４は絶縁層２９，２
４および２０を電界板１８まで貫通する。
貫通孔４０，４２および４４にはインジウムの
ような重金属が充填され、好ましくはインジウム
からなる接続用金属導体５０，５２および５４が
前記金属インジウムと電気的に接触するように形
成されて、それぞれ行アドレス電極、列読み出し
ラインおよび電界板と電気的コンタクトをなす。
行アドレス電極と列読み出しラインはそれぞれ他
端に接続用タブを有してスペースをとつている。
ような重金属が充填され、好ましくはインジウム
からなる接続用金属導体５０，５２および５４が
前記金属インジウムと電気的に接触するように形
成されて、それぞれ行アドレス電極、列読み出し
ラインおよび電界板と電気的コンタクトをなす。
行アドレス電極と列読み出しラインはそれぞれ他
端に接続用タブを有してスペースをとつている。
第２実施例（第４図および第５図）では、各検
出器素子１０は第１実施例同様に形成されたHg
Cd Te基板１２（第５図）と、自然酸化層１４
と、ZnS絶縁層１６とを備える。ZnS絶縁層１６
上には、ホトリソグラフイツクリフト法によつて
金属層がパターン化されて第１レベルメタライズ
層を構成する電界板１８と列ゲート電極５６とを
形成する。このような構造にすれば電界板と列ゲ
ートとが重ならない。厚さ約2500ÅのZnS絶縁層
６０が第１レベルメタライズ層を覆う。この絶縁
層６０にマスクを施こし、ホトリソグラフイツク
リフト法によりメタライズして先ず透明行金属部
６２を形成してから、次に不透明な行アドレスラ
イン７６を形成する。透明行金属部６２と行アド
レスライン７６とをZnS絶縁層６４で覆う。この
絶縁層６４は約4000Åの厚さを有する。絶縁層６
４および６０をエツチングすることによつて列ゲ
ート電極５６まで貫通する貫通孔６８を形成す
る。次に、絶縁層６４をパターン化し、ホトリソ
グラフイツクリフト法を用い例えばアルミニウム
でメタライズして列ライン６６を形成する。その
後、貫通孔に例えばインジウムのような重金属７
０を充填する。
出器素子１０は第１実施例同様に形成されたHg
Cd Te基板１２（第５図）と、自然酸化層１４
と、ZnS絶縁層１６とを備える。ZnS絶縁層１６
上には、ホトリソグラフイツクリフト法によつて
金属層がパターン化されて第１レベルメタライズ
層を構成する電界板１８と列ゲート電極５６とを
形成する。このような構造にすれば電界板と列ゲ
ートとが重ならない。厚さ約2500ÅのZnS絶縁層
６０が第１レベルメタライズ層を覆う。この絶縁
層６０にマスクを施こし、ホトリソグラフイツク
リフト法によりメタライズして先ず透明行金属部
６２を形成してから、次に不透明な行アドレスラ
イン７６を形成する。透明行金属部６２と行アド
レスライン７６とをZnS絶縁層６４で覆う。この
絶縁層６４は約4000Åの厚さを有する。絶縁層６
４および６０をエツチングすることによつて列ゲ
ート電極５６まで貫通する貫通孔６８を形成す
る。次に、絶縁層６４をパターン化し、ホトリソ
グラフイツクリフト法を用い例えばアルミニウム
でメタライズして列ライン６６を形成する。その
後、貫通孔に例えばインジウムのような重金属７
０を充填する。
このようにして、第４図に示すように列にポテ
ンシヤル井戸を与えるためのゲートもしくは電極
５６（点線と実線の組合せで示す）が電界板１８
（実線）内に形成される。そして、列用ポテンシ
ヤル井戸ゲート５６、電界板１８および不透明行
アドレスライン７６の合体領域の外側の透明行金
属部６２の部分が赤外線感知領域となる。貫通孔
６８（破線）は列用ポテンシヤル井戸ゲートと金
属列読み取りライン６６（破線）とを相互接続す
る。この貫通孔の外側の点線は透明行電極に形成
された開口８０を示す。行アドレスライン７６は
電界板１８のエツヂ８０により形成される絶縁肩
部（一点破線および連続実線）に重なり合う。
ンシヤル井戸を与えるためのゲートもしくは電極
５６（点線と実線の組合せで示す）が電界板１８
（実線）内に形成される。そして、列用ポテンシ
ヤル井戸ゲート５６、電界板１８および不透明行
アドレスライン７６の合体領域の外側の透明行金
属部６２の部分が赤外線感知領域となる。貫通孔
６８（破線）は列用ポテンシヤル井戸ゲートと金
属列読み取りライン６６（破線）とを相互接続す
る。この貫通孔の外側の点線は透明行電極に形成
された開口８０を示す。行アドレスライン７６は
電界板１８のエツヂ８０により形成される絶縁肩
部（一点破線および連続実線）に重なり合う。
第２実施例にもとづく検出器アレイ（第６図）
は第３図の検出器アレイと同様である。ただし、
各セル用の貫通孔６８が列読み取りラインを貫通
して各列ゲート電極まで到達している点で異な
り、この結果、第１レベルにある列ポテンシヤル
井戸が電界板１８に重なり合うことがない。この
ような貫通孔とすれば第１実施例の電界板厚み増
大部（保護部）２１が不用となる。薄い透明金属
部６２の外側境界７８とこの金属部に形成された
開口８０は各素子に対する薄い金属領域を定め
る。列MIS記憶領域８３は列ゲート電極５６に対
応する。各検出器は列ゲート電極５６、不透明行
ライン７６および列読み取りライン６６の合体領
域の外側領域として定められる２個の赤外線感知
領域を有する行重金属部の内側境界８２と上記外
側境界８４とは素子の行アドレスラインを定め
る。
は第３図の検出器アレイと同様である。ただし、
各セル用の貫通孔６８が列読み取りラインを貫通
して各列ゲート電極まで到達している点で異な
り、この結果、第１レベルにある列ポテンシヤル
井戸が電界板１８に重なり合うことがない。この
ような貫通孔とすれば第１実施例の電界板厚み増
大部（保護部）２１が不用となる。薄い透明金属
部６２の外側境界７８とこの金属部に形成された
開口８０は各素子に対する薄い金属領域を定め
る。列MIS記憶領域８３は列ゲート電極５６に対
応する。各検出器は列ゲート電極５６、不透明行
ライン７６および列読み取りライン６６の合体領
域の外側領域として定められる２個の赤外線感知
領域を有する行重金属部の内側境界８２と上記外
側境界８４とは素子の行アドレスラインを定め
る。
上述の両実施例とも同様に動作するので、一方
の実施例の動作のみを第７ａ図（行も列も選択さ
れる場合）および第７ｂ図（行は選択されず列が
選択される場合）を用いて説明する。始動に際
し、電界板１８（第５図）は、半導体表面を蓄積
しかつ各検出器素子を囲む領域中の表面電荷集積
を阻止するのに必要な最小電圧（Ｖ−１）によつ
てバイアスされる。次に、ｎ導電型半導体の場
合、列ゲート５６および行ゲート２８に負電圧を
印加することによつて積分が開始し基板内に隣り
合うポテンシヤル井戸が形成される（第７ａ図の
Ａ１および第７ｂ図のＢ１）。時刻T1で積分が完
了し、ポテンシヤル井戸が部分的に満たされる
（第７ａ図のＡ２および第７ｂ図のＢ２）。時刻
T2で選択された行が選択的にオン、オフされる。
選択した行ゲートへの電圧をオフすると、行ポテ
ンシヤル井戸は崩壊しその電荷を列ポテンシヤル
井戸へ移す（第７ａ図のＡ３）。選択されない行
は印加電圧のオンを維持するから、ポテンシヤル
井戸とその電荷は変化しない（第７ｂ図のＢ３）。
列電極の電圧（第７ａ図のＡ３）は所定値に設定
されており、時刻T2と時刻T3との間では列読み
出しラインは浮いており、また列電圧は測定され
相関２重サンプリング回路（図示せず）を用いて
サンプリングされる。時刻T3で、浮いた列ライ
ンにキヤパシタを介して注入パルスが印加され列
電極下のポテンシヤル井戸を崩壊せしめる。選択
されない行では、列ポテンシヤル井戸が崩壊し電
荷が行ポテンシヤル井戸へ移る（第７ｂ図のＢ
４）。一方、選択された行では、列ポテンシヤル
井戸が崩壊し電荷を基板へ移す。時刻T4で、注
入パルスが終了し、浮いた列ライン上に負ゲート
電圧が再び現われるので列ポテンシヤル井戸が再
度形成される。すでに電荷が注入されていれば、
上記負電圧が充電される。時刻T4の後に、相関
２重サンプリング回路により電圧の２回目のサン
プリングが行なわれ、１回目、２回目のサンプリ
ング電圧の差が素子に入射する赤外線エネルギー
に比例する。この信号は図示しない処理装置で増
幅、処理されて表示用の映像信号となる。選択さ
れない行では、列ポテンシヤル井戸が再度形成さ
れ行ポテンシヤル井戸内の電荷が行および列ポテ
ンシヤル井戸内に再分布される（第７ｂ図のＢ
５）。最後に、時刻T6で行ゲートがオンし行およ
び列ポテンシヤル井戸が再び形成されて（第７ａ
図のＡ６および第７ｂ図のＢ６）新たなサイクル
の積分ステツプが開始する。
の実施例の動作のみを第７ａ図（行も列も選択さ
れる場合）および第７ｂ図（行は選択されず列が
選択される場合）を用いて説明する。始動に際
し、電界板１８（第５図）は、半導体表面を蓄積
しかつ各検出器素子を囲む領域中の表面電荷集積
を阻止するのに必要な最小電圧（Ｖ−１）によつ
てバイアスされる。次に、ｎ導電型半導体の場
合、列ゲート５６および行ゲート２８に負電圧を
印加することによつて積分が開始し基板内に隣り
合うポテンシヤル井戸が形成される（第７ａ図の
Ａ１および第７ｂ図のＢ１）。時刻T1で積分が完
了し、ポテンシヤル井戸が部分的に満たされる
（第７ａ図のＡ２および第７ｂ図のＢ２）。時刻
T2で選択された行が選択的にオン、オフされる。
選択した行ゲートへの電圧をオフすると、行ポテ
ンシヤル井戸は崩壊しその電荷を列ポテンシヤル
井戸へ移す（第７ａ図のＡ３）。選択されない行
は印加電圧のオンを維持するから、ポテンシヤル
井戸とその電荷は変化しない（第７ｂ図のＢ３）。
列電極の電圧（第７ａ図のＡ３）は所定値に設定
されており、時刻T2と時刻T3との間では列読み
出しラインは浮いており、また列電圧は測定され
相関２重サンプリング回路（図示せず）を用いて
サンプリングされる。時刻T3で、浮いた列ライ
ンにキヤパシタを介して注入パルスが印加され列
電極下のポテンシヤル井戸を崩壊せしめる。選択
されない行では、列ポテンシヤル井戸が崩壊し電
荷が行ポテンシヤル井戸へ移る（第７ｂ図のＢ
４）。一方、選択された行では、列ポテンシヤル
井戸が崩壊し電荷を基板へ移す。時刻T4で、注
入パルスが終了し、浮いた列ライン上に負ゲート
電圧が再び現われるので列ポテンシヤル井戸が再
度形成される。すでに電荷が注入されていれば、
上記負電圧が充電される。時刻T4の後に、相関
２重サンプリング回路により電圧の２回目のサン
プリングが行なわれ、１回目、２回目のサンプリ
ング電圧の差が素子に入射する赤外線エネルギー
に比例する。この信号は図示しない処理装置で増
幅、処理されて表示用の映像信号となる。選択さ
れない行では、列ポテンシヤル井戸が再度形成さ
れ行ポテンシヤル井戸内の電荷が行および列ポテ
ンシヤル井戸内に再分布される（第７ｂ図のＢ
５）。最後に、時刻T6で行ゲートがオンし行およ
び列ポテンシヤル井戸が再び形成されて（第７ａ
図のＡ６および第７ｂ図のＢ６）新たなサイクル
の積分ステツプが開始する。
検出器マトリツクスの製造方法、および図示し
ないマルチプレクサ、相関２重サンプリング回路
（クランプ、サンプル／ホールド回路とも呼ばれ
る）、信号処理回路は周知であるが、これらにつ
いての詳細は1978年10月10日出願の米国特許第
4231149号「狭バンドギヤツプ半導体CCD撮像装
置および製造方法」に記載されている。
ないマルチプレクサ、相関２重サンプリング回路
（クランプ、サンプル／ホールド回路とも呼ばれ
る）、信号処理回路は周知であるが、これらにつ
いての詳細は1978年10月10日出願の米国特許第
4231149号「狭バンドギヤツプ半導体CCD撮像装
置および製造方法」に記載されている。
本発明の実施例をいくつか説明したが、本発明
の範囲を逸脱せずに細部について修正して実施で
きることは明らかである。
の範囲を逸脱せずに細部について修正して実施で
きることは明らかである。
以上説明してきたように、本発明によれば、チ
ヤンネルストツプの形成される基板の第１領域か
ら横方向に離隔している第２領域と容量結合して
いる第１電極と、第２領域と部分的に重なる第３
領域と容量結合している第２電極とを備えたた
め、ポテンシヤル井戸のエツジ部に生じる電界を
弱めることができ、トンネル電流を減少させるの
で、該トンネル電流に基因するＳ／Ｎ比の悪化を
防止できるという効果を得られる。
ヤンネルストツプの形成される基板の第１領域か
ら横方向に離隔している第２領域と容量結合して
いる第１電極と、第２領域と部分的に重なる第３
領域と容量結合している第２電極とを備えたた
め、ポテンシヤル井戸のエツジ部に生じる電界を
弱めることができ、トンネル電流を減少させるの
で、該トンネル電流に基因するＳ／Ｎ比の悪化を
防止できるという効果を得られる。
第１図はCID検出器アレイの第１実施例を示す
部分平面図、第２図は第１図の線Ａ−Ａに沿つた
断面図、第３図はCID検出器アレイの第１実施例
の平面図、第４図はCID検出器アレイの第２実施
例を示す部分平面図、第５図は第４図のＡ−Ａ線
に沿つた断面図、第６図はCID検出器アレイの第
２実施例の平面図、第７ａ図および第７ｂ図は動
作中のCID赤外線検出器の状態を示す部分断面図
である。
部分平面図、第２図は第１図の線Ａ−Ａに沿つた
断面図、第３図はCID検出器アレイの第１実施例
の平面図、第４図はCID検出器アレイの第２実施
例を示す部分平面図、第５図は第４図のＡ−Ａ線
に沿つた断面図、第６図はCID検出器アレイの第
２実施例の平面図、第７ａ図および第７ｂ図は動
作中のCID赤外線検出器の状態を示す部分断面図
である。
Claims (1)
- 【特許請求の範囲】 １ (a) 被写体からの光エネルギーを収束する手
段と、 (b) 予め選択した導伝型の半導体材料からなる共
通の基板と、この半導体基板内に電荷蓄積領
域、行及び列電極を有する複数個のCID検出器
素子、該基板上の第１絶縁層、該第１絶縁層上
の開口部を有する電界板、該電界板を覆う第２
絶縁層、該第２絶縁層上の上記列電極と列読み
取りラインを含み、該列電極が電界板の開口部
の中心に配置され、この電界板から離間して列
電極が配置され、かつ前記電界板の開口部が前
記複数個のCID検出素子のそれぞれの位置を確
定し、電界板の縁部が隅部の鋭くない多角孔を
形成し、前記列電極が電界板の開口部に対応し
て隅部の鋭くない多角形を有し、且つ前記列読
み取りラインの幅が該列電極の幅よりも実質的
に細くなつている前記収束光エネルギーを受け
てその強度に応じた電気信号を発生する検出器
マトリツクスと、 (c) 該検出器マトリツクスの前記行及び列電極に
接続され該マトリツクスの電気出力から映像信
号を作り出す手段を備えてなるCID検出器素子
を有する撮像装置。 ２ (a) 被写体からの光エネルギーを収束する手
段と、 (b) 予め選択した導伝型の半導体材料からなる共
通の基板と、この半導体基板内に電荷蓄積領
域、行及び列電極を有する複数個のCID検出器
素子であつて、該基板上の第１絶縁層、該第１
絶縁層上の縁部が隅部の鋭くない多角孔で形成
された開口部を有する電界板、該電界板の開口
部の中心に配置された該第１絶縁層上に電界板
の開口部に対応して隅部の鋭くない多角形を有
する上記列電極、該電界板上の第２絶縁層、該
第２絶縁層を貫通し該第２絶縁層上の列読み取
りラインと前記列電極とを接続する貫通接続部
を含み、前記収束エネルギーを受けてその強度
に応じた電気信号を発生する検出器マトリツク
スと、 (c) 該検出器マトリツクスに接続され該マトリツ
クスの前記行及び列電極の電気出力から映像信
号を作り出す手段とを備えてなるCID検出器素
子を有する撮像装置。 ３ 特許請求の範囲第１項において、前記光エネ
ルギーは赤外線である前記撮像装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/159,991 US4327291A (en) | 1980-06-16 | 1980-06-16 | Infrared charge injection device imaging system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730468A JPS5730468A (en) | 1982-02-18 |
| JPH056353B2 true JPH056353B2 (ja) | 1993-01-26 |
Family
ID=22575010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9293081A Granted JPS5730468A (en) | 1980-06-16 | 1981-06-16 | Infrared ray image pickup device |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4327291A (ja) |
| EP (1) | EP0044610A3 (ja) |
| JP (1) | JPS5730468A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4431917A (en) * | 1981-11-27 | 1984-02-14 | Texas Instruments Incorporated | Compact, high cold shield efficiency optical system |
| US4531055A (en) * | 1983-01-05 | 1985-07-23 | The United States Of America As Represented By The Secretary Of The Air Force | Self-guarding Schottky barrier infrared detector array |
| EP0288792A1 (en) * | 1983-08-31 | 1988-11-02 | Texas Instruments Incorporated | Method for forming vias in HgCdTe |
| US4672412A (en) * | 1983-11-09 | 1987-06-09 | General Electric Company | High fill-factor ac-coupled x-y addressable Schottky photodiode array |
| US4658277A (en) * | 1984-05-17 | 1987-04-14 | Texas Instruments Incorporated | Two level charge imaging matrix design with stepped insulator |
| FR2575602B1 (fr) * | 1984-12-27 | 1987-01-30 | Thomson Csf | Dispositif photosensible de grand format, et procede d'utilisation |
| US4654686A (en) * | 1985-03-01 | 1987-03-31 | Texas Instruments Incorporated | High efficiency MIS detector |
| US4729005A (en) * | 1985-04-29 | 1988-03-01 | General Electric Company | Method and apparatus for improved metal-insulator-semiconductor device operation |
| US6201242B1 (en) | 1987-08-05 | 2001-03-13 | Lockheed Martin Corporation | Bandgap radiation detector |
| US5130259A (en) * | 1988-08-01 | 1992-07-14 | Northrop Corporation | Infrared staring imaging array and method of manufacture |
| US4970403A (en) * | 1988-11-18 | 1990-11-13 | Ltv Aerospace And Defense Company | Focal array reimaging system |
| FR2643509B1 (fr) * | 1989-02-21 | 1998-04-30 | Canon Kk | Dispositif a semi-conducteurs, dispositif de conversion photo-electrique et appareil de lecture d'images |
| CA2036874A1 (en) * | 1991-02-22 | 2002-07-10 | Ltv Aerospace And Defense Company | Bandgap radiation detector and method of fabrication |
| US5773831A (en) * | 1997-03-19 | 1998-06-30 | Lockheed Martin Vought Systems Corporation | Patch coupled infrared photodetector |
| US6054718A (en) * | 1998-03-31 | 2000-04-25 | Lockheed Martin Corporation | Quantum well infrared photocathode having negative electron affinity surface |
| US6724010B1 (en) * | 2000-08-03 | 2004-04-20 | General Electric Company | Solid state imager having gated photodiodes and method for making same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52113121A (en) * | 1976-03-18 | 1977-09-22 | Sony Corp | Electric charge transfer unit |
| JPS54105917A (en) * | 1978-02-08 | 1979-08-20 | Toshiba Corp | Solid state pickup device |
| JPS5576095A (en) * | 1978-12-05 | 1980-06-07 | Electroplating Eng Of Japan Co | Intermittent feed plating device of coil material |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988613A (en) * | 1975-05-02 | 1976-10-26 | General Electric Company | Radiation sensing and charge storage devices |
| US4064533A (en) * | 1975-10-24 | 1977-12-20 | Westinghouse Electric Corporation | CCD focal plane processor for moving target imaging |
| CA1098615A (en) * | 1975-12-29 | 1981-03-31 | George S. Hopper | Ferroelectric imaging system |
| DE2754549A1 (de) * | 1977-12-07 | 1979-06-13 | Siemens Ag | Optoelektronischer sensor nach dem prinzip der ladungsinjektion |
| US4143269A (en) * | 1977-12-19 | 1979-03-06 | Texas Instruments Incorporated | Ferroelectric imaging system |
| US4142925A (en) * | 1978-04-13 | 1979-03-06 | The United States Of America As Represented By The Secretary Of The Army | Method of making silicon-insulator-polysilicon infrared image device utilizing epitaxial deposition and selective etching |
| US4231149A (en) * | 1978-10-10 | 1980-11-04 | Texas Instruments Incorporated | Narrow band-gap semiconductor CCD imaging device and method of fabrication |
-
1980
- 1980-06-16 US US06/159,991 patent/US4327291A/en not_active Expired - Lifetime
-
1981
- 1981-06-05 EP EP81302505A patent/EP0044610A3/en not_active Withdrawn
- 1981-06-16 JP JP9293081A patent/JPS5730468A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52113121A (en) * | 1976-03-18 | 1977-09-22 | Sony Corp | Electric charge transfer unit |
| JPS54105917A (en) * | 1978-02-08 | 1979-08-20 | Toshiba Corp | Solid state pickup device |
| JPS5576095A (en) * | 1978-12-05 | 1980-06-07 | Electroplating Eng Of Japan Co | Intermittent feed plating device of coil material |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0044610A3 (en) | 1982-08-04 |
| EP0044610A2 (en) | 1982-01-27 |
| JPS5730468A (en) | 1982-02-18 |
| US4327291A (en) | 1982-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1052892A (en) | Random access solid-state image sensor with non-destructive read-out | |
| US4631592A (en) | Semiconductor image sensor | |
| JPH056353B2 (ja) | ||
| JP3579194B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH06209097A (ja) | Ｘ線画像検出器 | |
| US7339216B1 (en) | Vertical color filter sensor group array with full-resolution top layer and lower-resolution lower layer | |
| JPH04212458A (ja) | センサマトリックス | |
| JPH09503351A (ja) | イメージ検出器 | |
| JPS62265759A (ja) | 固体撮像素子 | |
| JPH01168058A (ja) | 感光素子のネットワーク | |
| JPH0454987B2 (ja) | ||
| USRE30917E (en) | Two-phase charge transfer device image sensor | |
| JPH06326293A (ja) | 光検出装置 | |
| US4623909A (en) | Semiconductor photodetector | |
| JP4545387B2 (ja) | 読出回路上にハイブリッドされた孤立画素及び蓄積グリッドを有する光検出器アレイ | |
| JP2001332716A (ja) | フォトセンサアレイおよびその製造方法 | |
| JPS6141468B2 (ja) | ||
| US5142346A (en) | Floating gate JFET image sensor | |
| US7030434B1 (en) | Arrangement with image sensors | |
| US7642579B2 (en) | Image sensor comprising pixels with one transistor | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP2590745B2 (ja) | 固体撮像素子 | |
| JPH0220036B2 (ja) | ||
| JPH0322755B2 (ja) | ||
| JPH0237746B2 (ja) |