JPS6141468B2 - - Google Patents
Info
- Publication number
- JPS6141468B2 JPS6141468B2 JP53022668A JP2266878A JPS6141468B2 JP S6141468 B2 JPS6141468 B2 JP S6141468B2 JP 53022668 A JP53022668 A JP 53022668A JP 2266878 A JP2266878 A JP 2266878A JP S6141468 B2 JPS6141468 B2 JP S6141468B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoelectric conversion
- charge transfer
- channel
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 62
- 238000005036 potential barrier Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 23
- 238000003384 imaging method Methods 0.000 claims description 16
- 238000009825 accumulation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 238000001444 catalytic combustion detection Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送素子を用いた二次元撮像素子
の構成および駆動法に関する。
の構成および駆動法に関する。
電荷転送素子は電荷結合素子（以後CCDと記
す）およびバケツトブリゲードデバイス（以後
BBDと記す）に大別され、以下の説明ではCCD
を用いた二次元撮像素子について述べるがBBD
を用いた場合も本発明の主旨は同様に適用され得
る。
す）およびバケツトブリゲードデバイス（以後
BBDと記す）に大別され、以下の説明ではCCD
を用いた二次元撮像素子について述べるがBBD
を用いた場合も本発明の主旨は同様に適用され得
る。
CCDは1970年にその概念が発表されて以来従
来からの高度の集積回路技術を背景として急速な
開発が進められ近年固体撮像、アナログ遅延線、
フイルター、デイジタルメモリ等の各種の応用が
開けるまでになつた。特にCCD固体撮像素子は
低消費電力、小形軽量、残像がない等の特徴があ
るほか、従来のMOS型固体撮像素子と比較して
Ｓ／Ｎが良く、高集積化が可能であるという利点
を持つている。
来からの高度の集積回路技術を背景として急速な
開発が進められ近年固体撮像、アナログ遅延線、
フイルター、デイジタルメモリ等の各種の応用が
開けるまでになつた。特にCCD固体撮像素子は
低消費電力、小形軽量、残像がない等の特徴があ
るほか、従来のMOS型固体撮像素子と比較して
Ｓ／Ｎが良く、高集積化が可能であるという利点
を持つている。
さらに現在では光電変換領域をＰ―Ｎ接合で形
成し、光電変換された信号電荷を読み出すための
シフトレジスタをCCDシフトレジスタで構成し
た新しい固体撮像素子が開発されている。この固
体撮像素子は従来のMOS型固体撮像素子とCCD
固体撮像素子両者の特徴を併せ持ち、光感度が高
くＳ／Ｎが良いという利点がある。
成し、光電変換された信号電荷を読み出すための
シフトレジスタをCCDシフトレジスタで構成し
た新しい固体撮像素子が開発されている。この固
体撮像素子は従来のMOS型固体撮像素子とCCD
固体撮像素子両者の特徴を併せ持ち、光感度が高
くＳ／Ｎが良いという利点がある。
しかしながらこの撮像素子を二次撮像に適用し
た従来のデバイスは素子構造が複雑であり、特に
画像再生時における映像ちらつき防止のための飛
越し走査を行なわせるべく構成されたデバイスを
実現するのは極めて困難であつた。
た従来のデバイスは素子構造が複雑であり、特に
画像再生時における映像ちらつき防止のための飛
越し走査を行なわせるべく構成されたデバイスを
実現するのは極めて困難であつた。
本発明の目的は前記従来の欠点を除去せしめた
新しい二次元撮像素子およびその駆動法を提供す
ることにある。
新しい二次元撮像素子およびその駆動法を提供す
ることにある。
本発明によれば一導電型を有する半導体基板に
形成され、該半導体基板と反対導電型を有する半
導体領域により構成された複数の互いに分離され
た光電変換領域と、該光電変換領域に隣接するゲ
ート電極と、該ゲート電極に隣接し前記複数の光
電変換領域に対応して設けられた電荷転送電極を
有する電荷転送チヤネルとを二次元的に配列して
得られる二次元撮像素子において、前記ゲート電
極直下の半導体領域と該半導体領域に隣接する前
記電荷転送チヤネルの少なくとも一部領域を前記
半導体基板と同一導電型を有する半導体領域で構
成した表面チヤネルとし、前記電荷転送チヤネル
の他の領域を前記半導体基板と反対導電型を有す
る半導体領域を設けた埋込みチヤネルとし、かつ
前記電荷転送チヤネルは複数の電荷転送電極に覆
われた電位障壁領域および電荷蓄積領域を有する
ように構成され、前記一光電変換領域と前記一電
位障壁領域および前記一電荷蓄積領域とが対応し
て配置され、前記一光電変換領域と前記一電位障
壁に隣接する電荷蓄積領域および前記一電荷蓄積
領域に隣接する電位障壁領域とはチヤネルストツ
パーにより電気的に分離されていることを特徴と
する二次元撮像素子が得られる。
形成され、該半導体基板と反対導電型を有する半
導体領域により構成された複数の互いに分離され
た光電変換領域と、該光電変換領域に隣接するゲ
ート電極と、該ゲート電極に隣接し前記複数の光
電変換領域に対応して設けられた電荷転送電極を
有する電荷転送チヤネルとを二次元的に配列して
得られる二次元撮像素子において、前記ゲート電
極直下の半導体領域と該半導体領域に隣接する前
記電荷転送チヤネルの少なくとも一部領域を前記
半導体基板と同一導電型を有する半導体領域で構
成した表面チヤネルとし、前記電荷転送チヤネル
の他の領域を前記半導体基板と反対導電型を有す
る半導体領域を設けた埋込みチヤネルとし、かつ
前記電荷転送チヤネルは複数の電荷転送電極に覆
われた電位障壁領域および電荷蓄積領域を有する
ように構成され、前記一光電変換領域と前記一電
位障壁領域および前記一電荷蓄積領域とが対応し
て配置され、前記一光電変換領域と前記一電位障
壁に隣接する電荷蓄積領域および前記一電荷蓄積
領域に隣接する電位障壁領域とはチヤネルストツ
パーにより電気的に分離されていることを特徴と
する二次元撮像素子が得られる。
さらに本発明によれば一導電型を有する半導体
基板に形成され、該半導体基板と反対導電型を有
する半導体領域により構成された複数の互いに分
離された光電変換領域と、該光電変換領域に隣接
するゲート電極と、該ゲート電極に隣接し前記複
数の光電変換領域に対応して設けられた電荷転送
電極を有する電荷転送チヤネルとを二次元的に配
列して得られる二次元撮像素子であつて、前記ゲ
ート電極直下の半導体領域と該半導体領域に隣接
する前記電荷転送チヤネルの少なくとも一部領域
を前記半導体基板と同一導電型を有する半導体領
域で構成した表面チヤネルとし、前記電荷転送チ
ヤネルの他の領域を前記半導体基板と反対導電型
を有する半導体領域を設けた埋込みチヤネルと
し、かつ前記電荷転送チヤネルは複数の電荷転送
電極に覆われた電位障壁領域および電荷蓄積領域
を有するように構成され、前記一光電変換領域と
前記一電位障壁領域および前記一電荷蓄積領域と
が対応して配置され、前記一光電変換領域と前記
一電位障壁に隣接する電荷蓄積領域および前記一
電荷蓄積領域に隣接する電位障壁領域とはチヤネ
ルストツパーにより電気的に分離されている二次
元撮像素子の駆動法において、光電変換された信
号電荷を前記光電変換領域から電荷転送チヤネル
に読み出すに際しては前記光電変換領域に隣接す
るゲート電極直下に導電性チヤネルが形成される
ような極性の電圧を前記ゲート電極に印加し、か
つ第一フイールドの光電変換信号読み出し時には
第一の駆動パルス相に接続された電荷転送電極に
前記極性と同一極性の電圧を印加し、第二フイー
ルドの光電変換信号読み出し時には第二の駆動パ
ルス相に接続された電荷転送電極に前記極性と同
一極性の電圧を印加し、光電変換信号読みし時以
外の光電変換時には前記ゲート電極直下の導電性
チヤネルが消滅するような電圧を前記ゲート電極
に印加することを特徴とする二次元撮像素子の駆
動法が得られる。
基板に形成され、該半導体基板と反対導電型を有
する半導体領域により構成された複数の互いに分
離された光電変換領域と、該光電変換領域に隣接
するゲート電極と、該ゲート電極に隣接し前記複
数の光電変換領域に対応して設けられた電荷転送
電極を有する電荷転送チヤネルとを二次元的に配
列して得られる二次元撮像素子であつて、前記ゲ
ート電極直下の半導体領域と該半導体領域に隣接
する前記電荷転送チヤネルの少なくとも一部領域
を前記半導体基板と同一導電型を有する半導体領
域で構成した表面チヤネルとし、前記電荷転送チ
ヤネルの他の領域を前記半導体基板と反対導電型
を有する半導体領域を設けた埋込みチヤネルと
し、かつ前記電荷転送チヤネルは複数の電荷転送
電極に覆われた電位障壁領域および電荷蓄積領域
を有するように構成され、前記一光電変換領域と
前記一電位障壁領域および前記一電荷蓄積領域と
が対応して配置され、前記一光電変換領域と前記
一電位障壁に隣接する電荷蓄積領域および前記一
電荷蓄積領域に隣接する電位障壁領域とはチヤネ
ルストツパーにより電気的に分離されている二次
元撮像素子の駆動法において、光電変換された信
号電荷を前記光電変換領域から電荷転送チヤネル
に読み出すに際しては前記光電変換領域に隣接す
るゲート電極直下に導電性チヤネルが形成される
ような極性の電圧を前記ゲート電極に印加し、か
つ第一フイールドの光電変換信号読み出し時には
第一の駆動パルス相に接続された電荷転送電極に
前記極性と同一極性の電圧を印加し、第二フイー
ルドの光電変換信号読み出し時には第二の駆動パ
ルス相に接続された電荷転送電極に前記極性と同
一極性の電圧を印加し、光電変換信号読みし時以
外の光電変換時には前記ゲート電極直下の導電性
チヤネルが消滅するような電圧を前記ゲート電極
に印加することを特徴とする二次元撮像素子の駆
動法が得られる。
このように本発明によれば二相駆動で飛び越し
走査可能な高感度の二次元撮像素子が得られる。
走査可能な高感度の二次元撮像素子が得られる。
以下本発明について図面を用いて詳細に説明す
る。
る。
第１図および第２図は本発明による第一の実施
例を示し第１図は素子の主要部の平面図を示し、
第２図ａ，ｂ，ｃはそれぞれ第１図の矢印Ａ，
Ｂ，Ｃにおける断面図の一部を示す。第１図にお
いて ＰM-2,N-1，ＰM-1,N-1，…ＰM+1,N+1 は光電変換領域であり第２図の半導体領域２５，
２６に対応し半導体基板と反対導電型の半導体領
域で構成され各領域はチヤネルストツパー４〜６
により電気的に分離される。さらに前記光電変換
領域に対応して電荷転送チヤネルが設けられ第Ｎ
列（Ｎ＝１，２……）の電荷転送チヤネルと第Ｎ
＋１列の光電変換領域はチヤネルストツパーによ
り分離される。各電荷転送チヤネルはゲート電極
１〜３に隣接する一部領域１０〜１２が表面チヤ
ネルであり他の領域は埋込みチヤネル１３〜１５
となつている。なお７〜９は表面チヤネル１０〜
１２と埋込みチヤネル１３〜１５の境界を示す。
ＳM-2,N-1，…ＳM+1,N+1は二相駆動CCDにおける
電荷蓄積領域、ＢM-2,N-1…ＢM+1,N+1は電位障壁
領域である。またゲート電極１〜３は光電変換領
域に隣接して設けられ駆動パルス相φSに接続さ
れ、さらに本実施例では各光電変換領域とゲート
電極を介して隣接する電位障壁領域および電荷蓄
積領域、例えば光電変換領域ＰM,Nに対応して配
置された電位障壁領域ＢM,Nおよび電荷蓄積領域
ＳM,Nは第一の駆動パルス相、例えばφ１に接続
され、隣接する行の電位障壁領域ＢM-1,N，ＢM+1,
Ｎおよび電荷蓄積領域ＳM-1,N，ＳM+1,Nは第二の駆
動パルス相、例えばφ２に接続されている。さら
にまた本実施例では例えば第Ｍ−１行目に位置す
る電荷蓄積領域ＳM-1,N-1，…ＳM-1,N+1および第
Ｍ＋１行目に位置する電位障壁領域ＢM+1,N+1，
…ＢM+1,N+1はそれぞれ第Ｍ行目に位置する光電
変換領域ＰM,N-1…ＰM,N+1とチヤネルストツパー
４〜６により電気的に分離されている。
例を示し第１図は素子の主要部の平面図を示し、
第２図ａ，ｂ，ｃはそれぞれ第１図の矢印Ａ，
Ｂ，Ｃにおける断面図の一部を示す。第１図にお
いて ＰM-2,N-1，ＰM-1,N-1，…ＰM+1,N+1 は光電変換領域であり第２図の半導体領域２５，
２６に対応し半導体基板と反対導電型の半導体領
域で構成され各領域はチヤネルストツパー４〜６
により電気的に分離される。さらに前記光電変換
領域に対応して電荷転送チヤネルが設けられ第Ｎ
列（Ｎ＝１，２……）の電荷転送チヤネルと第Ｎ
＋１列の光電変換領域はチヤネルストツパーによ
り分離される。各電荷転送チヤネルはゲート電極
１〜３に隣接する一部領域１０〜１２が表面チヤ
ネルであり他の領域は埋込みチヤネル１３〜１５
となつている。なお７〜９は表面チヤネル１０〜
１２と埋込みチヤネル１３〜１５の境界を示す。
ＳM-2,N-1，…ＳM+1,N+1は二相駆動CCDにおける
電荷蓄積領域、ＢM-2,N-1…ＢM+1,N+1は電位障壁
領域である。またゲート電極１〜３は光電変換領
域に隣接して設けられ駆動パルス相φSに接続さ
れ、さらに本実施例では各光電変換領域とゲート
電極を介して隣接する電位障壁領域および電荷蓄
積領域、例えば光電変換領域ＰM,Nに対応して配
置された電位障壁領域ＢM,Nおよび電荷蓄積領域
ＳM,Nは第一の駆動パルス相、例えばφ１に接続
され、隣接する行の電位障壁領域ＢM-1,N，ＢM+1,
Ｎおよび電荷蓄積領域ＳM-1,N，ＳM+1,Nは第二の駆
動パルス相、例えばφ２に接続されている。さら
にまた本実施例では例えば第Ｍ−１行目に位置す
る電荷蓄積領域ＳM-1,N-1，…ＳM-1,N+1および第
Ｍ＋１行目に位置する電位障壁領域ＢM+1,N+1，
…ＢM+1,N+1はそれぞれ第Ｍ行目に位置する光電
変換領域ＰM,N-1…ＰM,N+1とチヤネルストツパー
４〜６により電気的に分離されている。
第２図において２１は光電変換領域２５に隣接
して設けられたゲート電極であり、２２，２３は
光電変換領域を電気的に分離するためのチヤネル
ストツパー、２４は基板半導体、２７，２８は埋
込みチヤネルを形成するための半導体領域であり
半導体基板２４と反対導電型を有する領域、２９
はゲート電極２１直下の表面チヤネルにより構成
される半導体領域、３０は半導体領域２９に隣接
する電荷転送チヤネルの一部領域で表面チヤネル
により構成される半導体領域、３１，３４，３５
は電荷転送電極であり、３１，３４は第一の駆動
パルス相φ１に接続され、３５は第二の駆動パル
ス相φ２に接続されている。３２は絶縁膜、３３
は電荷転送チヤネルの電位障壁領域形成のために
設けられた領域であり通常半導体基板と同一導電
型を有する半導体領域で構成されている。
して設けられたゲート電極であり、２２，２３は
光電変換領域を電気的に分離するためのチヤネル
ストツパー、２４は基板半導体、２７，２８は埋
込みチヤネルを形成するための半導体領域であり
半導体基板２４と反対導電型を有する領域、２９
はゲート電極２１直下の表面チヤネルにより構成
される半導体領域、３０は半導体領域２９に隣接
する電荷転送チヤネルの一部領域で表面チヤネル
により構成される半導体領域、３１，３４，３５
は電荷転送電極であり、３１，３４は第一の駆動
パルス相φ１に接続され、３５は第二の駆動パル
ス相φ２に接続されている。３２は絶縁膜、３３
は電荷転送チヤネルの電位障壁領域形成のために
設けられた領域であり通常半導体基板と同一導電
型を有する半導体領域で構成されている。
つぎに本素子の動作を設明する。なお以下の説
明ではＮチヤネル素子を用いて説明するが半導体
の導電型および電圧の極性を逆にすればＰチヤネ
ル素子にも本発明による動作原理は適用し得る。
まずはじめに光電変換領域ＰM―2,N-1，…ＰM+1,N
＋１を形成する半導体領域２５，２６すなわちｎ＋
拡散層の多数キヤリアである電子の一部を素子外
部へ掃き出す。このとき半導体領域２５，２６と
半導体基板２４とはＰ−Ｎ接合の逆バイアス状態
となり両領域２５，２６と２４との間には空乏層
容量が形成される。つぎにゲート電極１〜３ある
いは２１には直下の領域例えば領域２９に導電性
チヤネルが生じないような電圧を印加する。この
状態で半導体領域２５，２６は浮遊状態となり完
全に外部より電気的に分離される。
明ではＮチヤネル素子を用いて説明するが半導体
の導電型および電圧の極性を逆にすればＰチヤネ
ル素子にも本発明による動作原理は適用し得る。
まずはじめに光電変換領域ＰM―2,N-1，…ＰM+1,N
＋１を形成する半導体領域２５，２６すなわちｎ＋
拡散層の多数キヤリアである電子の一部を素子外
部へ掃き出す。このとき半導体領域２５，２６と
半導体基板２４とはＰ−Ｎ接合の逆バイアス状態
となり両領域２５，２６と２４との間には空乏層
容量が形成される。つぎにゲート電極１〜３ある
いは２１には直下の領域例えば領域２９に導電性
チヤネルが生じないような電圧を印加する。この
状態で半導体領域２５，２６は浮遊状態となり完
全に外部より電気的に分離される。
つぎに光電変換領域に入射光を照射すると素子
内部では電子・ホール対が発生しこのうち電子は
前記したＰ−Ｎ接合容量のＮ側すなわち半導体領
域２５，２６の側に蓄積される。つぎにある一定
の光電変換期間後光電変換された信号電荷である
電子を電荷転送チヤネルへ読み出すわけであるが
まず第一フイールドの前記光電変換された信号電
荷を読み出すときにはゲート電極１〜３，２１お
よび第一の駆動パルス相φ１に接続された電荷転
送電極３１，３４にハイレベルの電圧を印加し、
第二の駆動パルス相φ２に接続された電荷転送電
極３５にはロウレベルの電圧を印加する。このと
き前記ハイレベルの電圧値はゲート電極１〜３，
２１直下の表面チヤネルで形成された領域例えば
半導体領域２９あるいは半導体領域２９に隣接し
表面チヤネルで形成された領域１０〜１２でかつ
第一の駆動パルス相φ１に接続された電荷転送電
極直下の半導体領域に導電性チヤネルを生ぜしめ
る程度に充分高い必要がある。また前記ロウレベ
ルの電圧値は前記領域１０〜１２でかつ第二の駆
動パルス相φ２に接続された電荷転送電極直下の
半導体領域に導電性チヤネルを生ぜしめない程度
に充分低い必要がある。以上述べた電圧を供給す
ることにより例えば第１図においてＭ―２，Ｍ行
の光電変換領域からの信号電荷である電子はゲー
ト電極１〜３直下を通つてＭ−２，Ｍ行の電荷蓄
積領域へ転送される。このときＭ−１，Ｍ＋１行
の光電変換領域からの信号電荷は前記φ２に接続
された電荷転送電極直下の表面チヤネルで形成さ
れた領域に導電性チヤネルが生じていないためこ
の領域が電位障壁となり電荷蓄積領域へは読み出
されない。一方例えば第Ｍ行、第Ｎ列の光電変換
領域ＰM,Nと第Ｍ−１行、第Ｎ列の電荷蓄積領域
ＳM-1,Nとはチヤネルストツパー５および導電性
チヤネルの生じていない表面チヤネル領域とによ
つて分離されているためＰM,Nからの信号電荷が
ＳM-1,Nへ拡散してゆくことはない。一方ＰM,Nと
第Ｍ＋１行第Ｎ列の電位障壁領域ＢM+1,Nとはや
はりチヤネルストツパー５により分離されている
ためＰM,NからＢM+1,Nへの電荷の拡散はない。し
たがつてＰM,Nからの信号電荷は確実にＳM,Nへ転
送されることになる。以上述べた動作により光電
変換された信号電荷は一行おきに電荷転送チヤネ
ルへ読み出される。その後ゲート電極１〜３，２
１には前記ロウレベルの電圧が印加され、電荷転
送チヤネルへ読み出された信号電荷は通常の電荷
転法により出力される。以上が第一フイールドの
信号電荷読み出しである。
内部では電子・ホール対が発生しこのうち電子は
前記したＰ−Ｎ接合容量のＮ側すなわち半導体領
域２５，２６の側に蓄積される。つぎにある一定
の光電変換期間後光電変換された信号電荷である
電子を電荷転送チヤネルへ読み出すわけであるが
まず第一フイールドの前記光電変換された信号電
荷を読み出すときにはゲート電極１〜３，２１お
よび第一の駆動パルス相φ１に接続された電荷転
送電極３１，３４にハイレベルの電圧を印加し、
第二の駆動パルス相φ２に接続された電荷転送電
極３５にはロウレベルの電圧を印加する。このと
き前記ハイレベルの電圧値はゲート電極１〜３，
２１直下の表面チヤネルで形成された領域例えば
半導体領域２９あるいは半導体領域２９に隣接し
表面チヤネルで形成された領域１０〜１２でかつ
第一の駆動パルス相φ１に接続された電荷転送電
極直下の半導体領域に導電性チヤネルを生ぜしめ
る程度に充分高い必要がある。また前記ロウレベ
ルの電圧値は前記領域１０〜１２でかつ第二の駆
動パルス相φ２に接続された電荷転送電極直下の
半導体領域に導電性チヤネルを生ぜしめない程度
に充分低い必要がある。以上述べた電圧を供給す
ることにより例えば第１図においてＭ―２，Ｍ行
の光電変換領域からの信号電荷である電子はゲー
ト電極１〜３直下を通つてＭ−２，Ｍ行の電荷蓄
積領域へ転送される。このときＭ−１，Ｍ＋１行
の光電変換領域からの信号電荷は前記φ２に接続
された電荷転送電極直下の表面チヤネルで形成さ
れた領域に導電性チヤネルが生じていないためこ
の領域が電位障壁となり電荷蓄積領域へは読み出
されない。一方例えば第Ｍ行、第Ｎ列の光電変換
領域ＰM,Nと第Ｍ−１行、第Ｎ列の電荷蓄積領域
ＳM-1,Nとはチヤネルストツパー５および導電性
チヤネルの生じていない表面チヤネル領域とによ
つて分離されているためＰM,Nからの信号電荷が
ＳM-1,Nへ拡散してゆくことはない。一方ＰM,Nと
第Ｍ＋１行第Ｎ列の電位障壁領域ＢM+1,Nとはや
はりチヤネルストツパー５により分離されている
ためＰM,NからＢM+1,Nへの電荷の拡散はない。し
たがつてＰM,Nからの信号電荷は確実にＳM,Nへ転
送されることになる。以上述べた動作により光電
変換された信号電荷は一行おきに電荷転送チヤネ
ルへ読み出される。その後ゲート電極１〜３，２
１には前記ロウレベルの電圧が印加され、電荷転
送チヤネルへ読み出された信号電荷は通常の電荷
転法により出力される。以上が第一フイールドの
信号電荷読み出しである。
つぎに第二フイールドの信号電荷を読み出すわ
けであるが、前記した第一フイールド読み出しと
異る点はφ１の電荷転送電極にはロウレベル電圧
をφ２の電荷転送電極にはハイレベルの電圧を印
加することにより光電変換領域から電荷転送チヤ
ネルへ信号電荷を読み出す。このとき読み出され
る信号電荷は前記した第一フイールドで読み出さ
れた行と隣接する行の光電変換領域からの信号電
荷である。他の動作は第一フイールドの信号読み
出し時と同様である。
けであるが、前記した第一フイールド読み出しと
異る点はφ１の電荷転送電極にはロウレベル電圧
をφ２の電荷転送電極にはハイレベルの電圧を印
加することにより光電変換領域から電荷転送チヤ
ネルへ信号電荷を読み出す。このとき読み出され
る信号電荷は前記した第一フイールドで読み出さ
れた行と隣接する行の光電変換領域からの信号電
荷である。他の動作は第一フイールドの信号読み
出し時と同様である。
以上述べたように本発明によれば電荷転送チヤ
ネルは二相駆動でかつ飛越し走査の可能な二次元
撮像素子が簡単に実現される。
ネルは二相駆動でかつ飛越し走査の可能な二次元
撮像素子が簡単に実現される。
第３図および第４図は本発明による第二の実施
例を示し第３図は本素子の主要部の平面図であ
り、第４図ａ，ｂ，ｃはそれぞれ第３図の矢印
Ｄ，Ｅ，Ｆにおける断面図の一部を示す。なお第
３図あるいは第４図において第１図あるいは第２
図と同一記号を用いて示してあるのは同一構成要
素を示している。同図において４１〜４３は電荷
転送電極であり、４１は第二の駆動パルス相φ２
に接続され、４２〜４３は第一の駆動パルス相φ
１に接続されている。
例を示し第３図は本素子の主要部の平面図であ
り、第４図ａ，ｂ，ｃはそれぞれ第３図の矢印
Ｄ，Ｅ，Ｆにおける断面図の一部を示す。なお第
３図あるいは第４図において第１図あるいは第２
図と同一記号を用いて示してあるのは同一構成要
素を示している。同図において４１〜４３は電荷
転送電極であり、４１は第二の駆動パルス相φ２
に接続され、４２〜４３は第一の駆動パルス相φ
１に接続されている。
本実施例では第Ｍ行に位置する光電変換領域Ｐ
M,N-1……とゲート電極１〜２を介して隣接する
電位障壁領域ＢM,N-1……は第一の駆動パルス相
φ１に接続された電荷転送電極４２により覆われ
前記光電変換領域と前記ゲート電極を介して隣接
する電荷蓄積領域ＳM,N-1………は第二の駆動パ
ルス相φ２に接続された電荷転送電極４１により
覆われ、かつ第Ｍ行の前記光電変換領域と前記電
位障壁領域とはチヤネルストツパーにより分離さ
れ、第Ｍ−１行、および第Ｍ＋１行に位置する電
位障壁領域および電荷蓄積領域は前記第Ｍ行に位
置する光電変換領域とチヤネルストツパーにより
分離されている。
M,N-1……とゲート電極１〜２を介して隣接する
電位障壁領域ＢM,N-1……は第一の駆動パルス相
φ１に接続された電荷転送電極４２により覆われ
前記光電変換領域と前記ゲート電極を介して隣接
する電荷蓄積領域ＳM,N-1………は第二の駆動パ
ルス相φ２に接続された電荷転送電極４１により
覆われ、かつ第Ｍ行の前記光電変換領域と前記電
位障壁領域とはチヤネルストツパーにより分離さ
れ、第Ｍ−１行、および第Ｍ＋１行に位置する電
位障壁領域および電荷蓄積領域は前記第Ｍ行に位
置する光電変換領域とチヤネルストツパーにより
分離されている。
本実施例と第一の実施例との構造上の主な相違
点は前記したように第Ｍ行に位置する光電変換領
域と電位障壁領域とはチヤネルストツパーにより
分離されていること、第Ｍ行の電荷蓄積領域と第
Ｍ−１行の電位障壁領域のそれぞれを覆う電荷転
送電極が一対の転送電極となり同一の駆動パルス
相に接続されていること、および第４図Ｃからも
わかるようにチヤネルストツパー上で多層配線と
なる転送電極４２，４３が同一の駆動パルス相に
接続されていることである。
点は前記したように第Ｍ行に位置する光電変換領
域と電位障壁領域とはチヤネルストツパーにより
分離されていること、第Ｍ行の電荷蓄積領域と第
Ｍ−１行の電位障壁領域のそれぞれを覆う電荷転
送電極が一対の転送電極となり同一の駆動パルス
相に接続されていること、および第４図Ｃからも
わかるようにチヤネルストツパー上で多層配線と
なる転送電極４２，４３が同一の駆動パルス相に
接続されていることである。
光電変換された信号電荷は、例えばＭ行Ｎ列に
ついて考えると、ＰM,Nからの信号電荷はφＳお
よびφ２にハイレベル、φ１にロウレベルの電圧
を印加したとき光電変換領域から電荷転送チヤネ
ルへ転送される。このときチヤネルストツパー５
および表面チヤネル領域１１とによりＰM,NＢM,N
あるいはＳM+1,Nとは分離されておりまた同様の
理由によりＰM,NとＢM-1,NあるいはＳM-1,Nとは分
離されているため信号電荷はＰM,NからＳM,Nへ確
実に転送できる。他の動作は第一の実施例の場合
と全く同様である。
ついて考えると、ＰM,Nからの信号電荷はφＳお
よびφ２にハイレベル、φ１にロウレベルの電圧
を印加したとき光電変換領域から電荷転送チヤネ
ルへ転送される。このときチヤネルストツパー５
および表面チヤネル領域１１とによりＰM,NＢM,N
あるいはＳM+1,Nとは分離されておりまた同様の
理由によりＰM,NとＢM-1,NあるいはＳM-1,Nとは分
離されているため信号電荷はＰM,NからＳM,Nへ確
実に転送できる。他の動作は第一の実施例の場合
と全く同様である。
以上本発明によれば極めて簡単に二相駆動で飛
び越し走査可能な二次元撮像素子が実現される。
び越し走査可能な二次元撮像素子が実現される。
第１図、第２図は本発明による第一の実施例を
示し第１図は素子の主要部の平面図、第２図ａ，
ｂ，ｃはそれぞれ第１図の矢印Ａ，Ｂ，Ｃにおけ
る断面図の一部を示し、第３図、第４図は本発明
による第二の実施例を示し第３図は素子の主要部
の平面図、第４図ａ，ｂ，ｃはそれぞれ第３図の
矢印Ｄ，Ｅ，Ｆにおける断面図の一部を示す。 図において、１〜３，２１はゲート電極、４〜
６，２２，２３はチヤネルストツパー、７〜９は
表面チヤネルと埋込みチヤネルとの境界線、１０
〜１２，３０は表面チヤネル領域、１３〜１５は
埋込みチヤネル領域、ＰM-2,N-1………ＰM+1,N+1
は光電変換領域、ＢM-2,N-1……ＢM+1,N+1は電位
障壁領域、ＳM-2,N-1……ＳM+1,N+1は電荷蓄積領
域、２４は半導体基板、２５，２６は半導体基板
と反対導電型を有する半導体領域、２７，２８は
埋込みチヤネル形成用の半導体領域、３１，３
４，３５，４１〜４３は電荷転送電極、３２は絶
縁膜、３３は電位障壁形成用の半導体領域を示
す。
示し第１図は素子の主要部の平面図、第２図ａ，
ｂ，ｃはそれぞれ第１図の矢印Ａ，Ｂ，Ｃにおけ
る断面図の一部を示し、第３図、第４図は本発明
による第二の実施例を示し第３図は素子の主要部
の平面図、第４図ａ，ｂ，ｃはそれぞれ第３図の
矢印Ｄ，Ｅ，Ｆにおける断面図の一部を示す。 図において、１〜３，２１はゲート電極、４〜
６，２２，２３はチヤネルストツパー、７〜９は
表面チヤネルと埋込みチヤネルとの境界線、１０
〜１２，３０は表面チヤネル領域、１３〜１５は
埋込みチヤネル領域、ＰM-2,N-1………ＰM+1,N+1
は光電変換領域、ＢM-2,N-1……ＢM+1,N+1は電位
障壁領域、ＳM-2,N-1……ＳM+1,N+1は電荷蓄積領
域、２４は半導体基板、２５，２６は半導体基板
と反対導電型を有する半導体領域、２７，２８は
埋込みチヤネル形成用の半導体領域、３１，３
４，３５，４１〜４３は電荷転送電極、３２は絶
縁膜、３３は電位障壁形成用の半導体領域を示
す。
Claims (1)
- 【特許請求の範囲】 １ 一導電型を有する半導体基板に形成され、該
半導体基板と反対導電型を有する半導体領域によ
り構成された複数の互いに分離された光電変換領
域と、該光電変換領域に隣接するゲート電極と、
該ゲート電極に隣接し前記複数の光電変換領域に
対応して設けられた電荷転送電極を有する電荷転
送チヤネルとを二次元的に配列して得られる二次
元撮像素子において、前記ゲート電極直下の半導
体領域と該半導体領域に隣接する前記電荷転送チ
ヤネルの少なくとも一部領域を前記半導体基板と
同一導電型を有する半導体領域で構成した表面チ
ヤネルとし、前記電荷転送チヤネルの他の領域を
前記半導体基板と反対導電型を有する半導体領域
を設けた埋込みチヤネルとし、かつ前記電荷転送
チヤネルは複数の電荷転送電極に覆われた電位障
壁領域および電荷蓄積領域を有するように構成さ
れ、前記一光電変換領域と前記一電位障壁領域お
よび前記一電荷蓄積領域とが対応して配置され、
前記一光電変換領域と前記一電位障壁に隣接する
電荷蓄積領域および前記一電荷蓄積領域に隣接す
る電位障壁領域とはチヤネルストツパーにより電
気的に分離されていることを特徴とする二次元撮
像素子。 ２ 第Ｍ行目に位置する光電変換領域とゲート電
極を介して隣接する電位障壁領域および電荷蓄積
領域は同一の駆動パルス相に接続された電荷転送
電極により覆われ、第Ｍ―１行目に位置する光電
変換領域とゲート電極を介して隣接する電荷蓄積
領域および第Ｍ＋１行目に位置する光電変換領域
とゲート電極を介して隣接する電位障壁領域は第
Ｍ行目に位置する前記光電変換領域とチヤネルス
トツパーにより電気的に分離されてなる特許請求
の範囲第１項記載の二次元撮像素子。 ３ 第Ｍ行目に位置する光電変換領域とゲート電
極を介して隣接する電位障壁領域は第１の駆動パ
ルス相に接続された電荷転送電極により覆われ、
前記光電変換領域と前記ゲート電極を介して隣接
する電荷蓄積領域は第２の駆動パルス相に接続さ
れた電荷転送電極により覆われ、前記光電変換領
域と前記電位障壁領域とはチヤネルストツパーに
より分離され第Ｍ−１行目および第Ｍ＋１行目の
電位障壁領域と電荷蓄積領域は第Ｍ行目に位置す
る前記光電変換領域とチヤネルストツパーにより
電気的に分離されてなる特許請求の範囲第１項記
載の二次元撮像素子。 ４ 一導電型を有する半導体基板に形成され、該
半導体基板と反対導電型を有する半導体領域によ
り構成された複数の互いに分離された光電変換領
域と、該光電変換領域に隣接するゲート電極と、
該ゲート電極に隣接し前記複数の光電変換領域に
対応して設けられた電荷転送電極を有する電荷転
送チヤネルを二次元的に配列して得られる二次元
撮像素子であつて、前記ゲート電極直下の半導体
領域と該半導体領域に隣接する前記電荷転送チヤ
ネルの少なくとも一部領域を前記半導体基板と同
一導電型を有する半導体領域で構成した表面チヤ
ネルとし、前記電荷転送チヤネルの他の領域を前
記半導体基板と反対導電型を有する半導体領域を
設けた埋込みチヤネルとし、かつ前記電荷転送チ
ヤネルは複数の電荷転送電極に覆われた電位障壁
領域および電荷蓄積領域を有するように構成さ
れ、前記一光電変換領域と前記一電位障壁領域お
よび前記一電荷蓄積領域とが対応して配置され、
前記一光電変換領域と前記一電位障壁に隣接する
電荷蓄積領域および前記一電荷蓄積領域に隣接す
る電位障壁領域とはチヤネルストツパーにより電
気的に分離されている二次元撮像素子の駆動法に
おいて、光電変換領域において光電変換された信
号電荷を前記光電変換領域から電荷転送チヤネル
に読み出すに際しては前記光電変換領域に隣接す
るゲート電極直下に導電性チヤネルが形成される
ような極性の電圧を前記ゲート電極に印加し、か
つ第一フイールドの光電変換信号読み出し時には
第一の駆動パルス相に接続された電荷転送電極に
前記極性と同一極性の電圧を印加し、第二フイー
ルドの光電変換信号読み出し時には第二の駆動パ
ルス相に接続された電荷転送電極に前記極性と同
一極性の電圧を印加し、光電変換信号読みし時以
外の光電変換時には前記ゲート電極直下の導電性
チヤネルが消滅するような電圧を前記ゲート電極
に印加することを特徴とする二次元撮像素子の駆
動法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266878A JPS54114922A (en) | 1978-02-27 | 1978-02-27 | Two dimentional pick up element and its drive |
| US06/338,362 US4521797A (en) | 1978-02-27 | 1982-01-11 | Semiconductor imaging device using charge-coupling device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266878A JPS54114922A (en) | 1978-02-27 | 1978-02-27 | Two dimentional pick up element and its drive |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54114922A JPS54114922A (en) | 1979-09-07 |
| JPS6141468B2 true JPS6141468B2 (ja) | 1986-09-16 |
Family
ID=12089220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266878A Granted JPS54114922A (en) | 1978-02-27 | 1978-02-27 | Two dimentional pick up element and its drive |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4521797A (ja) |
| JP (1) | JPS54114922A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115574A (en) * | 1980-01-16 | 1981-09-10 | Nec Corp | Semiconductor image pickup element |
| JPS59124764A (ja) * | 1983-01-05 | 1984-07-18 | Nec Corp | 半導体光電変換素子 |
| JPS61176150A (ja) * | 1985-01-31 | 1986-08-07 | Toshiba Corp | 固体撮像装置 |
| US4908518A (en) * | 1989-02-10 | 1990-03-13 | Eastman Kodak Company | Interline transfer CCD image sensing device with electrode structure for each pixel |
| US5235198A (en) * | 1989-11-29 | 1993-08-10 | Eastman Kodak Company | Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel |
| JP2910394B2 (ja) * | 1992-03-19 | 1999-06-23 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
| JP3360512B2 (ja) * | 1996-01-09 | 2002-12-24 | ソニー株式会社 | 固体撮像素子およびその読み出し方法 |
| KR100215864B1 (ko) * | 1996-06-10 | 1999-08-16 | 구본준 | 씨씨디 영상소자 |
| JP2001118900A (ja) * | 1999-10-21 | 2001-04-27 | Mitsubishi Electric Corp | 絶縁膜評価用テスト構造 |
| US7102185B2 (en) * | 2004-06-21 | 2006-09-05 | Eastman Kodak Company | Lightshield architecture for interline transfer image sensors |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137921A (en) * | 1976-05-14 | 1977-11-17 | Toshiba Corp | Solid photographing device |
| JPS52144286A (en) * | 1976-05-27 | 1977-12-01 | Nec Corp | One-dimensional charge coupling element |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1437328A (en) * | 1972-09-25 | 1976-05-26 | Rca Corp | Sensors having recycling means |
| US3896474A (en) * | 1973-09-10 | 1975-07-22 | Fairchild Camera Instr Co | Charge coupled area imaging device with column anti-blooming control |
| JPS5345119A (en) * | 1976-10-06 | 1978-04-22 | Hitachi Ltd | Solid state pickup element |
| JPS5839386B2 (ja) * | 1978-02-22 | 1983-08-30 | 株式会社東芝 | 電荷転送形イメ−ジセンサ |
-
1978
- 1978-02-27 JP JP2266878A patent/JPS54114922A/ja active Granted
-
1982
- 1982-01-11 US US06/338,362 patent/US4521797A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52137921A (en) * | 1976-05-14 | 1977-11-17 | Toshiba Corp | Solid photographing device |
| JPS52144286A (en) * | 1976-05-27 | 1977-12-01 | Nec Corp | One-dimensional charge coupling element |
Also Published As
| Publication number | Publication date |
|---|---|
| US4521797A (en) | 1985-06-04 |
| JPS54114922A (en) | 1979-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8350305B2 (en) | Solid-state imaging device and camera | |
| US7642499B2 (en) | Image sensor comprising multilayer wire | |
| US20200350355A1 (en) | Image sensor pixels having reduced pitch | |
| US4131950A (en) | Charge transfer device | |
| US4652925A (en) | Solid state imaging device | |
| JPS6141468B2 (ja) | ||
| JPS63500412A (ja) | 水平解像度の改善されたフレ−ム転送ｃｃｄ面積イメ−ジセンサ | |
| US4908684A (en) | Solid-state imaging device | |
| JP2877047B2 (ja) | 固体撮像装置 | |
| JPH0712079B2 (ja) | 固体撮像素子 | |
| JP3398388B2 (ja) | 固体撮像素子 | |
| US5155362A (en) | Infra-red radiation imaging device arrangements | |
| JPH0130306B2 (ja) | ||
| JPH036031A (ja) | 電荷結合イメージセンサ | |
| JPH0150156B2 (ja) | ||
| JPS60254888A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JP3153920B2 (ja) | 電荷転送レジスタ | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPH08293592A (ja) | 固体撮像装置 | |
| JPS6318664A (ja) | 電荷移送形固体撮像素子 | |
| JPH02159063A (ja) | 固体撮像装置 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JP2560984B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JP2805801B2 (ja) | 固体撮像装置 |