JPS59124764A - 半導体光電変換素子 - Google Patents
半導体光電変換素子Info
- Publication number
- JPS59124764A JPS59124764A JP58000305A JP30583A JPS59124764A JP S59124764 A JPS59124764 A JP S59124764A JP 58000305 A JP58000305 A JP 58000305A JP 30583 A JP30583 A JP 30583A JP S59124764 A JPS59124764 A JP S59124764A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- substrate
- barrier
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005036 potential barrier Methods 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体光電変換素子にかがり、とくに半導体光
電変換素子に於ける光電変換部と該光電変換部で光電変
換された電荷を蓄積する蓄積部の構造に関するものであ
る。
電変換素子に於ける光電変換部と該光電変換部で光電変
換された電荷を蓄積する蓄積部の構造に関するものであ
る。
従来フォトダイオードを有する光電変換素子としては、
光電変換した電荷の蓄積をフォトダイオードのｐ −ｎ
接合のみで行うものあるいはフォトダイオードと該フォ
トダイオードと隣接したＭＯ８容量の両者で行うものが
知られているが、これらはいずれも、フォトダイオード
電位が比較的大で空乏層の広がりによる短波長感度の劣
化、光電変換電荷蓄積に従いフォトダイオード電位変動
が生じるだめの分光感肝の蓄積量変動及びフォトダイオ
ードから電送路への電荷取り残しに伴う残像等に問題が
ある。テレビジョン学会技術報告ＥＤ−５３８（昭和５
５年１１月２０日）で、これらの改良報告が提出されて
いる。
光電変換した電荷の蓄積をフォトダイオードのｐ −ｎ
接合のみで行うものあるいはフォトダイオードと該フォ
トダイオードと隣接したＭＯ８容量の両者で行うものが
知られているが、これらはいずれも、フォトダイオード
電位が比較的大で空乏層の広がりによる短波長感度の劣
化、光電変換電荷蓄積に従いフォトダイオード電位変動
が生じるだめの分光感肝の蓄積量変動及びフォトダイオ
ードから電送路への電荷取り残しに伴う残像等に問題が
ある。テレビジョン学会技術報告ＥＤ−５３８（昭和５
５年１１月２０日）で、これらの改良報告が提出されて
いる。
該構造の基本概念を第１図（ａ）、第１図（ｂｌで説明
する。以下本発明は光電変換部の構造と光電変換電荷蓄
積に関するものであるので該構造部に着目し説明するこ
ととし、当業者なら周知であるフォトダイオード部のみ
開口部を持ち制御電極群等の他の領域を覆う金属痘光膜
及び信号電荷を検出回路へ移送する転送路等は本発明の
本質ではないので特に必要ある場合を除いて説明は省く
ことにする。
する。以下本発明は光電変換部の構造と光電変換電荷蓄
積に関するものであるので該構造部に着目し説明するこ
ととし、当業者なら周知であるフォトダイオード部のみ
開口部を持ち制御電極群等の他の領域を覆う金属痘光膜
及び信号電荷を検出回路へ移送する転送路等は本発明の
本質ではないので特に必要ある場合を除いて説明は省く
ことにする。
第１図（ａ）は、１次元イメージセンサの光’ｌ１１ｆ
換部から転送路（坤込みチャンネルＣＣＤ ）方向への
素子断面図であって、１１はｐ型Ｓｔ基板、１２は基板
と同一導電型チャンネルストッパー不純物層、１３はゲ
ート酸化膜、１４は埋込みチャンネル用の基板と逆導電
型不純物層、１５はフォトダイオードを形成する基板と
逆導電型不純物層、１６は電極層間絶縁酸化膜を表わし
、φＢＧは障壁電極で電荷蓄積電極φ８Ｔとフォトダイ
オードのｎ十不純物層間に電位障壁の形成を制御するも
のであシ。
換部から転送路（坤込みチャンネルＣＣＤ ）方向への
素子断面図であって、１１はｐ型Ｓｔ基板、１２は基板
と同一導電型チャンネルストッパー不純物層、１３はゲ
ート酸化膜、１４は埋込みチャンネル用の基板と逆導電
型不純物層、１５はフォトダイオードを形成する基板と
逆導電型不純物層、１６は電極層間絶縁酸化膜を表わし
、φＢＧは障壁電極で電荷蓄積電極φ８Ｔとフォトダイ
オードのｎ十不純物層間に電位障壁の形成を制御するも
のであシ。
φＴＧはφ８Ｔ下の蓄積領域から埋込みチャネルＣ０Ｄ
（ＢＣＣＤ）の転送りロック電極下に信号電荷の転送を
制御する移送制御電極を表わす。該構造の前記従来技術
に対する特徴は障壁電極をフォトダイオードと蓄積電極
間に配し光電変換された電荷は全て蓄積電極下に集め、
フォトダイオード部では蓄積させないことにある。
（ＢＣＣＤ）の転送りロック電極下に信号電荷の転送を
制御する移送制御電極を表わす。該構造の前記従来技術
に対する特徴は障壁電極をフォトダイオードと蓄積電極
間に配し光電変換された電荷は全て蓄積電極下に集め、
フォトダイオード部では蓄積させないことにある。
この動作は第１図（ｂ）に各領域下の基板表面電位関係
に示す如く、φ８ＴにＶ８Ｔ（＞Ｏ）なる直流電圧を印
加し蓄積電位の井戸を形成し、φＢＧにＶＢＧ（ＶＡＴ
＞ ＶＢＧ ＞Ｏ）なる直流電圧を印加し電極下にチ
ャンネルを形成されているので、光電変換された電荷は
該φＢＧ下のチャンネルを通じて全て蓄積電位井戸部に
集められ、フォトダイオードの電位は常にφＢＧ下のチ
ャンネル電位に固定される。
に示す如く、φ８ＴにＶ８Ｔ（＞Ｏ）なる直流電圧を印
加し蓄積電位の井戸を形成し、φＢＧにＶＢＧ（ＶＡＴ
＞ ＶＢＧ ＞Ｏ）なる直流電圧を印加し電極下にチ
ャンネルを形成されているので、光電変換された電荷は
該φＢＧ下のチャンネルを通じて全て蓄積電位井戸部に
集められ、フォトダイオードの電位は常にφＢＧ下のチ
ャンネル電位に固定される。
従ってフォトダイオードの電位はφ船上にチャンネルが
出来る程度の小さな電位で固定されるので空乏層の広が
シは小さくでき、しかも電位が光電変換によシ変動する
ことがない。又φ８Ｔ下の蓄積電荷は移送制御電極φＴ
Ｇにクロックパルスの高レベルの電圧を印加することに
より第１図ｒｂ）中に点線で示した如くφＴＧ下にチャ
ンネルを形成し電荷をＢＣＣＤに移送するのであるが、
電荷空乏状態でのφＴＧ、φ８Ｔ下の表面電位を図に示
した如くΔφ（）Ｏ）なる電位差を持たせることが出来
るので電荷取り残しも改善されるものである。
出来る程度の小さな電位で固定されるので空乏層の広が
シは小さくでき、しかも電位が光電変換によシ変動する
ことがない。又φ８Ｔ下の蓄積電荷は移送制御電極φＴ
Ｇにクロックパルスの高レベルの電圧を印加することに
より第１図ｒｂ）中に点線で示した如くφＴＧ下にチャ
ンネルを形成し電荷をＢＣＣＤに移送するのであるが、
電荷空乏状態でのφＴＧ、φ８Ｔ下の表面電位を図に示
した如くΔφ（）Ｏ）なる電位差を持たせることが出来
るので電荷取り残しも改善されるものである。
しかし該従来技術は逆に次に述べる欠点が発生する。そ
の１は、前記公知例に対し障壁制御電極配線が必要であ
シ配線が複雑となる。その２は。
の１は、前記公知例に対し障壁制御電極配線が必要であ
シ配線が複雑となる。その２は。
第１図（ｂ）に示した如くフォトダイオードの電位は障
壁電極φＢＧ下のチャンネル電位に保持されておシ、シ
かも空乏化されておらず、電荷で満されて５− いる。従ってφＢＧの電位がゆらぐこと、該φＢＧ下の
チャンネル電位が変動し、フォトダイオードからの信号
電荷とは無関係ガミ荷流入が生じＮ／Ｓの劣化を招く。
壁電極φＢＧ下のチャンネル電位に保持されておシ、シ
かも空乏化されておらず、電荷で満されて５− いる。従ってφＢＧの電位がゆらぐこと、該φＢＧ下の
チャンネル電位が変動し、フォトダイオードからの信号
電荷とは無関係ガミ荷流入が生じＮ／Ｓの劣化を招く。
本発明の目的は配線が簡単するとと、さらに電位ゆらぎ
に対しＮ７Ｂ変動の少い半導体光電変検素′子を提供す
ることにある。
に対しＮ７Ｂ変動の少い半導体光電変検素′子を提供す
ることにある。
本発明は蓄積電極下のフォトダイオード側端部の基板表
面領域に蓄積電荷に対し電位障壁と々る導電形の高濃変
不純物層を配することに依シ障壁電極とその配線をなく
し配線を簡単にすること。
面領域に蓄積電荷に対し電位障壁と々る導電形の高濃変
不純物層を配することに依シ障壁電極とその配線をなく
し配線を簡単にすること。
さらに障壁領域の基板表面を高い不純物製電とすること
により、該傾城上の電極のゆらぎに対し。
により、該傾城上の電極のゆらぎに対し。
障壁電位変動を小さくすることに依１）、Ｎ／Ｓ変動が
改善された半導体光電変換素子が提供されるものである
。
改善された半導体光電変換素子が提供されるものである
。
次に本発明の第１の実施例につき図を参照に説明する。
第２図（ａ）は従来技術として示した第１図（ａｌに対
応する第１の実施例に於ける素子断面図を示す。第６− １図（ａ）と同様にｐ形１０Ω・儂シリコン基板２１上
に、基板と同−導電形の高濃度不純物層としてのチャン
ネルストッパー領域２２とＢＣＣＤ（埋込みチャンネル
Ｃ０Ｄ）用の基板と逆導電形層２４を形成した後、ゲー
ト酸化膜２３を８００Ｘ成長させる。
応する第１の実施例に於ける素子断面図を示す。第６− １図（ａ）と同様にｐ形１０Ω・儂シリコン基板２１上
に、基板と同−導電形の高濃度不純物層としてのチャン
ネルストッパー領域２２とＢＣＣＤ（埋込みチャンネル
Ｃ０Ｄ）用の基板と逆導電形層２４を形成した後、ゲー
ト酸化膜２３を８００Ｘ成長させる。
しかる後本発明の主要部分を構成する障壁不純物層領域
２７を硼素の１００Ｋｅｖ３Ｘ１０ ｔｏｎ／ｉイオ
ン注入法で、フォトレジストマスク材ヲ用イて、上部に
前記ゲート酸化膜を介して蓄積電極が配される基板表面
領域のフォトダイオード側端部に位置すべく形成する。
２７を硼素の１００Ｋｅｖ３Ｘ１０ ｔｏｎ／ｉイオ
ン注入法で、フォトレジストマスク材ヲ用イて、上部に
前記ゲート酸化膜を介して蓄積電極が配される基板表面
領域のフォトダイオード側端部に位置すべく形成する。
該フォトレジスト・マスク材を除去し、第１層目の多結
晶シリコン電極パターンが図に示す如く蓄積電極φ８Ｔ
及びｌ３ＣＣＤ用シフトレジスタクロツク電極φＯＬ形
成され、引き続き無光された前記ゲート酸化膜をフッ酸
エツチング液で除去し、改めて露光された基板表面にゲ
ート酸化膜を８０ＯＡ成長させると共に、第１層目多結
晶シリコン電極を慴う層間絶縁酸化膜２６を成長させる
。しかる後第２層目多結晶シリコン電極パターンを形成
し１図に示す如く移送制御電極φＴＧを得る。これら電
極材とフォトレジストマスク材を用い、フォトダイオー
ドとなる基板と逆導電形不純物領域２５を燐（７）１５
０ＫｅＶ、ｌＸ１０１３ｉ０ｎ／画のイオン注入法で形
成し、該フォトレジスト材を除去し、前記第１図（ａ）
の場合と同様の手法で半導体光電変換素子を得るもので
ある。
晶シリコン電極パターンが図に示す如く蓄積電極φ８Ｔ
及びｌ３ＣＣＤ用シフトレジスタクロツク電極φＯＬ形
成され、引き続き無光された前記ゲート酸化膜をフッ酸
エツチング液で除去し、改めて露光された基板表面にゲ
ート酸化膜を８０ＯＡ成長させると共に、第１層目多結
晶シリコン電極を慴う層間絶縁酸化膜２６を成長させる
。しかる後第２層目多結晶シリコン電極パターンを形成
し１図に示す如く移送制御電極φＴＧを得る。これら電
極材とフォトレジストマスク材を用い、フォトダイオー
ドとなる基板と逆導電形不純物領域２５を燐（７）１５
０ＫｅＶ、ｌＸ１０１３ｉ０ｎ／画のイオン注入法で形
成し、該フォトレジスト材を除去し、前記第１図（ａ）
の場合と同様の手法で半導体光電変換素子を得るもので
ある。
第２図ｆａ）の各領域の基板電位関係は第２図（ｂｌに
示す通シであるが、蓄積電極φＳＴ下の障壁領域の電位
ψＢＧと信号電荷が空状態である時の蓄積領域の電信ψ
８Ｔは第２図（Ｃ）に示す如く、蓄積ゲート電極φ８Ｔ
に直流電圧■ｓＴを印加した場合の値であって、蓄積電
極下に蓄積可能な電荷による表面電位差はΔψである。
示す通シであるが、蓄積電極φＳＴ下の障壁領域の電位
ψＢＧと信号電荷が空状態である時の蓄積領域の電信ψ
８Ｔは第２図（Ｃ）に示す如く、蓄積ゲート電極φ８Ｔ
に直流電圧■ｓＴを印加した場合の値であって、蓄積電
極下に蓄積可能な電荷による表面電位差はΔψである。
尚、第２図（ｃｌにおいて、符号１００は蓄積領域の電
位特性曲線を示し、符号２００け障壁領域の電位物性曲
線を示す。第２図（ｃ）に示したように高濃度不純物を
有する障壁領域のゲート電圧に対するチャンネル電位の
勾配は、該高濃度不純物層がないものに比較し非常に小
さくなる。従って上部の電極のゆらぎに対し、障壁領域
の電位変動は非常に小さくできることにな１シＳが改善
された、障壁電極がなく配線が簡単な半導体光電変換素
子が得られる。
位特性曲線を示し、符号２００け障壁領域の電位物性曲
線を示す。第２図（ｃ）に示したように高濃度不純物を
有する障壁領域のゲート電圧に対するチャンネル電位の
勾配は、該高濃度不純物層がないものに比較し非常に小
さくなる。従って上部の電極のゆらぎに対し、障壁領域
の電位変動は非常に小さくできることにな１シＳが改善
された、障壁電極がなく配線が簡単な半導体光電変換素
子が得られる。
次に第２の実施例について第３図で説明する。
前記第１の実施例に於ては電極配線の簡素化され。
しかもＮ／Ｓの改善された素子が提供されるものである
が、電極配線の簡素化の改善は計らず、Ｎ／Ｓの改善の
みを計る場合の実施例を第２の実施例で示す。
が、電極配線の簡素化の改善は計らず、Ｎ／Ｓの改善の
みを計る場合の実施例を第２の実施例で示す。
第１の実施例の第２図（ａ）に示した障壁領域を形成す
る高濃度不純物層２７をあらかじめ形成することなく、
シリコン基板３１上にチャンネルストッパー領域３２．
ＢＣＣＤ用基板と逆導電形層３４゜ゲート酸化膜３３、
第１層目の多結晶シリコン電極の蓄積電極φＳＴ並びに
シフトレジスタクロック電極φＯＬを形成し層間絶縁酸
化膜３６を成長させた後、これら電極材料と７オトレジ
ストーマスク材を用いて障壁領域となる基板と同−導電
形高濃度不純物領域３７を硼素１００Ｋｅｖ ３ｘ １
０１２Ｉｏｎ／〜のイオン注入法で形成する。しかる後
、フォト−〇− レジストマスク材を除去し第２層目の多結晶シリコン電
極の障壁電極φＢＧ及び移送制御電極φＴＧを形成し、
前記第１の実施例と同一の手法でフォトダイオードとな
る基板と逆導電影領域３５を形成し以下の工程は前記実
施例の同様にして半導体光電変換素子を得るものである
。該実施例に於ては前記第１の実施例に比較し電極配線
簡素さは改善されていないが、蓄積電荷量の選択に自由
度が増す。即ち第２図（Ｃ）に於ては蓄積領域の電位と
障壁電位は１つのゲート電極である蓄積電極φ８Ｔの電
圧で決まシ、該両領域の電位差Δψひいては、蓄積電荷
量がφ８Ｔの電圧で一義的に決まるが本実施例の場合に
は障壁電極φＢＧの電圧を任意に選択でき、しかも障壁
電位のゲート電圧に対する勾配が小さくできるので従来
技術に比べＮ／Ｓが改善された素子が得られるものであ
る。
る高濃度不純物層２７をあらかじめ形成することなく、
シリコン基板３１上にチャンネルストッパー領域３２．
ＢＣＣＤ用基板と逆導電形層３４゜ゲート酸化膜３３、
第１層目の多結晶シリコン電極の蓄積電極φＳＴ並びに
シフトレジスタクロック電極φＯＬを形成し層間絶縁酸
化膜３６を成長させた後、これら電極材料と７オトレジ
ストーマスク材を用いて障壁領域となる基板と同−導電
形高濃度不純物領域３７を硼素１００Ｋｅｖ ３ｘ １
０１２Ｉｏｎ／〜のイオン注入法で形成する。しかる後
、フォト−〇− レジストマスク材を除去し第２層目の多結晶シリコン電
極の障壁電極φＢＧ及び移送制御電極φＴＧを形成し、
前記第１の実施例と同一の手法でフォトダイオードとな
る基板と逆導電影領域３５を形成し以下の工程は前記実
施例の同様にして半導体光電変換素子を得るものである
。該実施例に於ては前記第１の実施例に比較し電極配線
簡素さは改善されていないが、蓄積電荷量の選択に自由
度が増す。即ち第２図（Ｃ）に於ては蓄積領域の電位と
障壁電位は１つのゲート電極である蓄積電極φ８Ｔの電
圧で決まシ、該両領域の電位差Δψひいては、蓄積電荷
量がφ８Ｔの電圧で一義的に決まるが本実施例の場合に
は障壁電極φＢＧの電圧を任意に選択でき、しかも障壁
電位のゲート電圧に対する勾配が小さくできるので従来
技術に比べＮ／Ｓが改善された素子が得られるものであ
る。
以上実施例で示した如く本発明に従えば、障壁電極下の
基板表面領域を蓄積電荷に対し電位障壁となる高濃度不
純物層を配することにより、該電極の電位のゆらぎに対
しＮ／Ｓが改善された素子。
基板表面領域を蓄積電荷に対し電位障壁となる高濃度不
純物層を配することにより、該電極の電位のゆらぎに対
しＮ／Ｓが改善された素子。
１０−
さらに障壁電極をなくし蓄積電極下の基飯表面領領のフ
ォトダイオード側端部に前記高濃度不純物層を配するこ
とによシミ極配線が簡素化されしかも、該電極の電位の
ゆらぎに対しＮ７ｓが改善された半導体光電変換素子が
得られるものである。
ォトダイオード側端部に前記高濃度不純物層を配するこ
とによシミ極配線が簡素化されしかも、該電極の電位の
ゆらぎに対しＮ７ｓが改善された半導体光電変換素子が
得られるものである。
第１図（ａ）は従来技術の素子に於ける１断面図。
第１図（ｂｌは該素子に於ける各領域の１動作条件での
基鈑表面傾城の電位図を表わし、第２図（ａｌおよび第
２図（ｂ）は本発明に於ける第１の実施例の前記従来技
術に対応する領域での素子断面図および電位図をそれぞ
れ表わし、第３図は本発明の第２の実施例に於ける対応
する領域の素子断面図を表わし、第２図（ｅ）は第２の
実施例に於ける蓄積電極下の障壁領域と蓄積領域の該蓄
積電極の印加電圧に対する表面電位特性曲線を表わす図
である。 図中に於て、１１，２１．３１・・・・・・ｐｍシリコ
ン基板、１２，２２．３２・・・・・・基板と同−導電
形高Ｉ１１度不純物のチャンネルス）ｙパー領域、１３
、２３ 、３３・・・・・・ゲート酸化膜、１４，２
４．３４・・・・・・ＢＣＣＤ用基板と逆導電形の不純
物層、１６，２６．３６・・・・・・層間絶縁酸化膜、
２７．３７・・・・・・蓄積電荷に対し電位障壁となる
基板と同−導電形高濃度不純物層、φＳＴ・・・・・・
第１層目多結晶シリコンによる蓄積電極、φＯＬ・・・
・・・第１層目多結晶シリコンに依るシフトレジスタク
ロック電極、φＴＧ・・・・・・第２層目多結晶シリコ
ンによる移送制御電極、φＢＧ・・・・・・第２層目多
結晶シリコンによる障壁電極を表わし、Δφ・・・・・
・蓄積領域が蓄積電荷が零であシ移送制御領域がＯＮ
したときの周領域の電位差、ψＢＧ・・・・・・蓄積電
極電圧■８Ｔを印加したときの蓄積電極下の障壁領域の
表面電位でψ８Ｔ・・・・・・該電極下の蓄積領域に蓄
積電荷が零であるときの蓄積領域表面電位、Δψ・・・
・・・該状態に於けるψＳＴ−ψＢＧを表わす。 −２９・
基鈑表面傾城の電位図を表わし、第２図（ａｌおよび第
２図（ｂ）は本発明に於ける第１の実施例の前記従来技
術に対応する領域での素子断面図および電位図をそれぞ
れ表わし、第３図は本発明の第２の実施例に於ける対応
する領域の素子断面図を表わし、第２図（ｅ）は第２の
実施例に於ける蓄積電極下の障壁領域と蓄積領域の該蓄
積電極の印加電圧に対する表面電位特性曲線を表わす図
である。 図中に於て、１１，２１．３１・・・・・・ｐｍシリコ
ン基板、１２，２２．３２・・・・・・基板と同−導電
形高Ｉ１１度不純物のチャンネルス）ｙパー領域、１３
、２３ 、３３・・・・・・ゲート酸化膜、１４，２
４．３４・・・・・・ＢＣＣＤ用基板と逆導電形の不純
物層、１６，２６．３６・・・・・・層間絶縁酸化膜、
２７．３７・・・・・・蓄積電荷に対し電位障壁となる
基板と同−導電形高濃度不純物層、φＳＴ・・・・・・
第１層目多結晶シリコンによる蓄積電極、φＯＬ・・・
・・・第１層目多結晶シリコンに依るシフトレジスタク
ロック電極、φＴＧ・・・・・・第２層目多結晶シリコ
ンによる移送制御電極、φＢＧ・・・・・・第２層目多
結晶シリコンによる障壁電極を表わし、Δφ・・・・・
・蓄積領域が蓄積電荷が零であシ移送制御領域がＯＮ
したときの周領域の電位差、ψＢＧ・・・・・・蓄積電
極電圧■８Ｔを印加したときの蓄積電極下の障壁領域の
表面電位でψ８Ｔ・・・・・・該電極下の蓄積領域に蓄
積電荷が零であるときの蓄積領域表面電位、Δψ・・・
・・・該状態に於けるψＳＴ−ψＢＧを表わす。 −２９・
Claims (1)
- 【特許請求の範囲】 （１１半導体基板表面に離間して配置された複数個のフ
ォトダイオードと、該フォトダイオードで光電変換され
た信号電荷を信号検出回路に順次転送する転送路と、該
フォトダイオードと転送路間にあって、半導体基板と該
基板上に絶縁膜を介して配された積蓄電極と相俟って、
前記信号電荷を蓄積する蓄積容量部を有する半導体光電
変換素子に於て、前記蓄積電極下の基板表面領域のフォ
トダイオード側端部に蓄積電荷に対し電位障壁となりう
る導電形の高濃度不純物領域を配したことを特徴とする
半導体光電変換素子。 （２１半導体基板表面に離間して配置された複数個のフ
ォトダイオードと、該フォトダイオードで光電変換され
た信号′電荷を信号検出回路に順次転送する転送路と、
該フォトダイオードと転送路間にあって半導体基板と該
基板上に絶縁膜を介して配された蓄積電極と相俟って、
前記信号電荷を蓄積する蓄積容量部を有し、該蓄積容量
部とフォトダイオード間にあって、基板表面上に絶縁膜
を介して配された障壁電極を有する半導体光電変換素子
に於て％該障壁電極下の基板表面領域に蓄積電荷に対し
、蓄積容量部の基板表面領域に比較し電位障壁となる不
純物が高濃度に紀行されていることを特徴とする半導体
光電変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000305A JPS59124764A (ja) | 1983-01-05 | 1983-01-05 | 半導体光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58000305A JPS59124764A (ja) | 1983-01-05 | 1983-01-05 | 半導体光電変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59124764A true JPS59124764A (ja) | 1984-07-18 |
Family
ID=11470184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58000305A Pending JPS59124764A (ja) | 1983-01-05 | 1983-01-05 | 半導体光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124764A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237758A (ja) * | 1986-04-08 | 1987-10-17 | Fuji Photo Film Co Ltd | 固体撮像素子の製造方法 |
| JPH0250480A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | 固体撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114922A (en) * | 1978-02-27 | 1979-09-07 | Nec Corp | Two dimentional pick up element and its drive |
| JPS56104582A (en) * | 1980-01-25 | 1981-08-20 | Toshiba Corp | Solid image pickup device |
-
1983
- 1983-01-05 JP JP58000305A patent/JPS59124764A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114922A (en) * | 1978-02-27 | 1979-09-07 | Nec Corp | Two dimentional pick up element and its drive |
| JPS56104582A (en) * | 1980-01-25 | 1981-08-20 | Toshiba Corp | Solid image pickup device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237758A (ja) * | 1986-04-08 | 1987-10-17 | Fuji Photo Film Co Ltd | 固体撮像素子の製造方法 |
| JPH0250480A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341008A (en) | Bulk charge modulated device photocell with lateral charge drain | |
| EP2805353B1 (en) | Solid-state image sensor and camera | |
| US4593303A (en) | Self-aligned antiblooming structure for charge-coupled devices | |
| US6855595B2 (en) | Method for manufacturing a CMOS image sensor having a capacitor's top electrode in contact with a photo-sensing element | |
| US5710447A (en) | Solid state image device having a transparent Schottky electrode | |
| EP0570090B1 (en) | Image sensor and manufacturing method thereof | |
| US5238864A (en) | Method of making solid-state imaging device | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| EP0278565A1 (en) | Charge-coupled device and camera provided with such a device | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| EP0059547B1 (en) | Clock controlled anti-blooming for virtual phase ccd's | |
| US5491354A (en) | Floating gate charge detection node | |
| JPS59124764A (ja) | 半導体光電変換素子 | |
| JPS60263459A (ja) | Ｃｃｄ画像感知器 | |
| EP0069649B1 (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| EP0075924A2 (en) | Solid state image pick-up device having a high resolution and a high sensitivity | |
| US6891243B2 (en) | Solid-state image pick-up device | |
| JPH0438872A (ja) | 固体撮像素子 | |
| KR100259064B1 (ko) | Ccd 영상소자 제조방법 | |
| EP0607874A1 (en) | Solid state image sensor | |
| JPH0465133A (ja) | 電荷結合装置 | |
| KR0147603B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| JP2517045B2 (ja) | 固体撮像素子の製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPH0412067B2 (ja) |