JP2910394B2 - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP2910394B2 JP2910394B2 JP4093713A JP9371392A JP2910394B2 JP 2910394 B2 JP2910394 B2 JP 2910394B2 JP 4093713 A JP4093713 A JP 4093713A JP 9371392 A JP9371392 A JP 9371392A JP 2910394 B2 JP2910394 B2 JP 2910394B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge transfer
- conductivity type
- charge
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000003384 imaging method Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000638 solvent extraction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子およびそ
の製造方法に関し、特にセル部の素子分離領域の構造に
特徴のある固体撮像素子とその製造方法に関する。
の製造方法に関し、特にセル部の素子分離領域の構造に
特徴のある固体撮像素子とその製造方法に関する。
【０００２】
【従来の技術】図３は従来の固体撮像素子の製造工程を
工程順に示した平面図とそのＣ−Ｃ線断面図であり、図
４はこの製造方法により形成された固体撮像素子の平面
図とその電位プロファイルである。まず、ｎ型半導体基
板１上にｐ型ウェル２を設け、該ｐ型ウェル２の表面領
域内に選択的にｎ型不純物を導入して光電変換領域とな
るｎ型領域３および電荷転送領域となるｎ型領域４を形
成する［図３の（ａ）］。
工程順に示した平面図とそのＣ−Ｃ線断面図であり、図
４はこの製造方法により形成された固体撮像素子の平面
図とその電位プロファイルである。まず、ｎ型半導体基
板１上にｐ型ウェル２を設け、該ｐ型ウェル２の表面領
域内に選択的にｎ型不純物を導入して光電変換領域とな
るｎ型領域３および電荷転送領域となるｎ型領域４を形
成する［図３の（ａ）］。
【０００３】次に、ｐ型ウェル内に選択的にｐ型不純物
を高濃度にドープしてｎ型領域３およびｎ型領域４を分
離、区画するｐ+ 型領域５を形成する［図３の
（ｂ）］。次に、絶縁膜６を介して電荷転送電極７、８
を形成し［図３の（ｃ）］、さらに層間絶縁膜、金属配
線を形成することにより、従来法による固体撮像素子が
得られる。
を高濃度にドープしてｎ型領域３およびｎ型領域４を分
離、区画するｐ+ 型領域５を形成する［図３の
（ｂ）］。次に、絶縁膜６を介して電荷転送電極７、８
を形成し［図３の（ｃ）］、さらに層間絶縁膜、金属配
線を形成することにより、従来法による固体撮像素子が
得られる。
【０００４】
【発明が解決しようとする課題】上述した従来の固体撮
像素子の製造方法では、素子分離領域となるｐ+ 型領域
５形成後の熱処理工程の影響により、図４の（ａ）にお
いて実線にて示した濃度の高いｐ+ 型領域５に横方向拡
散が発生し、製造工程終了後には点線にて示した拡散領
域１０が形成される。この結果、電荷転送領域は電荷読
み出しゲート領域９に隣接した部分ではチャネル幅がＷ
1 と広くまたそれ以外の部分ではチャネル幅がＷ2 と狭
く形成され、そのため、図４の（ｂ）［図４の（ａ）の
Ｄ−Ｄ線断面の電位プロファイル］に示されるように、
電荷転送の際ナローチャネル効果によるポテンシャルデ
ィップΔφchが発生し、電荷転送効率の劣化を招いてい
た。
像素子の製造方法では、素子分離領域となるｐ+ 型領域
５形成後の熱処理工程の影響により、図４の（ａ）にお
いて実線にて示した濃度の高いｐ+ 型領域５に横方向拡
散が発生し、製造工程終了後には点線にて示した拡散領
域１０が形成される。この結果、電荷転送領域は電荷読
み出しゲート領域９に隣接した部分ではチャネル幅がＷ
1 と広くまたそれ以外の部分ではチャネル幅がＷ2 と狭
く形成され、そのため、図４の（ｂ）［図４の（ａ）の
Ｄ−Ｄ線断面の電位プロファイル］に示されるように、
電荷転送の際ナローチャネル効果によるポテンシャルデ
ィップΔφchが発生し、電荷転送効率の劣化を招いてい
た。
【０００５】
【課題を解決するための手段】本発明による固体撮像素
子は、第１導電型半導体層の表面領域内に、第２導電型
の複数の光電変換領域（３）と、前記光電変換領域
（３）の列に沿って設けられた第２導電型の電荷転送領
域（４）と、前記光電変換領域（３）から前記電荷転送
領域（４）へ信号電荷を読み出すための第１導電型の電
荷読み出しゲート領域（９）と、これら光電変換領域
（３）、電荷転送領域（４）および電荷読み出しゲート
領域（９）を区画する第１導電型の素子分離領域（５）
と、が形成されているものであって、前記素子分離領域
（５）の横方向拡散領域（１０）の先端が、前記電荷転
送領域（４）の電荷読み出しゲート領域（９）側におい
て、電荷読み出しゲート領域（９）と電荷転送領域
（４）との接合部より前記光電変換領域（３）側へ後退
して形成され、前記後退により生じた領域には前記電荷
読みだしゲート領域（９）と一体に形成され同じ不純物
濃度の第１導電型領域（９ａ）が形成されており、この
第１導電型領域（９ａ）と前記電荷転送領域（４）との
接合部は電荷読み出しゲート領域（９）と電荷転送領域
（４）との接合部と共に同一直線上にあり、これにより
前記電荷転送領域（４）が全領域に渡ってほぼ同一の幅
に形成されていることを特徴としている。また、本発明
による固体撮像素子の製造方法は、第１導電型半導体層
内に第２導電型不純物を導入して、光電変換領域（３）
および電荷転送領域（４）を形成する工程と、第１導電
型不純物を導入して、光電変換領域（３）、電荷転送領
域（４）および光電変換領域（３）から電荷転送領域
（４）へ信号電荷を読み出すための電荷読み出しゲート
領域（９）を区画する素子分離領域（５）を形成する工
程と、前記電荷読み出しゲート領域（９）と共に同一直
線上で前記電荷転送領域（４）に接する第１導電型領域
（９ａ）を前記電荷読み出しゲート領域（９）と同じ不
純物濃度で一体に形成する工程とを備え、前記第１導電
型不純物の導入パターンが、該第１導電型不純物導入後
の熱処理による素子分離領域（５）の横方向拡散領域
（１０）の先端が前記電荷読み出しゲート領域（９）お
よび第１導電型領域（９ａ）の電荷転送領域（４）との
接合部よりも後退して第１導電型領域（９ａ）内にある
ように、前記電荷転送領域（４）の電荷読み出しゲート
領域（９）側において、電荷転送領域（４）の第２導電
型の不純物導入パターンより後退していることを特徴と
している。
子は、第１導電型半導体層の表面領域内に、第２導電型
の複数の光電変換領域（３）と、前記光電変換領域
（３）の列に沿って設けられた第２導電型の電荷転送領
域（４）と、前記光電変換領域（３）から前記電荷転送
領域（４）へ信号電荷を読み出すための第１導電型の電
荷読み出しゲート領域（９）と、これら光電変換領域
（３）、電荷転送領域（４）および電荷読み出しゲート
領域（９）を区画する第１導電型の素子分離領域（５）
と、が形成されているものであって、前記素子分離領域
（５）の横方向拡散領域（１０）の先端が、前記電荷転
送領域（４）の電荷読み出しゲート領域（９）側におい
て、電荷読み出しゲート領域（９）と電荷転送領域
（４）との接合部より前記光電変換領域（３）側へ後退
して形成され、前記後退により生じた領域には前記電荷
読みだしゲート領域（９）と一体に形成され同じ不純物
濃度の第１導電型領域（９ａ）が形成されており、この
第１導電型領域（９ａ）と前記電荷転送領域（４）との
接合部は電荷読み出しゲート領域（９）と電荷転送領域
（４）との接合部と共に同一直線上にあり、これにより
前記電荷転送領域（４）が全領域に渡ってほぼ同一の幅
に形成されていることを特徴としている。また、本発明
による固体撮像素子の製造方法は、第１導電型半導体層
内に第２導電型不純物を導入して、光電変換領域（３）
および電荷転送領域（４）を形成する工程と、第１導電
型不純物を導入して、光電変換領域（３）、電荷転送領
域（４）および光電変換領域（３）から電荷転送領域
（４）へ信号電荷を読み出すための電荷読み出しゲート
領域（９）を区画する素子分離領域（５）を形成する工
程と、前記電荷読み出しゲート領域（９）と共に同一直
線上で前記電荷転送領域（４）に接する第１導電型領域
（９ａ）を前記電荷読み出しゲート領域（９）と同じ不
純物濃度で一体に形成する工程とを備え、前記第１導電
型不純物の導入パターンが、該第１導電型不純物導入後
の熱処理による素子分離領域（５）の横方向拡散領域
（１０）の先端が前記電荷読み出しゲート領域（９）お
よび第１導電型領域（９ａ）の電荷転送領域（４）との
接合部よりも後退して第１導電型領域（９ａ）内にある
ように、前記電荷転送領域（４）の電荷読み出しゲート
領域（９）側において、電荷転送領域（４）の第２導電
型の不純物導入パターンより後退していることを特徴と
している。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は、本発明の第１の実施例に
より作製された固体撮像素子の平面図であり、図１の
（ｂ）はそのＡ−Ａ線断面における電位プロファイルで
ある。
て説明する。図１の（ａ）は、本発明の第１の実施例に
より作製された固体撮像素子の平面図であり、図１の
（ｂ）はそのＡ−Ａ線断面における電位プロファイルで
ある。
【０００７】図示された固体撮像素子を形成するには、
従来例の場合と同様に、ｐ型ウェル内にｎ型領域３、４
を、続いて、ｐ+ 型領域５を形成した後、電荷転送電極
７、８を形成する。上記工程中、ｐ+ 型領域５を形成す
るマスクパターン（図中実線にて示す）には、ｐ+ 型領
域５の形成後の熱処理工程による横方向拡散を見込ん
で、電荷転送領域となるｎ型領域４の端部より後退した
パターンのものが用いられている。
従来例の場合と同様に、ｐ型ウェル内にｎ型領域３、４
を、続いて、ｐ+ 型領域５を形成した後、電荷転送電極
７、８を形成する。上記工程中、ｐ+ 型領域５を形成す
るマスクパターン（図中実線にて示す）には、ｐ+ 型領
域５の形成後の熱処理工程による横方向拡散を見込ん
で、電荷転送領域となるｎ型領域４の端部より後退した
パターンのものが用いられている。
【０００８】製造工程終了後には、ｐ+ 型領域５の外側
には点線にて示す拡散領域１０が形成されるが、その拡
散フロントは電荷転送領域（ｎ型領域４）と接する部分
において、電荷読み出しゲート領域９の端部と一致して
いる。即ち、本実施例により電荷転送領域のチャネル幅
は一定化されポテンシャルディップは抑制される。
には点線にて示す拡散領域１０が形成されるが、その拡
散フロントは電荷転送領域（ｎ型領域４）と接する部分
において、電荷読み出しゲート領域９の端部と一致して
いる。即ち、本実施例により電荷転送領域のチャネル幅
は一定化されポテンシャルディップは抑制される。
【０００９】実際、実験試作において、電荷転送領域と
なるｎ型領域４に４×１０12cm-2の不純物を、また素子
分離領域となるｐ+ 型領域５に２×１０13cm-2の不純物
を導入した場合、両領域間のマスクパターンに０．３μ
ｍ程度の距離を確保すると、ポテンシャルディップの抑
制により電荷転送効率の向上が認められた。
なるｎ型領域４に４×１０12cm-2の不純物を、また素子
分離領域となるｐ+ 型領域５に２×１０13cm-2の不純物
を導入した場合、両領域間のマスクパターンに０．３μ
ｍ程度の距離を確保すると、ポテンシャルディップの抑
制により電荷転送効率の向上が認められた。
【００１０】図２の（ａ）は、本発明の第２の実施例に
より作製された固体撮像素子の平面図であり、図２の
（ｂ）は、そのＢ−Ｂ線断面の一時点における電位プロ
ファイルである。本実施例でも、製造工程そのものは第
１の実施例の場合と変わらない。
より作製された固体撮像素子の平面図であり、図２の
（ｂ）は、そのＢ−Ｂ線断面の一時点における電位プロ
ファイルである。本実施例でも、製造工程そのものは第
１の実施例の場合と変わらない。
【００１１】本実施例では、ｐ+ 型領域の熱処理工程終
了後の拡散フロントが、電荷転送領域（４）の電荷読み
出しゲート領域９側において、このゲート領域９と一体
的に形成されているｐ型領域９ａの内部にとどまってい
る。よって、本実施例によれば、製造工程終了後におい
て、電荷転送領域のチャネル幅に広い部分と狭い部分と
が発生することがなくなる。
了後の拡散フロントが、電荷転送領域（４）の電荷読み
出しゲート領域９側において、このゲート領域９と一体
的に形成されているｐ型領域９ａの内部にとどまってい
る。よって、本実施例によれば、製造工程終了後におい
て、電荷転送領域のチャネル幅に広い部分と狭い部分と
が発生することがなくなる。
【００１２】実験試作においては、電荷転送領域となる
ｎ型領域４に４×１０12cm-2の不純物を、素子分離領域
となるｐ+ 型領域５に２×１０13cm-2の不純物を、ゲー
ト領域９およびｐ型領域９ａに２×１０12cm-2の不純物
をそれぞれ導入した場合、前記ｎ型領域４とｐ+ 型領域
５との間にマスクパターン上で０．４μｍ以上の距離を
確保したところ、ナローチャネル効果によるポテンシャ
ルディップΔφchの発生が抑止され、電荷転送効率の向
上が認められた。
ｎ型領域４に４×１０12cm-2の不純物を、素子分離領域
となるｐ+ 型領域５に２×１０13cm-2の不純物を、ゲー
ト領域９およびｐ型領域９ａに２×１０12cm-2の不純物
をそれぞれ導入した場合、前記ｎ型領域４とｐ+ 型領域
５との間にマスクパターン上で０．４μｍ以上の距離を
確保したところ、ナローチャネル効果によるポテンシャ
ルディップΔφchの発生が抑止され、電荷転送効率の向
上が認められた。
【００１３】
【発明の効果】以上説明したように、本発明の固体撮像
素子の製造方法は、製造工程中の熱処理工程による素子
分離領域となるｐ+ 型領域の横方向拡散を見込んで、該
ｐ+ 型領域と電荷転送領域となるｎ型領域との間にマス
クパターン上で一定距離を確保したものであるので、本
発明によれば、製造工程終了後において、電荷転送領域
のチャネル幅を一定化させることができ、ナローチャネ
ル効果によるポテンシャルディップΔφchの発生を抑制
して電荷転送効率を向上させることができる。
素子の製造方法は、製造工程中の熱処理工程による素子
分離領域となるｐ+ 型領域の横方向拡散を見込んで、該
ｐ+ 型領域と電荷転送領域となるｎ型領域との間にマス
クパターン上で一定距離を確保したものであるので、本
発明によれば、製造工程終了後において、電荷転送領域
のチャネル幅を一定化させることができ、ナローチャネ
ル効果によるポテンシャルディップΔφchの発生を抑制
して電荷転送効率を向上させることができる。
【図１】本発明の第１の実施例を説明するための平面図
と電位プロファイル。
と電位プロファイル。
【図２】本発明の第２の実施例を説明するための平面図
と電位プロファイル。
と電位プロファイル。
【図３】従来例を説明するための製造工程中の平面図と
断面図。
断面図。
【図４】従来例を説明するための平面図と電位プロファ
イル。
イル。
１…ｎ型半導体基板、 ２…ｐ型ウェル、 ３ 光
電変換領域となるｎ型領域、 ４…電荷転送領域とな
るｎ型領域、 ５…素子分離領域となるｐ+型領域、
６…絶縁膜、 ７、８…電荷転送電極、 ９…
電荷読み出しゲート領域、 ９ａ…ｐ型領域、 １
０…拡散領域。
電変換領域となるｎ型領域、 ４…電荷転送領域とな
るｎ型領域、 ５…素子分離領域となるｐ+型領域、
６…絶縁膜、 ７、８…電荷転送電極、 ９…
電荷読み出しゲート領域、 ９ａ…ｐ型領域、 １
０…拡散領域。
Claims (2)
- 【請求項１】 第１導電型半導体層の表面領域内に、第
２導電型の複数の光電変換領域（３）と、前記光電変換
領域（３）の列に沿って設けられた第２導電型の電荷転
送領域（４）と、前記光電変換領域（３）から前記電荷
転送領域（４）へ信号電荷を読み出すための第１導電型
の電荷読み出しゲート領域（９）と、これら光電変換領
域（３）、電荷転送領域（４）および電荷読み出しゲー
ト領域（９）を区画する第１導電型の素子分離領域
（５）と、が形成されている固体撮像素子において、前
記素子分離領域（５）の横方向拡散領域（１０）の先端
が、前記電荷転送領域（４）の電荷読み出しゲート領域
（９）側において、電荷読み出しゲート領域（９）と電
荷転送領域（４）との接合部より前記光電変換領域
（３）側へ後退して形成され、前記後退により生じた領
域には前記電荷読みだしゲート領域（９）と一体に形成
され同じ不純物濃度の第１導電型領域（９ａ）が形成さ
れており、この第１導電型領域（９ａ）と前記電荷転送
領域（４）との接合部は前記電荷読み出しゲート領域
（９）と電荷転送領域（４）との接合部と共に同一直線
上にあり、これにより前記電荷転送領域（４）が全領域
に渡ってほぼ同一の幅に形成されていることを特徴とす
る固体撮像素子。 - 【請求項２】 第１導電型半導体層内に第２導電型不純
物を導入して、光電変換領域（３）および電荷転送領域
（４）を形成する工程と、第１導電型不純物を導入し
て、光電変換領域（３）、電荷転送領域（４）および光
電変換領域（３）から電荷転送領域（４）へ信号電荷を
読み出すための電荷読み出しゲート領域（９）を区画す
る素子分離領域（５）を形成する工程と、前記電荷読み
出しゲート領域（９）と共に同一直線上で前記電荷転送
領域（４）に接する第１導電型領域（９ａ）を前記電荷
読み出しゲート領域（９）と同じ不純物濃度で一体に形
成する工程とを備え、前記第１導電型不純物の導入パタ
ーンが、該第１導電型不純物導入後の熱処理による前記
素子分離領域（５）の横方向拡散領域（１０）の先端が
前記電荷読み出しゲート領域（９）および第１導電型領
域（９ａ）の電荷転送領域（４）との接合部よりも後退
して第１導電型領域（９ａ）内にあるように、前記電荷
転送領域（４）の電荷読み出しゲート領域（９）側にお
いて、電荷転送領域（４）の第２導電型の不純物導入パ
ターンより後退していることを特徴とする固体撮像素子
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093713A JP2910394B2 (ja) | 1992-03-19 | 1992-03-19 | 固体撮像素子およびその製造方法 |
| US08/032,147 US5340766A (en) | 1992-03-19 | 1993-03-17 | Method for fabricating charge-coupled device |
| EP19930104545 EP0561418A3 (en) | 1992-03-19 | 1993-03-19 | Method for fabricating charge-coupled device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093713A JP2910394B2 (ja) | 1992-03-19 | 1992-03-19 | 固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267633A JPH05267633A (ja) | 1993-10-15 |
| JP2910394B2 true JP2910394B2 (ja) | 1999-06-23 |
Family
ID=14090069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4093713A Expired - Fee Related JP2910394B2 (ja) | 1992-03-19 | 1992-03-19 | 固体撮像素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5340766A (ja) |
| EP (1) | EP0561418A3 (ja) |
| JP (1) | JP2910394B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786607A (en) * | 1995-05-29 | 1998-07-28 | Matsushita Electronics Corporation | Solid-state image pick-up device and method for manufacturing the same |
| US5956085A (en) * | 1996-11-07 | 1999-09-21 | Umax Data Systems Inc. | Apparatus for increasing the sample frequency of scanning |
| JP4092409B2 (ja) * | 1999-08-18 | 2008-05-28 | 富士フイルム株式会社 | 固体撮像素子 |
| US7145122B2 (en) * | 2004-06-14 | 2006-12-05 | Omnivision Technologies, Inc. | Imaging sensor using asymmetric transfer transistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114922A (en) * | 1978-02-27 | 1979-09-07 | Nec Corp | Two dimentional pick up element and its drive |
| US4216574A (en) * | 1978-06-29 | 1980-08-12 | Raytheon Company | Charge coupled device |
| US4276099A (en) * | 1978-10-11 | 1981-06-30 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Fabrication of infra-red charge coupled devices |
| JPS5875382A (ja) * | 1981-07-20 | 1983-05-07 | Sony Corp | 固体撮像装置 |
| JPS6045057A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | 固体撮像装置の製造方法 |
| US4683637A (en) * | 1986-02-07 | 1987-08-04 | Motorola, Inc. | Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing |
| JPH02278874A (ja) * | 1989-04-20 | 1990-11-15 | Hitachi Ltd | 固体撮像素子及びその製造方法 |
| KR940009648B1 (ko) * | 1991-10-15 | 1994-10-15 | 금성일렉트론 주식회사 | 전하결합소자의 제조방법 |
-
1992
- 1992-03-19 JP JP4093713A patent/JP2910394B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-17 US US08/032,147 patent/US5340766A/en not_active Expired - Lifetime
- 1993-03-19 EP EP19930104545 patent/EP0561418A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5340766A (en) | 1994-08-23 |
| EP0561418A3 (en) | 1994-04-27 |
| JPH05267633A (ja) | 1993-10-15 |
| EP0561418A2 (en) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| KR970004842B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4717942A (en) | Dynamic ram with capacitor groove surrounding switching transistor | |
| KR900000170B1 (ko) | 다이내믹형 메모리셀과 그 제조방법 | |
| JP2924832B2 (ja) | 半導体装置の製造方法 | |
| JP2827675B2 (ja) | 半導体記憶装置 | |
| US4910568A (en) | Image sensor | |
| JPS6342420B2 (ja) | ||
| US20070184653A1 (en) | Integrated circuit with a very small-sized reading diode | |
| JPH10335646A (ja) | Ｍｏｓ 電界効果トランジスタ素子及びその製造方法 | |
| US4278989A (en) | Semiconductor device having cross wires | |
| KR920001635B1 (ko) | 반도체기억장치 및 그 제조방법 | |
| KR900000180B1 (ko) | 반도체 기억장치의 제조방법 | |
| JP2910394B2 (ja) | 固体撮像素子およびその製造方法 | |
| US5055904A (en) | Semiconductor device | |
| US4357747A (en) | Method for producing a semiconductor device having an insulated gate type field effect transistor | |
| CN115101523A (zh) | 半导体结构及半导体结构的制备方法 | |
| US4099317A (en) | Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate | |
| KR100221061B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP0232148B1 (en) | Photoelectric converting device and method for producing the same | |
| KR100259086B1 (ko) | 고체촬상소자 및 이의 제조방법 | |
| JPS5986241A (ja) | 半導体装置及びその製造方法 | |
| JPH0376162A (ja) | 固体撮像装置 | |
| KR100268881B1 (ko) | 고체촬상소자 제조방법 | |
| KR100451761B1 (ko) | 에스램셀의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |