JPH05267633A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPH05267633A JPH05267633A JP4093713A JP9371392A JPH05267633A JP H05267633 A JPH05267633 A JP H05267633A JP 4093713 A JP4093713 A JP 4093713A JP 9371392 A JP9371392 A JP 9371392A JP H05267633 A JPH05267633 A JP H05267633A
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge transfer
- type
- solid
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 素子分離領域のｐ+ 型領域の熱処理工程にお
ける横方向拡散に起因して電荷転送領域のチャネル幅に
広・狭が生じるのを防止して電荷転送効率の向上を図
る。 【構成】 ｐ型ウェルにｎ型不純物を導入してｎ型領域
３、４を形成し、ｐ型不純物を導入して素子分離領域と
なるｐ+ 型領域５を形成する製造工程において、ｐ+ 型
領域５のマスクパターンは、その後の熱処理工程での横
方向拡散を見込んで、電荷転送領域であるｎ型領域４の
電荷読み出しゲート領域９側において、ｎ型領域４から
一定の距離が確保されている。
ける横方向拡散に起因して電荷転送領域のチャネル幅に
広・狭が生じるのを防止して電荷転送効率の向上を図
る。 【構成】 ｐ型ウェルにｎ型不純物を導入してｎ型領域
３、４を形成し、ｐ型不純物を導入して素子分離領域と
なるｐ+ 型領域５を形成する製造工程において、ｐ+ 型
領域５のマスクパターンは、その後の熱処理工程での横
方向拡散を見込んで、電荷転送領域であるｎ型領域４の
電荷読み出しゲート領域９側において、ｎ型領域４から
一定の距離が確保されている。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子の製造方
法に関し、特に固体撮像素子のセル部の素子分離領域の
形成方法に関する。
法に関し、特に固体撮像素子のセル部の素子分離領域の
形成方法に関する。
【０００２】
【従来の技術】図３は従来の固体撮像素子の製造工程を
工程順に示した平面図とそのＣ−Ｃ線断面図であり、図
４はこの製造方法により形成された固体撮像素子の平面
図とその電位プロファイルである。まず、ｎ型半導体基
板１上にｐ型ウェル２を設け、該ｐ型ウェル２の表面領
域内に選択的にｎ型不純物を導入して光電変換領域とな
るｎ型領域３および電荷転送領域となるｎ型領域４を形
成する［図３の（ａ）］。
工程順に示した平面図とそのＣ−Ｃ線断面図であり、図
４はこの製造方法により形成された固体撮像素子の平面
図とその電位プロファイルである。まず、ｎ型半導体基
板１上にｐ型ウェル２を設け、該ｐ型ウェル２の表面領
域内に選択的にｎ型不純物を導入して光電変換領域とな
るｎ型領域３および電荷転送領域となるｎ型領域４を形
成する［図３の（ａ）］。
【０００３】次に、ｐ型ウェル内に選択的にｐ型不純物
を高濃度にドープしてｎ型領域３およびｎ型領域４を分
離、区画するｐ+ 型領域５を形成する［図３の
（ｂ）］。次に、絶縁膜６を介して電荷転送電極７、８
を形成し［図３の（ｃ）］、さらに層間絶縁膜、金属配
線を形成することにより、従来法による固体撮像素子が
得られる。
を高濃度にドープしてｎ型領域３およびｎ型領域４を分
離、区画するｐ+ 型領域５を形成する［図３の
（ｂ）］。次に、絶縁膜６を介して電荷転送電極７、８
を形成し［図３の（ｃ）］、さらに層間絶縁膜、金属配
線を形成することにより、従来法による固体撮像素子が
得られる。
【０００４】
【発明が解決しようとする課題】上述した従来の固体撮
像素子の製造方法では、素子分離領域となるｐ+ 型領域
５形成後の熱処理工程の影響により、図４の（ａ）にお
いて実線にて示した濃度の高いｐ+ 型領域５に横方向拡
散が発生し、製造工程終了後には点線にて示した拡散領
域１０が形成される。この結果、電荷転送領域は電荷読
み出しゲート領域９に隣接した部分ではチャネル幅がＷ
1 と広くまたそれ以外の部分ではチャネル幅がＷ2 と狭
く形成され、そのため、図４の（ｂ）［図４の（ａ）の
Ｄ−Ｄ線断面の電位プロファイル］に示されるように、
電荷転送の際ナローチャネル効果によるポテンシャルデ
ィップΔφchが発生し、電荷転送効率の劣化を招いてい
た。
像素子の製造方法では、素子分離領域となるｐ+ 型領域
５形成後の熱処理工程の影響により、図４の（ａ）にお
いて実線にて示した濃度の高いｐ+ 型領域５に横方向拡
散が発生し、製造工程終了後には点線にて示した拡散領
域１０が形成される。この結果、電荷転送領域は電荷読
み出しゲート領域９に隣接した部分ではチャネル幅がＷ
1 と広くまたそれ以外の部分ではチャネル幅がＷ2 と狭
く形成され、そのため、図４の（ｂ）［図４の（ａ）の
Ｄ−Ｄ線断面の電位プロファイル］に示されるように、
電荷転送の際ナローチャネル効果によるポテンシャルデ
ィップΔφchが発生し、電荷転送効率の劣化を招いてい
た。
【０００５】
【課題を解決するための手段】本発明の固体撮像素子の
製造方法は、第１導電型半導体層内に第２導電型不純物
を導入して、光電変換領域および電荷転送領域を形成す
る工程と、第１導電型不純物を導入して、光電変換領
域、電荷転送領域および光電変換領域から電荷転送領域
へ信号電荷を読み出すための電荷読み出しゲート領域を
区画する素子分離領域を形成する工程と、を備えるもの
であって、第１導電型不純物の導入パターンが、前記電
荷転送領域の電荷読み出しゲート領域側において、電荷
転送領域の第２導電型不純物導入パターンより後退して
いることを特徴としている。
製造方法は、第１導電型半導体層内に第２導電型不純物
を導入して、光電変換領域および電荷転送領域を形成す
る工程と、第１導電型不純物を導入して、光電変換領
域、電荷転送領域および光電変換領域から電荷転送領域
へ信号電荷を読み出すための電荷読み出しゲート領域を
区画する素子分離領域を形成する工程と、を備えるもの
であって、第１導電型不純物の導入パターンが、前記電
荷転送領域の電荷読み出しゲート領域側において、電荷
転送領域の第２導電型不純物導入パターンより後退して
いることを特徴としている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は、本発明の第１の実施例に
より作製された固体撮像素子の平面図であり、図１の
（ｂ）はそのＡ−Ａ線断面における電位プロファイルで
ある。
て説明する。図１の（ａ）は、本発明の第１の実施例に
より作製された固体撮像素子の平面図であり、図１の
（ｂ）はそのＡ−Ａ線断面における電位プロファイルで
ある。
【０００７】図示された固体撮像素子を形成するには、
従来例の場合と同様に、ｐ型ウェル内にｎ型領域３、４
を、続いて、ｐ+ 型領域５を形成した後、電荷転送電極
７、８を形成する。上記工程中、ｐ+ 型領域５を形成す
るマスクパターン（図中実線にて示す）には、ｐ+ 型領
域５の形成後の熱処理工程による横方向拡散を見込ん
で、電荷転送領域となるｎ型領域４の端部より後退した
パターンのものが用いられている。
従来例の場合と同様に、ｐ型ウェル内にｎ型領域３、４
を、続いて、ｐ+ 型領域５を形成した後、電荷転送電極
７、８を形成する。上記工程中、ｐ+ 型領域５を形成す
るマスクパターン（図中実線にて示す）には、ｐ+ 型領
域５の形成後の熱処理工程による横方向拡散を見込ん
で、電荷転送領域となるｎ型領域４の端部より後退した
パターンのものが用いられている。
【０００８】製造工程終了後には、ｐ+ 型領域５の外側
には点線にて示す拡散領域１０が形成されるが、その拡
散フロントは電荷転送領域（ｎ型領域４）と接する部分
において、電荷読み出しゲート領域９の端部と一致して
いる。即ち、本実施例により電荷転送領域のチャネル幅
は一定化されポテンシャルディップは抑制される。
には点線にて示す拡散領域１０が形成されるが、その拡
散フロントは電荷転送領域（ｎ型領域４）と接する部分
において、電荷読み出しゲート領域９の端部と一致して
いる。即ち、本実施例により電荷転送領域のチャネル幅
は一定化されポテンシャルディップは抑制される。
【０００９】実際、実験試作において、電荷転送領域と
なるｎ型領域４に４×１０12cm-2の不純物を、また素子
分離領域となるｐ+ 型領域５に２×１０13cm-2の不純物
を導入した場合、両領域間のマスクパターンに０．３μ
ｍ程度の距離を確保すると、ポテンシャルディップの抑
制により電荷転送効率の向上が認められた。
なるｎ型領域４に４×１０12cm-2の不純物を、また素子
分離領域となるｐ+ 型領域５に２×１０13cm-2の不純物
を導入した場合、両領域間のマスクパターンに０．３μ
ｍ程度の距離を確保すると、ポテンシャルディップの抑
制により電荷転送効率の向上が認められた。
【００１０】図２の（ａ）は、本発明の第２の実施例に
より作製された固体撮像素子の平面図であり、図２の
（ｂ）は、そのＢ−Ｂ線断面の一時点における電位プロ
ファイルである。本実施例でも、製造工程そのものは第
１の実施例の場合と変わらない。
より作製された固体撮像素子の平面図であり、図２の
（ｂ）は、そのＢ−Ｂ線断面の一時点における電位プロ
ファイルである。本実施例でも、製造工程そのものは第
１の実施例の場合と変わらない。
【００１１】本実施例では、ｐ+ 型領域の熱処理工程終
了後の拡散フロントが、電荷転送領域（４）の電荷読み
出しゲート領域９側において、このゲート領域９と一体
的に形成されているｐ型領域９ａの内部にとどまってい
る。よって、本実施例によれば、製造工程終了後におい
て、電荷転送領域のチャネル幅に広い部分と狭い部分と
が発生することがなくなる。
了後の拡散フロントが、電荷転送領域（４）の電荷読み
出しゲート領域９側において、このゲート領域９と一体
的に形成されているｐ型領域９ａの内部にとどまってい
る。よって、本実施例によれば、製造工程終了後におい
て、電荷転送領域のチャネル幅に広い部分と狭い部分と
が発生することがなくなる。
【００１２】実験試作においては、電荷転送領域となる
ｎ型領域４に４×１０12cm-2の不純物を、素子分離領域
となるｐ+ 型領域５に２×１０13cm-2の不純物を、ゲー
ト領域９およびｐ型領域９ａに２×１０12cm-2の不純物
をそれぞれ導入した場合、前記ｎ型領域４とｐ+ 型領域
５との間にマスクパターン上で０．４μｍ以上の距離を
確保したところ、ナローチャネル効果によるポテンシャ
ルディップΔφchの発生が抑止され、電荷転送効率の向
上が認められた。
ｎ型領域４に４×１０12cm-2の不純物を、素子分離領域
となるｐ+ 型領域５に２×１０13cm-2の不純物を、ゲー
ト領域９およびｐ型領域９ａに２×１０12cm-2の不純物
をそれぞれ導入した場合、前記ｎ型領域４とｐ+ 型領域
５との間にマスクパターン上で０．４μｍ以上の距離を
確保したところ、ナローチャネル効果によるポテンシャ
ルディップΔφchの発生が抑止され、電荷転送効率の向
上が認められた。
【００１３】
【発明の効果】以上説明したように、本発明の固体撮像
素子の製造方法は、製造工程中の熱処理工程による素子
分離領域となるｐ+ 型領域の横方向拡散を見込んで、該
ｐ+ 型領域と電荷転送領域となるｎ型領域との間にマス
クパターン上で一定距離を確保したものであるので、本
発明によれば、製造工程終了後において、電荷転送領域
のチャネル幅を一定化させることができ、ナローチャネ
ル効果によるポテンシャルディップΔφchの発生を抑制
して電荷転送効率を向上させることができる。
素子の製造方法は、製造工程中の熱処理工程による素子
分離領域となるｐ+ 型領域の横方向拡散を見込んで、該
ｐ+ 型領域と電荷転送領域となるｎ型領域との間にマス
クパターン上で一定距離を確保したものであるので、本
発明によれば、製造工程終了後において、電荷転送領域
のチャネル幅を一定化させることができ、ナローチャネ
ル効果によるポテンシャルディップΔφchの発生を抑制
して電荷転送効率を向上させることができる。
【図１】本発明の第１の実施例を説明するための平面図
と電位プロファイル。
と電位プロファイル。
【図２】本発明の第２の実施例を説明するための平面図
と電位プロファイル。
と電位プロファイル。
【図３】従来例を説明するための製造工程中の平面図と
断面図。
断面図。
【図４】従来例を説明するための平面図と電位プロファ
イル。
イル。
１…ｎ型半導体基板、 ２…ｐ型ウェル、 ３ 光
電変換領域となるｎ型領域、 ４…電荷転送領域とな
るｎ型領域、 ５…素子分離領域となるｐ+型領域、
６…絶縁膜、 ７、８…電荷転送電極、 ９…
電荷読み出しゲート領域、 ９ａ…ｐ型領域、 １
０…拡散領域。
電変換領域となるｎ型領域、 ４…電荷転送領域とな
るｎ型領域、 ５…素子分離領域となるｐ+型領域、
６…絶縁膜、 ７、８…電荷転送電極、 ９…
電荷読み出しゲート領域、 ９ａ…ｐ型領域、 １
０…拡散領域。
Claims (1)
- 【請求項１】 第１導電型半導体層内に第２導電型不純
物を導入して、光電変換領域および電荷転送領域を形成
する工程と、第１導電型不純物を導入して、光電変換領
域、電荷転送領域および光電変換領域から電荷転送領域
へ信号電荷を読み出すための電荷読み出しゲート領域を
区画する素子分離領域を形成する工程と、を備える固体
撮像素子の製造方法において、第１導電型不純物の導入
パターンが、前記電荷転送領域の電荷読み出しゲート領
域側において、電荷転送領域の第２導電型の不純物導入
パターンより後退していることを特徴とする固体撮像素
子の製造方法
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093713A JP2910394B2 (ja) | 1992-03-19 | 1992-03-19 | 固体撮像素子およびその製造方法 |
| US08/032,147 US5340766A (en) | 1992-03-19 | 1993-03-17 | Method for fabricating charge-coupled device |
| EP19930104545 EP0561418A3 (en) | 1992-03-19 | 1993-03-19 | Method for fabricating charge-coupled device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093713A JP2910394B2 (ja) | 1992-03-19 | 1992-03-19 | 固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267633A true JPH05267633A (ja) | 1993-10-15 |
| JP2910394B2 JP2910394B2 (ja) | 1999-06-23 |
Family
ID=14090069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4093713A Expired - Fee Related JP2910394B2 (ja) | 1992-03-19 | 1992-03-19 | 固体撮像素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5340766A (ja) |
| EP (1) | EP0561418A3 (ja) |
| JP (1) | JP2910394B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746034A3 (en) * | 1995-05-29 | 1998-04-29 | Matsushita Electronics Corporation | Solid-state image pick-up device and method for manufacturing the same |
| US5956085A (en) * | 1996-11-07 | 1999-09-21 | Umax Data Systems Inc. | Apparatus for increasing the sample frequency of scanning |
| JP4092409B2 (ja) * | 1999-08-18 | 2008-05-28 | 富士フイルム株式会社 | 固体撮像素子 |
| US7145122B2 (en) * | 2004-06-14 | 2006-12-05 | Omnivision Technologies, Inc. | Imaging sensor using asymmetric transfer transistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114922A (en) * | 1978-02-27 | 1979-09-07 | Nec Corp | Two dimentional pick up element and its drive |
| US4216574A (en) * | 1978-06-29 | 1980-08-12 | Raytheon Company | Charge coupled device |
| US4276099A (en) * | 1978-10-11 | 1981-06-30 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Fabrication of infra-red charge coupled devices |
| JPS5875382A (ja) * | 1981-07-20 | 1983-05-07 | Sony Corp | 固体撮像装置 |
| JPS6045057A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | 固体撮像装置の製造方法 |
| US4683637A (en) * | 1986-02-07 | 1987-08-04 | Motorola, Inc. | Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing |
| JPH02278874A (ja) * | 1989-04-20 | 1990-11-15 | Hitachi Ltd | 固体撮像素子及びその製造方法 |
| KR940009648B1 (ko) * | 1991-10-15 | 1994-10-15 | 금성일렉트론 주식회사 | 전하결합소자의 제조방법 |
-
1992
- 1992-03-19 JP JP4093713A patent/JP2910394B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-17 US US08/032,147 patent/US5340766A/en not_active Expired - Lifetime
- 1993-03-19 EP EP19930104545 patent/EP0561418A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0561418A2 (en) | 1993-09-22 |
| US5340766A (en) | 1994-08-23 |
| EP0561418A3 (en) | 1994-04-27 |
| JP2910394B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791070A (en) | Method of fabricating a solid state image sensing device | |
| JPH11330448A (ja) | 固体撮像装置及びその製造方法 | |
| JP3003590B2 (ja) | 固体撮像素子およびその製造方法 | |
| JPH05267633A (ja) | 固体撮像素子の製造方法 | |
| KR100365744B1 (ko) | 이미지 센서의 포토다이오드 및 그 제조 방법 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0529599A (ja) | 固体撮像素子とその製造方法及び駆動方法 | |
| JP2980196B2 (ja) | 固体撮像素子 | |
| JP3128839B2 (ja) | 固体撮像装置 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JP3108696B2 (ja) | 電荷結合イメージセンサ装置の製造方法 | |
| JP3384509B2 (ja) | 固体撮像素子 | |
| KR100266803B1 (ko) | 평탄성이 개선된 ccd-형 고체촬상소자 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| JPH01123468A (ja) | 固体撮像素子 | |
| KR100268881B1 (ko) | 고체촬상소자 제조방법 | |
| JPH0376162A (ja) | 固体撮像装置 | |
| JPS63302553A (ja) | 電荷転送装置の製造方法 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
| JPH0964333A (ja) | 固体撮像装置とその製造方法 | |
| JPS6153879A (ja) | 固体撮像装置およびその製造方法 | |
| JPH07302891A (ja) | 固体撮像装置の製造方法 | |
| JP2936826B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |