JPH0529599A - 固体撮像素子とその製造方法及び駆動方法 - Google Patents
固体撮像素子とその製造方法及び駆動方法Info
- Publication number
- JPH0529599A JPH0529599A JP3180645A JP18064591A JPH0529599A JP H0529599 A JPH0529599 A JP H0529599A JP 3180645 A JP3180645 A JP 3180645A JP 18064591 A JP18064591 A JP 18064591A JP H0529599 A JPH0529599 A JP H0529599A
- Authority
- JP
- Japan
- Prior art keywords
- coupled device
- channel
- charge
- well
- vertical charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】二次元固体撮像素子において、垂直電荷結合素
子の転送電荷量を大きくすると同時に、水平電荷結合素
子の低温における転送効率を高める。 【構成】垂直電荷結合素子のチャネルおよびウェルの不
純物濃度を高く、水平電荷結合素子のチャネル不純物濃
度およびウェルの不純物濃度を低くし、垂直電荷結合素
子の垂直−水平間のゲート電極前に独立した転送電極を
設け、チャネルおよびウェル不純物濃度が変化する境界
線の位置を独立した転送電極と独立していない転送電極
との間に置く。
子の転送電荷量を大きくすると同時に、水平電荷結合素
子の低温における転送効率を高める。 【構成】垂直電荷結合素子のチャネルおよびウェルの不
純物濃度を高く、水平電荷結合素子のチャネル不純物濃
度およびウェルの不純物濃度を低くし、垂直電荷結合素
子の垂直−水平間のゲート電極前に独立した転送電極を
設け、チャネルおよびウェル不純物濃度が変化する境界
線の位置を独立した転送電極と独立していない転送電極
との間に置く。
Description
【０００１】
【産業上の利用分野】本発明は、２次元情報を時系列電
気信号に変換する固体撮像素子とその製造方法及び駆動
方法に関する。
気信号に変換する固体撮像素子とその製造方法及び駆動
方法に関する。
【０００２】
【従来の技術】従来の固体撮像素子においては、垂直電
荷結合素子のチャネル下方のウェルの不純物濃度と水平
電荷結合素子の少なくとも蓄積領域となるチャネル下方
のウェルの不純物濃度とが同一になっていた。
荷結合素子のチャネル下方のウェルの不純物濃度と水平
電荷結合素子の少なくとも蓄積領域となるチャネル下方
のウェルの不純物濃度とが同一になっていた。
【０００３】
【発明が解決しようとする課題】電荷結合素子の単位面
積当りの最大電荷蓄積量は、前記電荷結合素子の電荷蓄
積容量と、前記電荷結合素子のチャネルを障壁領域とし
て働かせた場合の最浅チャネル電位深さと、蓄積領域と
して働かせた場合の最深チャネル電位深さとのチャネル
電位差である最大チャネル電位差との積により得られ
る。電荷蓄積容量はチャネルの不不純物濃度に依存し、
例えば、Ｎ型チャネル領域を有する埋め込み型電荷結合
素子の場合、チャネルを構成するＮ型不純物濃度が高濃
度になるほど大きくなる。外部駆動条件からの制約を受
けない場合、最大チャネル電位差とは、例えば、Ｎ型チ
ャネル領域を有する埋め込み型電荷結合素子の場合、前
記電荷結合素子が周辺領域から電気的に分離状態を保つ
ことが出来る最大ゲート電圧で与えられる最深チャネル
電位と電荷結合素子のピニング電位により決る最浅チャ
ネル電位との差で与えられる。
積当りの最大電荷蓄積量は、前記電荷結合素子の電荷蓄
積容量と、前記電荷結合素子のチャネルを障壁領域とし
て働かせた場合の最浅チャネル電位深さと、蓄積領域と
して働かせた場合の最深チャネル電位深さとのチャネル
電位差である最大チャネル電位差との積により得られ
る。電荷蓄積容量はチャネルの不不純物濃度に依存し、
例えば、Ｎ型チャネル領域を有する埋め込み型電荷結合
素子の場合、チャネルを構成するＮ型不純物濃度が高濃
度になるほど大きくなる。外部駆動条件からの制約を受
けない場合、最大チャネル電位差とは、例えば、Ｎ型チ
ャネル領域を有する埋め込み型電荷結合素子の場合、前
記電荷結合素子が周辺領域から電気的に分離状態を保つ
ことが出来る最大ゲート電圧で与えられる最深チャネル
電位と電荷結合素子のピニング電位により決る最浅チャ
ネル電位との差で与えられる。
【０００４】一方、添加不純物のイオン化が１００％と
見なせなくなる温度において転送効率の劣化現象が生じ
るが、この劣化現象はチャネルの不純物濃度が高濃度に
なるほど、また、電荷結合素子の駆動周波数が高くなる
ほど顕著になる。
見なせなくなる温度において転送効率の劣化現象が生じ
るが、この劣化現象はチャネルの不純物濃度が高濃度に
なるほど、また、電荷結合素子の駆動周波数が高くなる
ほど顕著になる。
【０００５】２次元固体撮像素子には、ダイナミックレ
ンジが大きいことが要求され、従って、電荷結合素子で
扱い得る信号電荷量が多いことが望ましい。２次元固体
撮像素子における垂直電荷結合素子は面積的制約がある
ので、上記ダイナミックレンジ増大のためには、単位面
積当りの最大電荷蓄積量を大きくしなければならない。
垂直電荷結合素子においては、上述した転送効率の劣化
が検知されるほど駆動周波数が高くないので、例えば、
Ｎ型チャネル領域を有する埋め込み型電荷結合素子の場
合、チャネルのＮ型不純物濃度を高濃度にして電荷蓄積
容量を高めれば良い。
ンジが大きいことが要求され、従って、電荷結合素子で
扱い得る信号電荷量が多いことが望ましい。２次元固体
撮像素子における垂直電荷結合素子は面積的制約がある
ので、上記ダイナミックレンジ増大のためには、単位面
積当りの最大電荷蓄積量を大きくしなければならない。
垂直電荷結合素子においては、上述した転送効率の劣化
が検知されるほど駆動周波数が高くないので、例えば、
Ｎ型チャネル領域を有する埋め込み型電荷結合素子の場
合、チャネルのＮ型不純物濃度を高濃度にして電荷蓄積
容量を高めれば良い。
【０００６】一方、水平電荷結合素子は、垂直電荷結合
素子のような面積的制約がないうえ、水平電荷結合素子
全段の転送期間が垂直電荷結合素子１段の転送期間に当
るほど駆動周波数が高く、転送効率の劣化現象が生じや
すいので、チャネルの不純物濃度を低濃度にし、チャネ
ル幅を大きく取り扱った方が有利である。
素子のような面積的制約がないうえ、水平電荷結合素子
全段の転送期間が垂直電荷結合素子１段の転送期間に当
るほど駆動周波数が高く、転送効率の劣化現象が生じや
すいので、チャネルの不純物濃度を低濃度にし、チャネ
ル幅を大きく取り扱った方が有利である。
【０００７】このように、垂直電荷結合素子と水平電荷
結合素子とではチャネルの不純物濃度の適正量が異なる
にもかかわらず、上述した従来の固体撮像素子では垂直
電荷結合素子と水平電荷結合素子のチャネル不純物濃度
が同一であるため、チャネル不純物濃度を高くした場合
にはダイナミックレンジは大きく出来るが冷却したとき
には水平電荷結合素子において信号転送不良が生じると
いう問題が生じ、逆にチャネル不純物濃度を低くした場
合には冷却しても水平電荷結合素子における信号電荷転
送不良は生じないがダイナミックレンジを大きく出来な
いという問題が生じた。
結合素子とではチャネルの不純物濃度の適正量が異なる
にもかかわらず、上述した従来の固体撮像素子では垂直
電荷結合素子と水平電荷結合素子のチャネル不純物濃度
が同一であるため、チャネル不純物濃度を高くした場合
にはダイナミックレンジは大きく出来るが冷却したとき
には水平電荷結合素子において信号転送不良が生じると
いう問題が生じ、逆にチャネル不純物濃度を低くした場
合には冷却しても水平電荷結合素子における信号電荷転
送不良は生じないがダイナミックレンジを大きく出来な
いという問題が生じた。
【０００８】さらに、上述した問題を解決するために考
案された、従来の、垂直電荷結合素子と水平電荷結合素
子のチャネル不純物濃度が異なるだけの固体撮像素子
（参考文献：特願平２−２９４１８４）では、垂直電荷
結合素子から水平電荷結合素子への信号電荷の転送の
際、転送経路に生じる障壁を防ぎ、チャネル電位の整合
をとるために、電荷結合素子のゲート印加電圧を制約条
件が増え、垂直電荷結合素子と水平電荷結合素子の両電
荷結合素子の最適条件、特に、十分な最大チャネル電位
差を得ることが出来なかった。
案された、従来の、垂直電荷結合素子と水平電荷結合素
子のチャネル不純物濃度が異なるだけの固体撮像素子
（参考文献：特願平２−２９４１８４）では、垂直電荷
結合素子から水平電荷結合素子への信号電荷の転送の
際、転送経路に生じる障壁を防ぎ、チャネル電位の整合
をとるために、電荷結合素子のゲート印加電圧を制約条
件が増え、垂直電荷結合素子と水平電荷結合素子の両電
荷結合素子の最適条件、特に、十分な最大チャネル電位
差を得ることが出来なかった。
【０００９】
【課題を解決するための手段】上述した問題を解決する
ための発明が６つある。その第１は、垂直電荷結合素子
と水平電荷結合素子の組み合せにより、２次元情報の光
信号を時系列信号として出力する固体撮像素子におい
て、前記垂直電荷結合素子と前期水平電荷結合素子の少
なくとも蓄積領域が、信号電荷を転送するチャネルとチ
ャネル直下のウェルとの不純物の導電型が異る埋め込み
チャネル型であり、前記垂直電荷結合素子埋め込みチャ
ネルの不純物濃度が前記水平電荷結合素子の蓄積領域と
なるチャネルの不純物濃度よりも高く、かつ、前記垂直
電荷結合素子のウェルの不純物濃度が前記水平電荷結合
素子蓄積領域のウェルの不純物濃度よりも高いことを特
徴とする。
ための発明が６つある。その第１は、垂直電荷結合素子
と水平電荷結合素子の組み合せにより、２次元情報の光
信号を時系列信号として出力する固体撮像素子におい
て、前記垂直電荷結合素子と前期水平電荷結合素子の少
なくとも蓄積領域が、信号電荷を転送するチャネルとチ
ャネル直下のウェルとの不純物の導電型が異る埋め込み
チャネル型であり、前記垂直電荷結合素子埋め込みチャ
ネルの不純物濃度が前記水平電荷結合素子の蓄積領域と
なるチャネルの不純物濃度よりも高く、かつ、前記垂直
電荷結合素子のウェルの不純物濃度が前記水平電荷結合
素子蓄積領域のウェルの不純物濃度よりも高いことを特
徴とする。
【００１０】第２は、上記第１の特徴に加え、垂直電荷
結合素子と水平電荷結合素子との結合部に、前記垂直電
荷結合素子が前記水平電荷結合素子との間のゲート電極
とは別に、独立に電圧印加が可能な転送電極を１個具備
し、その独立した転送電極下のチャネル及びウェルの不
純物濃度が前記水平電荷結合素子のチャネルおよびウェ
ルの不純物濃度とそれぞれ同一であることを特徴とす
る。
結合素子と水平電荷結合素子との結合部に、前記垂直電
荷結合素子が前記水平電荷結合素子との間のゲート電極
とは別に、独立に電圧印加が可能な転送電極を１個具備
し、その独立した転送電極下のチャネル及びウェルの不
純物濃度が前記水平電荷結合素子のチャネルおよびウェ
ルの不純物濃度とそれぞれ同一であることを特徴とす
る。
【００１１】第３は、上記第２の特徴を有する固体撮像
素子の製造方法であり、垂直電荷結合素子及び水平電荷
結合素子のチャネル部分に、前記水平電荷結合素子のウ
ェルに適した量および深さ方向分布の不純物を添加し、
次に、前記水平電荷結合素子チャネルに、前記水平電荷
結合素子チャネルに適した量および深さ方向分布の不純
物を添加した後、垂直電荷結合素子に、前述したウェル
への不純物添加と併せた不純物量および深さ方向分布が
前記垂直電荷結合素子のウェルに適する不純物添加を行
い、次に、前述したチャネルへの不純物添加と併せた不
純物量および深さ方向分布が前記垂直電荷結合素子チャ
ネルに適する不純物添加を前記垂直電荷結合素子に行う
ことを特徴とする。
素子の製造方法であり、垂直電荷結合素子及び水平電荷
結合素子のチャネル部分に、前記水平電荷結合素子のウ
ェルに適した量および深さ方向分布の不純物を添加し、
次に、前記水平電荷結合素子チャネルに、前記水平電荷
結合素子チャネルに適した量および深さ方向分布の不純
物を添加した後、垂直電荷結合素子に、前述したウェル
への不純物添加と併せた不純物量および深さ方向分布が
前記垂直電荷結合素子のウェルに適する不純物添加を行
い、次に、前述したチャネルへの不純物添加と併せた不
純物量および深さ方向分布が前記垂直電荷結合素子チャ
ネルに適する不純物添加を前記垂直電荷結合素子に行う
ことを特徴とする。
【００１２】第４は、第１の特徴を有する固体撮像素子
の製造方法であり、垂直電荷結合素子及び水平電荷結合
素子のチャネル部分に、前記水平電荷結合素子のウェル
に適した量および深さ方向分布の不純物を添加し、次
に、前述した不純物添加と併せた不純物量および深さ方
向分布が前記垂直電荷結合素子のウェルに適する不純物
添加を前記垂直電荷結合素子に行った後、前記垂直電荷
結合素子及び水平電荷結合素子のチャネル部分に、前記
水平電荷結合素子のチャネルに適した量および深さ方向
分布の不純物を添加し、次に、前述したチャネルへの不
純物添加と併せた不純物量および深さ方向分布が前記垂
直電荷結合素子チャネルに適する不純物添加を前記垂直
電荷結合素子に行うことを特徴とする。
の製造方法であり、垂直電荷結合素子及び水平電荷結合
素子のチャネル部分に、前記水平電荷結合素子のウェル
に適した量および深さ方向分布の不純物を添加し、次
に、前述した不純物添加と併せた不純物量および深さ方
向分布が前記垂直電荷結合素子のウェルに適する不純物
添加を前記垂直電荷結合素子に行った後、前記垂直電荷
結合素子及び水平電荷結合素子のチャネル部分に、前記
水平電荷結合素子のチャネルに適した量および深さ方向
分布の不純物を添加し、次に、前述したチャネルへの不
純物添加と併せた不純物量および深さ方向分布が前記垂
直電荷結合素子チャネルに適する不純物添加を前記垂直
電荷結合素子に行うことを特徴とする。
【００１３】第５は、第１の特徴を有する固体撮像素子
の製造方法であり、水平電荷結合素子のチャネル部分
に、前記水平電荷結合素子のウェルに適した量および深
さ方向分布の不純物を添加し、次に、垂直電荷結合素子
のチャネル部分に前記垂直電荷結合素子のウェルに適し
た量および深さ方向分布の不純物の添加した後、前記水
平電荷結合素子のチャネル部分に、前記水平電荷結合素
子のチャネルに適した量および深さ方向分布の不純物を
添加し、次に、前記垂直電荷結合素子チャネルに適する
不純物添加を行うことを特徴とする。
の製造方法であり、水平電荷結合素子のチャネル部分
に、前記水平電荷結合素子のウェルに適した量および深
さ方向分布の不純物を添加し、次に、垂直電荷結合素子
のチャネル部分に前記垂直電荷結合素子のウェルに適し
た量および深さ方向分布の不純物の添加した後、前記水
平電荷結合素子のチャネル部分に、前記水平電荷結合素
子のチャネルに適した量および深さ方向分布の不純物を
添加し、次に、前記垂直電荷結合素子チャネルに適する
不純物添加を行うことを特徴とする。
【００１４】第６は、第１の特徴を有する固体撮像素子
の駆動方法であり、垂直電荷結合素子の独立した転送電
極下のチャネルを障壁領域として働かせる場合に、その
独立した転送電極下のチャネル電位深さが前記垂直電荷
結合素子の他の転送電極のチャネルを障壁領域として働
かせる場合のチャネル電位深さより少なくとも浅くなら
ないレベルの電圧を前記独立した転送電極に印加するこ
とを特徴とする。
の駆動方法であり、垂直電荷結合素子の独立した転送電
極下のチャネルを障壁領域として働かせる場合に、その
独立した転送電極下のチャネル電位深さが前記垂直電荷
結合素子の他の転送電極のチャネルを障壁領域として働
かせる場合のチャネル電位深さより少なくとも浅くなら
ないレベルの電圧を前記独立した転送電極に印加するこ
とを特徴とする。
【００１５】
【作用】本発明の固体撮像素子では、垂直電荷結合素子
と水平電荷結合素子のチャネルおよびウェルの不純物濃
度が異なり、垂直電荷結合素子のチャネルおよびウェル
の不純物濃度が少なくとも水平電荷結合素子の蓄積領域
のチャネルおよびウェルよりもそれぞれ高くなっている
ので垂直電荷結合素子において単位面積当たりの最大電
荷蓄積量を大きく出来ると同時に、水平電荷結合素子に
おける冷却時の転送効率劣化の問題を取り除くことが出
来る。最大電荷蓄積量は、単位面積当たりの電荷蓄積容
量と最大チャネル電位差との積で与えられる。単位面積
当たりの電荷蓄積量はチャネルの不純物濃度を高めるこ
とで、高めることが出来る。水平電荷結合素子の冷却時
の転送効率の劣化は、チャネルを構成する不純物、例え
ば、Ｎ型チャネル領域を有する埋め込み型電荷結合素子
の場合、リン等のＮ型不純物が電荷転送の際のトラップ
として振舞うことに起因している。水平電荷転送素子の
チャネルを構成する不純物の濃度を低くすることで、前
記転送効率を向上することができる。垂直電荷結合素子
と水平電荷結合素子のウェルの不純物濃度を独立に最適
化することで、チャネルの不純物濃度が異る垂直電荷結
合素子と水平電荷結合素子とのチャネル電位の整合性を
とることができる。このことにより、前記最大チャネル
電位差を大きくでき、垂直電荷結合素子の最大電荷蓄積
量の増加、水平電荷結合素子の転送効率の向上、およ
び、ゲート印加電圧の低電圧化が達成される。
と水平電荷結合素子のチャネルおよびウェルの不純物濃
度が異なり、垂直電荷結合素子のチャネルおよびウェル
の不純物濃度が少なくとも水平電荷結合素子の蓄積領域
のチャネルおよびウェルよりもそれぞれ高くなっている
ので垂直電荷結合素子において単位面積当たりの最大電
荷蓄積量を大きく出来ると同時に、水平電荷結合素子に
おける冷却時の転送効率劣化の問題を取り除くことが出
来る。最大電荷蓄積量は、単位面積当たりの電荷蓄積容
量と最大チャネル電位差との積で与えられる。単位面積
当たりの電荷蓄積量はチャネルの不純物濃度を高めるこ
とで、高めることが出来る。水平電荷結合素子の冷却時
の転送効率の劣化は、チャネルを構成する不純物、例え
ば、Ｎ型チャネル領域を有する埋め込み型電荷結合素子
の場合、リン等のＮ型不純物が電荷転送の際のトラップ
として振舞うことに起因している。水平電荷転送素子の
チャネルを構成する不純物の濃度を低くすることで、前
記転送効率を向上することができる。垂直電荷結合素子
と水平電荷結合素子のウェルの不純物濃度を独立に最適
化することで、チャネルの不純物濃度が異る垂直電荷結
合素子と水平電荷結合素子とのチャネル電位の整合性を
とることができる。このことにより、前記最大チャネル
電位差を大きくでき、垂直電荷結合素子の最大電荷蓄積
量の増加、水平電荷結合素子の転送効率の向上、およ
び、ゲート印加電圧の低電圧化が達成される。
【００１６】
【実施例】次に、本発明の実施例について図面を用いて
詳細に説明する。図１は本発明の請求項１記載の固体撮
像素子に関する一実施例の模式的構成図である。本実施
例はインターライン転送方式の電荷結合素子型固体撮像
素子である。
詳細に説明する。図１は本発明の請求項１記載の固体撮
像素子に関する一実施例の模式的構成図である。本実施
例はインターライン転送方式の電荷結合素子型固体撮像
素子である。
【００１７】半導体チップ上に光電変換素子１が二次元
に配置されており、それぞれの列にチャネル不純物濃度
およびウェル不純物濃度が高い垂直電荷結合素子２が１
本ずつ対応して設けられている。これら２次元に配置さ
れた光電変換素子１と列に並べられた垂直電荷結合素子
２とからイメージ領域が構成され、その下にチャネル不
純物濃度とウェル不純物濃度が低い水平電荷結合素子３
が設けられている。水平電荷結合素子３の出力端に引き
続いて出力部４が設けられている。
に配置されており、それぞれの列にチャネル不純物濃度
およびウェル不純物濃度が高い垂直電荷結合素子２が１
本ずつ対応して設けられている。これら２次元に配置さ
れた光電変換素子１と列に並べられた垂直電荷結合素子
２とからイメージ領域が構成され、その下にチャネル不
純物濃度とウェル不純物濃度が低い水平電荷結合素子３
が設けられている。水平電荷結合素子３の出力端に引き
続いて出力部４が設けられている。
【００１８】以上述べた実施例はインターライン転送方
式であるが、本発明はフレーム転送方式の電荷結合素子
型固体撮像素子にも適用できる。
式であるが、本発明はフレーム転送方式の電荷結合素子
型固体撮像素子にも適用できる。
【００１９】図２は本発明の請求項２記載の固体撮像素
子に関する一実施例の模式的断面図である。垂直電荷結
合素子は４相駆動方式で描かれている。
子に関する一実施例の模式的断面図である。垂直電荷結
合素子は４相駆動方式で描かれている。
【００２０】Ｓｉ基板５表面側に不純物濃度が高いＰ型
ウェル６と不純物濃度が高いＮ型チャネル７および不純
物濃度が低いＰ型ウェル８と不純物濃度が低いＮ型チャ
ネル９が設けられている。それらチャネルと対向して、
ＳｉＯ2 膜１０を介して垂直電荷結合素子の転送電極１
１ａ〜１１ｅ、ゲート電極φＶＬ１２及び水平電荷結合
素子の転送電極１３が設けられている。独立した転送電
極φＶ４′１１ｅが、独立していない転送電極φＶ３１
１ｄとゲート電極φＶＬ１２との間に設けられている。
不純物濃度が高いＰ型ウェル６と不純物濃度が低いＰ型
ウェル８との境及び不純物濃度が高いＮ型チャネル７と
不純物濃度が低いＮ型チャネル９との境が、独立してい
ない転送電極φＶ３１１ｄと独立した転送電極φＶ４′
１１ｅとの境の位置と一致している。
ウェル６と不純物濃度が高いＮ型チャネル７および不純
物濃度が低いＰ型ウェル８と不純物濃度が低いＮ型チャ
ネル９が設けられている。それらチャネルと対向して、
ＳｉＯ2 膜１０を介して垂直電荷結合素子の転送電極１
１ａ〜１１ｅ、ゲート電極φＶＬ１２及び水平電荷結合
素子の転送電極１３が設けられている。独立した転送電
極φＶ４′１１ｅが、独立していない転送電極φＶ３１
１ｄとゲート電極φＶＬ１２との間に設けられている。
不純物濃度が高いＰ型ウェル６と不純物濃度が低いＰ型
ウェル８との境及び不純物濃度が高いＮ型チャネル７と
不純物濃度が低いＮ型チャネル９との境が、独立してい
ない転送電極φＶ３１１ｄと独立した転送電極φＶ４′
１１ｅとの境の位置と一致している。
【００２１】図３は本発明の請求項３記載の固体撮像素
子の製造方法に関する一実施例を示すための製造工程図
である。この製造方法は、前記固体撮像素子の実施例２
をより高精度に製造するためのものである。
子の製造方法に関する一実施例を示すための製造工程図
である。この製造方法は、前記固体撮像素子の実施例２
をより高精度に製造するためのものである。
【００２２】Ｓｉ基板５にＰ+ 型チャネル阻止領域（図
３には見えない。）や厚いＳｉＯ2 膜１４などを形成す
る下地形成工程が終了した後、光電変換素子（図３には
見えない。）を被うフォトレジストマスク（図３には見
えない。）を施す。薄いＳｉＯ2 膜を介したボロンイオ
ン１５の注入により不純物濃度が低いＰ型ウェル８を形
成する〔図３（ａ）〕。薄いＳｉＯ2 膜を介したリンイ
オン１６の注入により不純物濃度が低いＮ型チャネル７
を形成する〔図３（ｂ）〕。垂直電荷結合素子の中の独
立した転送電極１１ｅおよび水平電荷結合素子の中の１
層目の転送電極１３を形成し、光電変換素子（図３には
見えない。）および独立した転送電極１１ｅの途中まで
を覆う新たなフォトレジストマスク１７を施す。ここで
追加ボロンイオン１８を注入し、不純物濃度の高いＰ型
ウェル６を形成する〔図３（ｃ）〕。追加リンイオン１
９を注入し、不純物濃度の高いＮ型チャネル７を形成す
る〔図３（ｃ）〕。追加リンイオン１９を注入し、不純
物濃度の高いＮ型チャネル７を形成する〔図３
（ｄ）〕。その後、垂直電荷結合素子の独立していない
転送電極のうち、垂直電荷結合素子の中の独立した転送
電極１１ｅおよび水平電荷結合素子の中の一層目の転送
電極１３と同じ層となる転送電極１１ａ、１１ｃを形成
する〔図３（ｅ）〕。垂直電荷結合素子の中の２層目の
転送電極１１ｂ、１１ｄ、ゲート電極１２及び水平電荷
結合素子の中の２層目の転送電極（図３では見えな
い。）を形成して垂直、水平両電荷結合素子の電極全て
出来上がる〔図３（ｆ）〕。
３には見えない。）や厚いＳｉＯ2 膜１４などを形成す
る下地形成工程が終了した後、光電変換素子（図３には
見えない。）を被うフォトレジストマスク（図３には見
えない。）を施す。薄いＳｉＯ2 膜を介したボロンイオ
ン１５の注入により不純物濃度が低いＰ型ウェル８を形
成する〔図３（ａ）〕。薄いＳｉＯ2 膜を介したリンイ
オン１６の注入により不純物濃度が低いＮ型チャネル７
を形成する〔図３（ｂ）〕。垂直電荷結合素子の中の独
立した転送電極１１ｅおよび水平電荷結合素子の中の１
層目の転送電極１３を形成し、光電変換素子（図３には
見えない。）および独立した転送電極１１ｅの途中まで
を覆う新たなフォトレジストマスク１７を施す。ここで
追加ボロンイオン１８を注入し、不純物濃度の高いＰ型
ウェル６を形成する〔図３（ｃ）〕。追加リンイオン１
９を注入し、不純物濃度の高いＮ型チャネル７を形成す
る〔図３（ｃ）〕。追加リンイオン１９を注入し、不純
物濃度の高いＮ型チャネル７を形成する〔図３
（ｄ）〕。その後、垂直電荷結合素子の独立していない
転送電極のうち、垂直電荷結合素子の中の独立した転送
電極１１ｅおよび水平電荷結合素子の中の一層目の転送
電極１３と同じ層となる転送電極１１ａ、１１ｃを形成
する〔図３（ｅ）〕。垂直電荷結合素子の中の２層目の
転送電極１１ｂ、１１ｄ、ゲート電極１２及び水平電荷
結合素子の中の２層目の転送電極（図３では見えな
い。）を形成して垂直、水平両電荷結合素子の電極全て
出来上がる〔図３（ｆ）〕。
【００２３】図４は本発明の請求項４記載の固体撮像素
子の製造方法に関する一実施例を示すための製造工程図
である。この製造方法は、前記固体撮像素子の実施例１
をより高精度に製造するためのものである。
子の製造方法に関する一実施例を示すための製造工程図
である。この製造方法は、前記固体撮像素子の実施例１
をより高精度に製造するためのものである。
【００２４】Ｓｉ基板５にＰ+ 型チャネル阻止領域（図
４では見えない。）や厚いＳｉＯ2 膜１４などを形成す
る下地形成工程が終了した後、光電変換素子（図４では
見えない。）を覆うフォトレジストマスク（図４では見
えない。）を施す。薄いＳｉＯ2 膜を介したボロンイオ
ン１５の注入により不純物濃度が低いＰ型ウェル８を形
成する〔図４（ａ）〕。前記フォトレジストを剥離後、
光電変換素子（図４では見えない。）および、垂直電荷
結合素子と水平電荷結合素子の境の位置の水平電荷結合
素子領域を被うフォトレジストマスク２０を施し、前記
薄いＳｉＯ2 膜を介した追加ボロンイオン１８の注入に
より不純物濃度が高いＰ型ウェル６を形成する〔図４
（ｂ）〕。光電変換素子（図４では見えない。）を被う
新たなフォトレジストマスク（図４では見えない。）を
施す。リンイオン１６を注入し、不純物濃度の低いＮ型
チャネル９を形成する〔図４（ｃ）〕。前記フォトレジ
ストを剥離する。光電変換素子（図４では見えない。）
および、垂直電荷結合素子と水平電荷結合素子の境の位
置の水平電荷結合素子領域を覆う新たなフォトレジスト
マスク２１を施す。追加リンイオン１９を注入し、不純
物濃度の高いＮ型チャネル７を形成する〔図４
（ｄ）〕。垂直電荷結合素子の中の転送電極１１ａ、１
１ｃ、１１ｅ、および水平電荷結合素子の中の１層目の
転送電極１３を形成し、垂直電荷結合素子の中の２層目
の転送電極１１ｂ、１１ｄ、ゲート電極１２及び水平電
荷結合素子の中の２層目の転送電極（図４では見えな
い。）を形成して垂直、水平両電荷結合素子の電極全て
出来上がる〔図４（ｅ）〕。
４では見えない。）や厚いＳｉＯ2 膜１４などを形成す
る下地形成工程が終了した後、光電変換素子（図４では
見えない。）を覆うフォトレジストマスク（図４では見
えない。）を施す。薄いＳｉＯ2 膜を介したボロンイオ
ン１５の注入により不純物濃度が低いＰ型ウェル８を形
成する〔図４（ａ）〕。前記フォトレジストを剥離後、
光電変換素子（図４では見えない。）および、垂直電荷
結合素子と水平電荷結合素子の境の位置の水平電荷結合
素子領域を被うフォトレジストマスク２０を施し、前記
薄いＳｉＯ2 膜を介した追加ボロンイオン１８の注入に
より不純物濃度が高いＰ型ウェル６を形成する〔図４
（ｂ）〕。光電変換素子（図４では見えない。）を被う
新たなフォトレジストマスク（図４では見えない。）を
施す。リンイオン１６を注入し、不純物濃度の低いＮ型
チャネル９を形成する〔図４（ｃ）〕。前記フォトレジ
ストを剥離する。光電変換素子（図４では見えない。）
および、垂直電荷結合素子と水平電荷結合素子の境の位
置の水平電荷結合素子領域を覆う新たなフォトレジスト
マスク２１を施す。追加リンイオン１９を注入し、不純
物濃度の高いＮ型チャネル７を形成する〔図４
（ｄ）〕。垂直電荷結合素子の中の転送電極１１ａ、１
１ｃ、１１ｅ、および水平電荷結合素子の中の１層目の
転送電極１３を形成し、垂直電荷結合素子の中の２層目
の転送電極１１ｂ、１１ｄ、ゲート電極１２及び水平電
荷結合素子の中の２層目の転送電極（図４では見えな
い。）を形成して垂直、水平両電荷結合素子の電極全て
出来上がる〔図４（ｅ）〕。
【００２５】図５は本発明の請求項５記載の固体撮像素
子の製造方法に関する一実施例を示すための製造工程図
である。この製造方法は、前記固体撮像素子の実施例１
をより高精度に製造するためのものである。
子の製造方法に関する一実施例を示すための製造工程図
である。この製造方法は、前記固体撮像素子の実施例１
をより高精度に製造するためのものである。
【００２６】Ｓｉ基板５にＰ+ 型チャネル阻止領域（図
５では見えない。）や厚いＳｉＯ2 膜１４などを形成す
る下地形成工程が終了した後、光電変換素子（図５では
見えない。）および、垂直電荷結合素子と水平電荷結合
素子の境の位置Ａの垂直電荷結合素子領域を被うフォト
レジストマスク２２を施す。薄いＳｉＯ2 膜を介したボ
ロンイオン１５の注入により不純物濃度が低いＰ型ウェ
ル８を形成する〔図５（ａ）〕。前記フォトレジストを
剥離後、光電変換素子（図５では見えない。）および、
垂直電荷結合素子と水平電荷結合素子の境の位置の水平
電荷結合素子領域を被う新たなフォトレジストマスク２
３を施し、前記薄いＳｉＯ2 膜を介した高濃度ボロンイ
オン２４の注入により不純物濃度が高いＰ型ウェル６を
形成する〔図５（ｂ）〕。光電変換素子（図５では見え
ない。）および、垂直電荷結合素子と水平電荷結合素子
の境の位置の垂直電荷結合素子領域を被う新たなフォト
レジストマスク２５を施す。リンイオン１６を注入し、
不純物濃度の低いＮ型チャネル９を形成する〔図５
（ｃ）〕。前記フォトレジストを剥離する。光電変換素
子（図５では見れない。）および、垂直電荷結合素子と
水平電荷結合素子の境の位置の水平電荷結合素子領域を
覆う新たなフォトレジストマスク２６を施す。高濃度リ
ンイオン２７を注入し、不純物濃度の高いＮ型チャネル
７を形成する〔図５（ｄ）〕。垂直電荷結合素子の中の
転送電極１１ａ、１１ｃ、１１ｅおよび水平電荷結合素
子の中の１層目の転送電極１３を形成し、垂直電荷結合
素子の中の２層目の転送電極１１ｂ、１１ｄ、ゲート電
極１２及び水平電荷結合素子の中の２層目の転送電極
（図５では見えない。）を形成して垂直、水平両電荷結
合素子の電極全て出来上がる〔図５（ｅ）〕。
５では見えない。）や厚いＳｉＯ2 膜１４などを形成す
る下地形成工程が終了した後、光電変換素子（図５では
見えない。）および、垂直電荷結合素子と水平電荷結合
素子の境の位置Ａの垂直電荷結合素子領域を被うフォト
レジストマスク２２を施す。薄いＳｉＯ2 膜を介したボ
ロンイオン１５の注入により不純物濃度が低いＰ型ウェ
ル８を形成する〔図５（ａ）〕。前記フォトレジストを
剥離後、光電変換素子（図５では見えない。）および、
垂直電荷結合素子と水平電荷結合素子の境の位置の水平
電荷結合素子領域を被う新たなフォトレジストマスク２
３を施し、前記薄いＳｉＯ2 膜を介した高濃度ボロンイ
オン２４の注入により不純物濃度が高いＰ型ウェル６を
形成する〔図５（ｂ）〕。光電変換素子（図５では見え
ない。）および、垂直電荷結合素子と水平電荷結合素子
の境の位置の垂直電荷結合素子領域を被う新たなフォト
レジストマスク２５を施す。リンイオン１６を注入し、
不純物濃度の低いＮ型チャネル９を形成する〔図５
（ｃ）〕。前記フォトレジストを剥離する。光電変換素
子（図５では見れない。）および、垂直電荷結合素子と
水平電荷結合素子の境の位置の水平電荷結合素子領域を
覆う新たなフォトレジストマスク２６を施す。高濃度リ
ンイオン２７を注入し、不純物濃度の高いＮ型チャネル
７を形成する〔図５（ｄ）〕。垂直電荷結合素子の中の
転送電極１１ａ、１１ｃ、１１ｅおよび水平電荷結合素
子の中の１層目の転送電極１３を形成し、垂直電荷結合
素子の中の２層目の転送電極１１ｂ、１１ｄ、ゲート電
極１２及び水平電荷結合素子の中の２層目の転送電極
（図５では見えない。）を形成して垂直、水平両電荷結
合素子の電極全て出来上がる〔図５（ｅ）〕。
【００２７】図６（ａ）〜（ｄ）は、本発明の請求項６
記載の固体撮像素子の駆動方法に関する一実施例を説明
するための電位井戸図である。同図には対応する固体撮
像素子の模式的断面図（図６（ａ））を合わせて示して
ある。
記載の固体撮像素子の駆動方法に関する一実施例を説明
するための電位井戸図である。同図には対応する固体撮
像素子の模式的断面図（図６（ａ））を合わせて示して
ある。
【００２８】垂直電荷結合素子の電荷の蓄積は常に転送
電極２個分で行う。転送については、蓄積していた転送
電極の水平電荷結合素子側（右側）のバリアとして動作
していた転送電極下のチャネル電位を深くすると同時
に、水平電荷結合素子から遠い側（左側）の蓄積してい
た転送電極下のチャネル電位を浅くすることにより順次
行う。チャネルおよびウェルの不純物濃度は、転送電極
１１ｄと独立した転送電極１１ｅとの境部分で変化して
いる。この不純物濃度変化位置は、フォトマスクの目合
わせずれや不純物の横方向拡散の影響で、転送電極１１
ｄと独立した転送電極１１ｅとの境の位置よりもずれる
危険がある。不純物の境と電極の境の位置がずれている
と、境周辺で同じゲート印加電圧でも電位井戸の深い部
分と浅い部分とが生じ、電荷転送の際の障壁となる可能
性がある。前記障壁はフリンジ電界の効果で減少させる
ことが出来る。本実施例では、イメージエリアでの駆動
制約を受けない独立した転送電極１１ｅに印加する駆動
パルスの振幅を大きくして、フリンジ電界の大きさおよ
び、及ぶ範囲を広げることで前記障壁を減少させる。
電極２個分で行う。転送については、蓄積していた転送
電極の水平電荷結合素子側（右側）のバリアとして動作
していた転送電極下のチャネル電位を深くすると同時
に、水平電荷結合素子から遠い側（左側）の蓄積してい
た転送電極下のチャネル電位を浅くすることにより順次
行う。チャネルおよびウェルの不純物濃度は、転送電極
１１ｄと独立した転送電極１１ｅとの境部分で変化して
いる。この不純物濃度変化位置は、フォトマスクの目合
わせずれや不純物の横方向拡散の影響で、転送電極１１
ｄと独立した転送電極１１ｅとの境の位置よりもずれる
危険がある。不純物の境と電極の境の位置がずれている
と、境周辺で同じゲート印加電圧でも電位井戸の深い部
分と浅い部分とが生じ、電荷転送の際の障壁となる可能
性がある。前記障壁はフリンジ電界の効果で減少させる
ことが出来る。本実施例では、イメージエリアでの駆動
制約を受けない独立した転送電極１１ｅに印加する駆動
パルスの振幅を大きくして、フリンジ電界の大きさおよ
び、及ぶ範囲を広げることで前記障壁を減少させる。
【００２９】
【発明の効果】以上説明したように、本発明の固体撮像
素子、製造方法及び駆動方法によれば、垂直電荷結合素
子に於いて単位面積当りの最大電荷蓄積容量を大きく出
来ると同時に、水平電荷結合素子における冷却時の転送
効率劣化の問題を取り除くことが出来、加えて、垂直電
荷結合素子のチャネル不純物濃度を水平電荷結合素子の
チャネル不純物濃度より高くしたことに起因する電位障
壁を抑制でき、かつ、垂直電荷結合素子と水平電荷結合
素子のチャネル電位特性をそろえることで、ゲート印加
電圧及び素子印加バイアス電圧の低電圧化に効果があ
る。
素子、製造方法及び駆動方法によれば、垂直電荷結合素
子に於いて単位面積当りの最大電荷蓄積容量を大きく出
来ると同時に、水平電荷結合素子における冷却時の転送
効率劣化の問題を取り除くことが出来、加えて、垂直電
荷結合素子のチャネル不純物濃度を水平電荷結合素子の
チャネル不純物濃度より高くしたことに起因する電位障
壁を抑制でき、かつ、垂直電荷結合素子と水平電荷結合
素子のチャネル電位特性をそろえることで、ゲート印加
電圧及び素子印加バイアス電圧の低電圧化に効果があ
る。
【図１】本発明の一実施例の模式的構成図である。
【図２】第２の実施例の模式的断面図である。
【図３】本発明の固体撮像素子の製造方法に関する一実
施例を説明するための製造工程図である。
施例を説明するための製造工程図である。
【図４】本発明の固体撮像素子の製造方法に関する一実
施例を説明するための製造工程図である。
施例を説明するための製造工程図である。
【図５】本発明の固体撮像素子の製造方法に関する一実
施例を説明するための製造工程図である。
施例を説明するための製造工程図である。
【図６】本発明の固体撮像素子の駆動方法に関する一実
施例を説明するための電位井戸図である。
施例を説明するための電位井戸図である。
１ 光電変換素子
２ チャネル不純物濃度およびウェル不純物濃度が高
い垂直電荷結合素子 ３ チャネル不純物濃度およびウェル不純物濃度が低
い水平電荷結合素子 ４ 出力部 ５ Ｓｉ基板 ６ 不純物濃度が高いＮ型チャネル ７ 不純物濃度が高いＰ型ウェル ８ 不純物濃度が低いＮ型チャネル ９ 不純物濃度が高いＰ型ウェル １０ ＳｉＯ2 膜 １１ａ，１１ｂ，１１ｃ，１１ｄ 垂直電荷結合素子
の独立していない転送電極 １１ｅ 垂直電荷結合素子の独立していない転送電極 １２ φＶＬ １３ 水平電荷結合素子の転送電極 １４ 厚いＳｉＯ2 膜 １５ ボロンイオン（不純物濃度の低いＰ型ウェルを
形成） １６ リンイオン（不純物濃度の低いＮ型チャネルを
形成） １７ フォトレジストマスク １８ 追加ボロンイオン（総量で不純物濃度の高いＰ
型ウェルを形成） １９ 追加リンイオン（不純物濃度の高いＮ型チャネ
ルを形成） ２０ フォトレジストマスク ２１ フォトレジストマスク ２２ フォトレジストマスク ２３ フォトレジストマスク ２４ 高濃度ボロンイオン ２５ フォトレジストマスク ２６ フォトレジストマスク ２７ 高濃度リンイオン
い垂直電荷結合素子 ３ チャネル不純物濃度およびウェル不純物濃度が低
い水平電荷結合素子 ４ 出力部 ５ Ｓｉ基板 ６ 不純物濃度が高いＮ型チャネル ７ 不純物濃度が高いＰ型ウェル ８ 不純物濃度が低いＮ型チャネル ９ 不純物濃度が高いＰ型ウェル １０ ＳｉＯ2 膜 １１ａ，１１ｂ，１１ｃ，１１ｄ 垂直電荷結合素子
の独立していない転送電極 １１ｅ 垂直電荷結合素子の独立していない転送電極 １２ φＶＬ １３ 水平電荷結合素子の転送電極 １４ 厚いＳｉＯ2 膜 １５ ボロンイオン（不純物濃度の低いＰ型ウェルを
形成） １６ リンイオン（不純物濃度の低いＮ型チャネルを
形成） １７ フォトレジストマスク １８ 追加ボロンイオン（総量で不純物濃度の高いＰ
型ウェルを形成） １９ 追加リンイオン（不純物濃度の高いＮ型チャネ
ルを形成） ２０ フォトレジストマスク ２１ フォトレジストマスク ２２ フォトレジストマスク ２３ フォトレジストマスク ２４ 高濃度ボロンイオン ２５ フォトレジストマスク ２６ フォトレジストマスク ２７ 高濃度リンイオン
Claims (6)
- 【請求項１】 垂直電荷結合素子と水平電荷結合素子の
組み合せにより、２次元情報の光信号を時系列信号とし
て出力する固体撮像素子において、前記垂直電荷結合素
子と前記水平電荷結合素子の少なくとも蓄積領域が、信
号電荷を転送するチャネルとチャネル直下のウェルとの
不純物の導電型が異る埋め込みチャネル型であり、前記
垂直電荷結合素子埋め込みチャネルの不純物濃度が前記
水平電荷結合素子の蓄積領域となるチャネルの不純物濃
度よりも高く、かつ、前記垂直電荷結合素子のウェルの
不純物濃度が前記水平電荷結合素子蓄積領域のウェルの
不純物濃度よりも高いことを特徴とする固体撮像素子。 - 【請求項２】 請求項１記載の固体撮像素子において、
垂直電荷結合素子と水平電荷結合素子との結合部に、前
記垂直電荷結合素子と前記水平電荷結合素子との間のゲ
ート電極とは別に、独立に電圧印加が可能な転送電極を
１個具備し、その独立した転送電極下のチャネル及びウ
ェルの不純物濃度が前記水平電荷結合素子のチャネルお
よびウェルの不純物濃度とそれぞれ同一であることを特
徴とする固体撮像素子。 - 【請求項３】 垂直電荷結合素子及び水平電荷結合素子
のチャネル部分に、前記水平電荷結合素子のウェルに適
した量および深さ方向分布の不純物を添加し、次に、前
記水平電荷結合素子チャネルに、前記水平電荷結合素子
チャネルに適した量および深さ方向分布の不純物を添加
した後、垂直電荷結合素子に、前述したウェルへの不純
物添加と併せた不純物量および深さ方向分布が前記垂直
電荷結合素子のウェルに適する不純物添加を行い、次
に、前述したチャネルへの不純物添加と併せた不純物量
および深さ方向分布が前記垂直電荷結合素子チャネルに
適する不純物添加を前記垂直電荷結合素子に行うことを
特徴とする固体撮像素子の製造方法。 - 【請求項４】 垂直電荷結合素子及び水平電荷結合素子
のチャネル部分に、前記水平結合素子のウェルに適した
量および深さ方向分布の不純物を添加し、次に、前述し
た不純物添加と併せた不純物量および深さ方向分布が前
記垂直電荷結合素子のウェルに適する不純物添加を前記
垂直電荷結合素子に行った後、前記垂直電荷結合素子及
び水平電荷結合素子のチャネル部分に、前記水平電荷結
合素子のチャネルに適した量および深さ方向分布の不純
物を添加し、次に、前述したチャネルへの不純物添加と
併せた不純物量および深さ方向分布が前記垂直電荷結合
素子チャネルに適する不純物添加を前記垂直電荷結合素
子に行うことを特徴とする固体撮像素子の製造方法。 - 【請求項５】 水平電荷結合素子のチャネル部分に、前
記水平電荷結合素子のウェルに適した量および深さ方向
分布の不純物を添加し、次に、垂直電荷結合素子のチャ
ネル部分に前記垂直電荷結合素子のウェルに適した量お
よび深さ方向分布の不純物を添加した後、前記水平電荷
結合素子のチャネル部分に、前記水平電荷結合素子のチ
ャネルに適した量および深さ方向分布の不純物を添加
し、次に、前記垂直電荷結合素子チャネルに適する不純
物添加を行うことを特徴とする固体撮像素子の製造方
法。 - 【請求項６】 垂直電荷結合素子の独立した転送電極下
のチャネルを障壁領域として働かせる場合に、その独立
した転送電極下のチャネル電位深さが前記垂直電荷結合
素子の他の転送電極のチャネルを障壁領域として働かせ
る場合のチャネル電位深さより少なくとも浅くならない
レベルの電圧を前記独立した転送電極に印加することを
特徴とする固体撮像素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180645A JP2812003B2 (ja) | 1991-07-22 | 1991-07-22 | 固体撮像素子及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180645A JP2812003B2 (ja) | 1991-07-22 | 1991-07-22 | 固体撮像素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529599A true JPH0529599A (ja) | 1993-02-05 |
| JP2812003B2 JP2812003B2 (ja) | 1998-10-15 |
Family
ID=16086816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180645A Expired - Lifetime JP2812003B2 (ja) | 1991-07-22 | 1991-07-22 | 固体撮像素子及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812003B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318691A (ja) * | 1993-04-15 | 1994-11-15 | Nec Corp | 固体撮像素子の製造方法 |
| JPH09237886A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | 固体撮像素子 |
| US6963093B2 (en) | 2002-07-23 | 2005-11-08 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for producing the same |
| WO2013008405A1 (ja) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | 固体撮像装置 |
| CN111787247A (zh) * | 2020-06-19 | 2020-10-16 | 中国电子科技集团公司第四十四研究所 | 倍增寄存器结构以及包括该倍增寄存器结构的emccd |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125977A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 電荷転送撮像装置 |
| JPS5933865A (ja) * | 1982-08-20 | 1984-02-23 | Hitachi Ltd | 固体撮像素子 |
| JPS6327056A (ja) * | 1986-07-21 | 1988-02-04 | Toshiba Corp | 電荷転送デバイス |
| JPS6454879A (en) * | 1987-08-25 | 1989-03-02 | Sony Corp | Solid-state image pickup device |
| JPH01268052A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 固体撮像装置およびその製造方法 |
-
1991
- 1991-07-22 JP JP3180645A patent/JP2812003B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125977A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 電荷転送撮像装置 |
| JPS5933865A (ja) * | 1982-08-20 | 1984-02-23 | Hitachi Ltd | 固体撮像素子 |
| JPS6327056A (ja) * | 1986-07-21 | 1988-02-04 | Toshiba Corp | 電荷転送デバイス |
| JPS6454879A (en) * | 1987-08-25 | 1989-03-02 | Sony Corp | Solid-state image pickup device |
| JPH01268052A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 固体撮像装置およびその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318691A (ja) * | 1993-04-15 | 1994-11-15 | Nec Corp | 固体撮像素子の製造方法 |
| JPH09237886A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | 固体撮像素子 |
| US6963093B2 (en) | 2002-07-23 | 2005-11-08 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for producing the same |
| CN100444394C (zh) * | 2002-07-23 | 2008-12-17 | 松下电器产业株式会社 | 固体摄像装置及其制造方法 |
| WO2013008405A1 (ja) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | 固体撮像装置 |
| CN111787247A (zh) * | 2020-06-19 | 2020-10-16 | 中国电子科技集团公司第四十四研究所 | 倍增寄存器结构以及包括该倍增寄存器结构的emccd |
| CN111787247B (zh) * | 2020-06-19 | 2022-09-16 | 中国电子科技集团公司第四十四研究所 | 倍增寄存器结构以及包括该倍增寄存器结构的emccd |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2812003B2 (ja) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177514B2 (ja) | 固体イメージセンサ | |
| US7402450B2 (en) | Solid-state image pickup device | |
| US10249659B2 (en) | Solid-state image pickup device | |
| US5086010A (en) | Method for manufacturing solid state image sensing device formed of charge coupled devices on side surfaces of trenches | |
| US9209211B2 (en) | Vertical gate transistor and pixel structure comprising such a transistor | |
| US11574947B2 (en) | Method and image sensor with vertical transfer gate and buried backside-illuminated photodiodes | |
| KR20040086200A (ko) | 고체촬상소자 및 그 제조방법 | |
| US5040038A (en) | Solid-state image sensor | |
| JP2874668B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0529599A (ja) | 固体撮像素子とその製造方法及び駆動方法 | |
| JPH07161970A (ja) | 固体撮像装置 | |
| JP2671597B2 (ja) | 固体撮像素子、固体撮像素子の製造方法及び駆動方法 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPS63312669A (ja) | 固体撮像素子 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP2980196B2 (ja) | 固体撮像素子 | |
| WO2023248648A1 (ja) | 半導体装置及び電子機器 | |
| US5406101A (en) | Horizontal charge coupled device | |
| JP2000174249A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPH05267633A (ja) | 固体撮像素子の製造方法 | |
| JP2910648B2 (ja) | 固体撮像装置 | |
| JPH02159062A (ja) | 固体撮像装置 | |
| JPH02278767A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |