JP3108696B2 - 電荷結合イメージセンサ装置の製造方法 - Google Patents
電荷結合イメージセンサ装置の製造方法Info
- Publication number
- JP3108696B2 JP3108696B2 JP03096163A JP9616391A JP3108696B2 JP 3108696 B2 JP3108696 B2 JP 3108696B2 JP 03096163 A JP03096163 A JP 03096163A JP 9616391 A JP9616391 A JP 9616391A JP 3108696 B2 JP3108696 B2 JP 3108696B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- region
- type
- conductivity type
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 20
- 208000024891 symptom Diseases 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 63
- 239000000758 substrate Substances 0.000 description 22
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は埋込みチャネルタイプの
電荷結合イメージセンサ装置の製造方法であって、表面
に隣接する第１導電形の半導体本体に前記電荷結合装置
の埋込みチャネルとなる第１導電形の多数の隣接表面領
域と、これらの第１導電形の表面領域間に位置し、第１
導電形の表面領域よりも表面から半導体本体内へと深く
前記表面領域の下方へと延在し、且つこれらの表面領域
を第１導電形の半導体本体の隣接部分から少なくとも部
分的に分離させる第２の反対導電形のチャネル画成表面
領域とを形成する電荷結合イメージセンサ装置の製造方
法に関するものである。本発明はこの方法によって得ら
れる電荷結合イメージセンサ装置にも関するものであ
る。
電荷結合イメージセンサ装置の製造方法であって、表面
に隣接する第１導電形の半導体本体に前記電荷結合装置
の埋込みチャネルとなる第１導電形の多数の隣接表面領
域と、これらの第１導電形の表面領域間に位置し、第１
導電形の表面領域よりも表面から半導体本体内へと深く
前記表面領域の下方へと延在し、且つこれらの表面領域
を第１導電形の半導体本体の隣接部分から少なくとも部
分的に分離させる第２の反対導電形のチャネル画成表面
領域とを形成する電荷結合イメージセンサ装置の製造方
法に関するものである。本発明はこの方法によって得ら
れる電荷結合イメージセンサ装置にも関するものであ
る。
【０００２】
【従来の技術】このような方法及びこの方法によって製
造される装置は本願人の出願に係る既に公開されている
欧州特許出願第１４３４９６号から既知である。
造される装置は本願人の出願に係る既に公開されている
欧州特許出願第１４３４９６号から既知である。
【０００３】通常ｎチャネルタイプのこれらの装置で
は、出発材料としてのｎ形半導体本体が、過剰露光によ
りイメージセンサ装置に発生し得る過剰電荷キャリヤに
対する排出領域となる。過剰電荷キャリヤの排出が電荷
結合装置のチャネル間の表面に位置する排出チャネルを
介して行われる電荷結合装置と比較するに、前記半導体
本体を排出領域とする垂直方向排出の方がイメージセン
サ装置の光電感度が低減しないと云う利点がある。各Ｃ
ＣＤチャネルの両側に形成したｐ形チャネル画成領域に
よりｎ形のＣＣＤチャネルとｎ形の基板との間にオーバ
ーフロー電位障壁が形成され、ｐ形のチャネル画成領域
はＣＣＤチャネルの両側からこれらチャネルの下方へと
拡散する。この拡散は通常ｎ形のＣＣＤチャネルがｐ形
領域によってｎ型基板から完全に分離されるまで行われ
る。このｐ形領域のドーピング及び厚さは、この領域が
その厚さ全体にわたりブレークダウンすることな空乏層
化され得るようにする。或いは又、ＣＣＤチャネルの下
方に狭いｎ形領域を残し、これを垂直方向の排出チャネ
ルとして作用させることもできる。
は、出発材料としてのｎ形半導体本体が、過剰露光によ
りイメージセンサ装置に発生し得る過剰電荷キャリヤに
対する排出領域となる。過剰電荷キャリヤの排出が電荷
結合装置のチャネル間の表面に位置する排出チャネルを
介して行われる電荷結合装置と比較するに、前記半導体
本体を排出領域とする垂直方向排出の方がイメージセン
サ装置の光電感度が低減しないと云う利点がある。各Ｃ
ＣＤチャネルの両側に形成したｐ形チャネル画成領域に
よりｎ形のＣＣＤチャネルとｎ形の基板との間にオーバ
ーフロー電位障壁が形成され、ｐ形のチャネル画成領域
はＣＣＤチャネルの両側からこれらチャネルの下方へと
拡散する。この拡散は通常ｎ形のＣＣＤチャネルがｐ形
領域によってｎ型基板から完全に分離されるまで行われ
る。このｐ形領域のドーピング及び厚さは、この領域が
その厚さ全体にわたりブレークダウンすることな空乏層
化され得るようにする。或いは又、ＣＣＤチャネルの下
方に狭いｎ形領域を残し、これを垂直方向の排出チャネ
ルとして作用させることもできる。
【０００４】従来の装置を製造するための出発材料はｎ
形基板であり、この基板の表面にマスクを介してｐ形の
チャネル画成領域を形成し、これらの領域から連続する
ｐ形領域を、２つの画成領域が互いに向かい合って互い
に隣接するように収縮する拡散により形成する。次いで
第２マスクを用いてＣＣＤチャネルに対するｎ形表面領
域の中心が少なくともほぼ前記収縮部の上方に位置する
ようにｎ形表面領域を形成する。
形基板であり、この基板の表面にマスクを介してｐ形の
チャネル画成領域を形成し、これらの領域から連続する
ｐ形領域を、２つの画成領域が互いに向かい合って互い
に隣接するように収縮する拡散により形成する。次いで
第２マスクを用いてＣＣＤチャネルに対するｎ形表面領
域の中心が少なくともほぼ前記収縮部の上方に位置する
ようにｎ形表面領域を形成する。
【０００５】
【発明が解決しようとする課題】前述した従来の方法で
は２度続けてのドーピング工程のために２つのマスクを
必要とし、この場合、２度目のマスクは第１ドーピング
工程中に形成したｐ形領域のパターンに対してできるだ
け正確に整列させなければならない。従って、ｎ形及び
ｐ形領域を互いに関連付けて形成する場合の精度に広が
りがあるために装置の再現性が低下している。さらに、
ここで述べた従来の方法では、ｐ形のチャネル画成領域
における表面個所またはその表面に近い個所のドーピン
グ濃度が最大となる。さらに、発生されるホールを排出
するためにチャネル画成領域に第３のマスクによって追
加の浅いｐ形層を形成する必要も屡々ある。光電感度の
観点からしてドーピング濃度を表面からある程度の距離
離れた個所にて最大とし、この個所から表面に向けてド
ーピング濃度を低くするのが望まれることもよくある。
は２度続けてのドーピング工程のために２つのマスクを
必要とし、この場合、２度目のマスクは第１ドーピング
工程中に形成したｐ形領域のパターンに対してできるだ
け正確に整列させなければならない。従って、ｎ形及び
ｐ形領域を互いに関連付けて形成する場合の精度に広が
りがあるために装置の再現性が低下している。さらに、
ここで述べた従来の方法では、ｐ形のチャネル画成領域
における表面個所またはその表面に近い個所のドーピン
グ濃度が最大となる。さらに、発生されるホールを排出
するためにチャネル画成領域に第３のマスクによって追
加の浅いｐ形層を形成する必要も屡々ある。光電感度の
観点からしてドーピング濃度を表面からある程度の距離
離れた個所にて最大とし、この個所から表面に向けてド
ーピング濃度を低くするのが望まれることもよくある。
【０００６】本発明の目的はチャネル画成領域及びＣＣ
Ｄチャネルを僅か１つのマスクだけにより互いに関連付
けて自己整合法により形成することができ、過剰電荷を
垂直方向に排出させる電荷結合イメージセンサ装置の製
造方法を提供することにある。さらに本発明の目的はチ
ャネル画成領域のドーピング特性を光電感度の観点から
して好都合なものとし得る方法を提供することにある。
Ｄチャネルを僅か１つのマスクだけにより互いに関連付
けて自己整合法により形成することができ、過剰電荷を
垂直方向に排出させる電荷結合イメージセンサ装置の製
造方法を提供することにある。さらに本発明の目的はチ
ャネル画成領域のドーピング特性を光電感度の観点から
して好都合なものとし得る方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は冒頭にて述べた
電荷結合イメージセンサ装置の製造方法において、形成
すべき埋込みチャネル間に位置する領域の表面部分を残
す窓をあけてあるマスクを介してチャネル画成領域を形
成し、且つチャネル画成領域のドーピング濃度よりも低
いドーピング濃度で半導体本体の全表面領域にわたり均
一に行なうドーピング工程により前記埋込みチャネルを
形成することを特徴とする。
電荷結合イメージセンサ装置の製造方法において、形成
すべき埋込みチャネル間に位置する領域の表面部分を残
す窓をあけてあるマスクを介してチャネル画成領域を形
成し、且つチャネル画成領域のドーピング濃度よりも低
いドーピング濃度で半導体本体の全表面領域にわたり均
一に行なうドーピング工程により前記埋込みチャネルを
形成することを特徴とする。
【０００８】本発明による方法を用いることにより、チ
ャネル画成領域及びＣＣＤチャネルの位置を単一マスク
により決定することができる。ＣＣＤチャネルを形成す
るドーピング工程中に既に存在するか、又はこれから形
成しようとするチャネル画成領域内にも第１導電形の不
純物が導入されることからして、チャネル画成領域内の
第２導電形の不純物の正味の濃度が有利に低下する。本
発明の好適例では、前記半導体本体の表面に対し垂直方
向における前記チャネル画成領域の正味のドーピング濃
度の最大値が前記表面から限定距離の所に位置するよう
に前記ドーピング工程を行なう。チャネル画成領域のド
ーピング濃度は、表面では特に青色光に対して大きな光
電感度が得られるように低くし、又最大ドーピング濃度
の個所のドーピング濃度は、チャネルを良好に分離させ
るために十分高濃度とすることができ、それにも拘らず
第２タイプの発生電荷キャリヤを良好に排出することが
できる。
ャネル画成領域及びＣＣＤチャネルの位置を単一マスク
により決定することができる。ＣＣＤチャネルを形成す
るドーピング工程中に既に存在するか、又はこれから形
成しようとするチャネル画成領域内にも第１導電形の不
純物が導入されることからして、チャネル画成領域内の
第２導電形の不純物の正味の濃度が有利に低下する。本
発明の好適例では、前記半導体本体の表面に対し垂直方
向における前記チャネル画成領域の正味のドーピング濃
度の最大値が前記表面から限定距離の所に位置するよう
に前記ドーピング工程を行なう。チャネル画成領域のド
ーピング濃度は、表面では特に青色光に対して大きな光
電感度が得られるように低くし、又最大ドーピング濃度
の個所のドーピング濃度は、チャネルを良好に分離させ
るために十分高濃度とすることができ、それにも拘らず
第２タイプの発生電荷キャリヤを良好に排出することが
できる。
【０００９】
【実施例】以下図面を参照して本発明を説明するに、先
ず各図は概略的に示したものであり、実寸図示したもの
でない点に留意すべきである。さらに、本発明をｎチャ
ネル装置につき説明するが、本発明はｐチャネル装置で
も同様に実現することができ、この場合には下記に述べ
る導電形を反転させるだけで十分である。図１による電
荷結合装置は、イメージセンサ区分３及びこれに隣接す
るメモリ区分４を形成する多数の隣接チャネル２を具え
ている。メモリ区分４の下側にてチャネル２は水平読出
レジスタ５に通じており、このレジスタ５に出力増幅器
６を設ける。
ず各図は概略的に示したものであり、実寸図示したもの
でない点に留意すべきである。さらに、本発明をｎチャ
ネル装置につき説明するが、本発明はｐチャネル装置で
も同様に実現することができ、この場合には下記に述べ
る導電形を反転させるだけで十分である。図１による電
荷結合装置は、イメージセンサ区分３及びこれに隣接す
るメモリ区分４を形成する多数の隣接チャネル２を具え
ている。メモリ区分４の下側にてチャネル２は水平読出
レジスタ５に通じており、このレジスタ５に出力増幅器
６を設ける。
【００１０】図２は図１の電荷結合イメージセンサ装置
を電荷転送方向に対して垂直の方向に切った概略断面図
であり，ここでは図面を不必要に大きくしないように３
個のＣＣＤチャネル２を示してあるだけである。この装
置はｎ形シリコンの半導体基板１０に形成され、基板１
０には結線部１１を設ける。簡単なために結線部１１を
基板１０の下側に図示してあるが、結線部１１は基板の
上側の適当な個所に設けることもできる。均一にｎ形に
ドープした基板を用いる代わりに、上側表面に隣接する
個所のみがｎ形である半導体本体を用いることもできる
ことは明らかである。基板本体１０の表面１２に電荷結
合装置の埋込みチャネル２とするｎ形の表面領域を形成
する。チャネル２はチャネル画成領域を形成するｐ形の
介在表面領域１３によって互いに離間させる。これらの
チャネル画成領域１３はｎ形領域２の横方向縁部から基
板１０内のｎ形領域２の下側にまで、基板１０内にてｎ
形領域２よりも深く延在するため、各ｎ形領域２の少な
くとも大部分は、そのまわりのｎ形基板から分離され
る。領域１３はｎ形領域２の下側にｎ形の垂直方向の開
放チャネル１４を残し、これらのチャネル１４を経て過
剰露光により発生した過剰電荷を基板１０に放電させる
ことができる。他の例として、領域１３は連続するｐ形
領域がｎ形領域２の下方に形成されるようにｎ形領域２
のずっと下方に延在させることもできる。基板１０の表
面には、適当なクロック電圧を印加してチャネル２内に
電位プロフィールを形成することにより、これらのチャ
ネル領域内に電荷パッケージを蓄積したり、移送したり
することのできるようにクロック電極系（図１には図示
せず）を設ける。図２の断面図には、ゲート誘電体１６
によりシリコン基板１０から分離させたクロック電極１
５を示してある。
を電荷転送方向に対して垂直の方向に切った概略断面図
であり，ここでは図面を不必要に大きくしないように３
個のＣＣＤチャネル２を示してあるだけである。この装
置はｎ形シリコンの半導体基板１０に形成され、基板１
０には結線部１１を設ける。簡単なために結線部１１を
基板１０の下側に図示してあるが、結線部１１は基板の
上側の適当な個所に設けることもできる。均一にｎ形に
ドープした基板を用いる代わりに、上側表面に隣接する
個所のみがｎ形である半導体本体を用いることもできる
ことは明らかである。基板本体１０の表面１２に電荷結
合装置の埋込みチャネル２とするｎ形の表面領域を形成
する。チャネル２はチャネル画成領域を形成するｐ形の
介在表面領域１３によって互いに離間させる。これらの
チャネル画成領域１３はｎ形領域２の横方向縁部から基
板１０内のｎ形領域２の下側にまで、基板１０内にてｎ
形領域２よりも深く延在するため、各ｎ形領域２の少な
くとも大部分は、そのまわりのｎ形基板から分離され
る。領域１３はｎ形領域２の下側にｎ形の垂直方向の開
放チャネル１４を残し、これらのチャネル１４を経て過
剰露光により発生した過剰電荷を基板１０に放電させる
ことができる。他の例として、領域１３は連続するｐ形
領域がｎ形領域２の下方に形成されるようにｎ形領域２
のずっと下方に延在させることもできる。基板１０の表
面には、適当なクロック電圧を印加してチャネル２内に
電位プロフィールを形成することにより、これらのチャ
ネル領域内に電荷パッケージを蓄積したり、移送したり
することのできるようにクロック電極系（図１には図示
せず）を設ける。図２の断面図には、ゲート誘電体１６
によりシリコン基板１０から分離させたクロック電極１
５を示してある。
【００１１】このような装置の作動については援用した
欧州特許出願第１４３４９６号に記載されている。変換
すべき光パターンはセンサ区分３に投射されて、そこで
多数の電荷パッケージに変換される。所定の積分期間後
に生成電荷パッケージは遮光されているメモリ区分４に
迅速に転送される。情報はメモリ区分４から水平読出レ
ジスタ５にライン順次で移送することができ、しかも出
力増幅器６を介してハッケージ毎に読出すことができ
る。
欧州特許出願第１４３４９６号に記載されている。変換
すべき光パターンはセンサ区分３に投射されて、そこで
多数の電荷パッケージに変換される。所定の積分期間後
に生成電荷パッケージは遮光されているメモリ区分４に
迅速に転送される。情報はメモリ区分４から水平読出レ
ジスタ５にライン順次で移送することができ、しかも出
力増幅器６を介してハッケージ毎に読出すことができ
る。
【００１２】作動中にはｐ形領域１３とｎ形基板１０及
びｎ形表面領域との間のｐｎ接合を逆バイアスするた
め、ｎチャネル１４は、それらの厚さ全体にわたり空乏
層化される。ｎ形基板１０内の空乏層領域の境界を破線
１７にて示してある。チャネル１４の電位は、過剰露光
の場合に、電荷がＣＣＤチャネル２に広がる（ブルーミ
ング）前にチャネル１４内に誘起される電位障壁を経て
これらの電荷が基板に排出され得るような電位とする。
びｎ形表面領域との間のｐｎ接合を逆バイアスするた
め、ｎチャネル１４は、それらの厚さ全体にわたり空乏
層化される。ｎ形基板１０内の空乏層領域の境界を破線
１７にて示してある。チャネル１４の電位は、過剰露光
の場合に、電荷がＣＣＤチャネル２に広がる（ブルーミ
ング）前にチャネル１４内に誘起される電位障壁を経て
これらの電荷が基板に排出され得るような電位とする。
【００１３】上述した装置を自己整合、従って極めて再
現性に豊んだ方法で製造し得る方法を図３及び図４を参
照して説明する。図面は電荷結合イメージセンサ装置に
おけるＣＣＤチャネル２及びチャネルを画成する介在領
域１３を具えている部分を如何にして製造するかを単に
示しているに過ぎない。必要とされる周辺の電子素子を
形成する他の部分は本来既知の処理工程により製造する
ことができ、これらの他の部分についてはここでは説明
を省略する。図３はｎ形半導体本体１０から出発してお
り、この本体の表面１２にはチャネル画成領域１３を規
定する開口２１をあけてあるマスク２０を設ける。この
マスク２０は例えばフォトレジスト層とすることができ
る。この層は図示のようにシリコン本体１０の上に直接
設けることができるが、この層は中間の薄い酸化物層に
よりシリコン本体から分離させることもできる。特定例
では、開口２１の幅を約２μm とし、介在するフォトレ
ジストトラック２０の幅を約４μm とした。これらのト
ラック２０の厚さはイオン注入に対して下側のシリコン
本体をマスクするのに十分な厚さに選定する。半導体本
体１０における開口２１によって規定される領域にはｐ
形チャネル画成領域１３を得るために、図面に矢印２２
で概略的に示すホウ素注入によるドーピング処理を施
す。領域１３は上記ホウ素の注入後加熱工程により半導
体本体内にホウ素をさらに拡散することにより形成す
る。ｐ形領域１３の最終ドーピング特性を図５に曲線Ａ
にて示してある。この図５ではドーピング濃度（原子／
cm3)を縦軸にプロットし、横軸には半導体本体の表面か
らの深さをプロットした。チャネル画成領域１３におけ
る最大表面濃度は約４・１０16 at/cm3 である。領域１
３を半導体本体内に約１μm の深さに拡散させると、こ
れらの領域は開口２１の縁部から離れる横方向にも約１
μm 拡散する。ホウ素イオンの注入後マスク２０を除去
してから（図４）、これから形成しようとするＣＣＤチ
ャネル２の個所及び上述したｐ形領域１３の個所に例え
ばリンイオン２４で均一にｎ形ドーピング処理を施す。
このリンイオンによるドーピングの表面濃度は、例えば
約0.5 μm の拡散長で約２・１０16リン電子／cm3 であ
る。均一なｎ形ドーピングをすることにより、マスク２
０によりマスクされ、且つ図５に示した点Ｐとｐ形領域
１３（図４）の部分がｎ形にドープされ、即ちｐ形領域
の縁部から測定して約0.2 μm の部分がｎ形にドープさ
れる。このようにして、ｎ形のＣＣＤチャネルが、これ
らチャネルの下側に延在するｐ形のチャネル画成領域１
３によってｎ形の基板１０から分けられる図２に示した
状態のものが得られる。ｎ形ＣＣＤチャネルの約0.5 μ
mの深さの個所における幅は約5.1 μm である。ここで
述べた方法では、ｎ形のチャネル領域が、以前に画成し
たｐ形領域１３に対して自己整合法で形成される。この
方法では臨界的な整合工程をなくすことができ、従って
生産性を高め、再現性を良くし、できることなら光感度
表面積を大きくすると言うような種々の重要な利点を持
たらす。さらに、本発明による方法によりチャネル画成
領域１３におけるドーピング特性を好都合なものとする
ことができる。実際上、リンドーピング２４は基板の表
面１２の全体にわたって行われるため、ｐ形領域１３に
おける正味の表面濃度は低下する。図２の線ｃ−ｃ′に
沿うチャネル画成領域１３のドーピング特性を図５に破
線Ｃにて示してある。本例の場合のチャネル画成領域１
３の正味の表面濃度はリンドーピングにより約２・１０
16原子／cm3 に低減する。このように表面濃度が比較的
低くなることにより、特に表面近くで吸収される青色光
に対する光電感度が比較的高くなる。チャネル画成領域
におけるドーピング濃度は表面から約0.5 μm 離れた個
所にて最大となり、その値は約３・１０16原子／cm3 で
ある。この濃度値はＣＣＤチャネル間を良好に分離し、
且つ発生ホールを良好に放電させるのに十分である。
現性に豊んだ方法で製造し得る方法を図３及び図４を参
照して説明する。図面は電荷結合イメージセンサ装置に
おけるＣＣＤチャネル２及びチャネルを画成する介在領
域１３を具えている部分を如何にして製造するかを単に
示しているに過ぎない。必要とされる周辺の電子素子を
形成する他の部分は本来既知の処理工程により製造する
ことができ、これらの他の部分についてはここでは説明
を省略する。図３はｎ形半導体本体１０から出発してお
り、この本体の表面１２にはチャネル画成領域１３を規
定する開口２１をあけてあるマスク２０を設ける。この
マスク２０は例えばフォトレジスト層とすることができ
る。この層は図示のようにシリコン本体１０の上に直接
設けることができるが、この層は中間の薄い酸化物層に
よりシリコン本体から分離させることもできる。特定例
では、開口２１の幅を約２μm とし、介在するフォトレ
ジストトラック２０の幅を約４μm とした。これらのト
ラック２０の厚さはイオン注入に対して下側のシリコン
本体をマスクするのに十分な厚さに選定する。半導体本
体１０における開口２１によって規定される領域にはｐ
形チャネル画成領域１３を得るために、図面に矢印２２
で概略的に示すホウ素注入によるドーピング処理を施
す。領域１３は上記ホウ素の注入後加熱工程により半導
体本体内にホウ素をさらに拡散することにより形成す
る。ｐ形領域１３の最終ドーピング特性を図５に曲線Ａ
にて示してある。この図５ではドーピング濃度（原子／
cm3)を縦軸にプロットし、横軸には半導体本体の表面か
らの深さをプロットした。チャネル画成領域１３におけ
る最大表面濃度は約４・１０16 at/cm3 である。領域１
３を半導体本体内に約１μm の深さに拡散させると、こ
れらの領域は開口２１の縁部から離れる横方向にも約１
μm 拡散する。ホウ素イオンの注入後マスク２０を除去
してから（図４）、これから形成しようとするＣＣＤチ
ャネル２の個所及び上述したｐ形領域１３の個所に例え
ばリンイオン２４で均一にｎ形ドーピング処理を施す。
このリンイオンによるドーピングの表面濃度は、例えば
約0.5 μm の拡散長で約２・１０16リン電子／cm3 であ
る。均一なｎ形ドーピングをすることにより、マスク２
０によりマスクされ、且つ図５に示した点Ｐとｐ形領域
１３（図４）の部分がｎ形にドープされ、即ちｐ形領域
の縁部から測定して約0.2 μm の部分がｎ形にドープさ
れる。このようにして、ｎ形のＣＣＤチャネルが、これ
らチャネルの下側に延在するｐ形のチャネル画成領域１
３によってｎ形の基板１０から分けられる図２に示した
状態のものが得られる。ｎ形ＣＣＤチャネルの約0.5 μ
mの深さの個所における幅は約5.1 μm である。ここで
述べた方法では、ｎ形のチャネル領域が、以前に画成し
たｐ形領域１３に対して自己整合法で形成される。この
方法では臨界的な整合工程をなくすことができ、従って
生産性を高め、再現性を良くし、できることなら光感度
表面積を大きくすると言うような種々の重要な利点を持
たらす。さらに、本発明による方法によりチャネル画成
領域１３におけるドーピング特性を好都合なものとする
ことができる。実際上、リンドーピング２４は基板の表
面１２の全体にわたって行われるため、ｐ形領域１３に
おける正味の表面濃度は低下する。図２の線ｃ−ｃ′に
沿うチャネル画成領域１３のドーピング特性を図５に破
線Ｃにて示してある。本例の場合のチャネル画成領域１
３の正味の表面濃度はリンドーピングにより約２・１０
16原子／cm3 に低減する。このように表面濃度が比較的
低くなることにより、特に表面近くで吸収される青色光
に対する光電感度が比較的高くなる。チャネル画成領域
におけるドーピング濃度は表面から約0.5 μm 離れた個
所にて最大となり、その値は約３・１０16原子／cm3 で
ある。この濃度値はＣＣＤチャネル間を良好に分離し、
且つ発生ホールを良好に放電させるのに十分である。
【００１４】図２に示した電荷結合イメージセンサ装置
の変形例を図６に示してあり、ここに図２に示したもの
に対応する部分には同一の参照番号を付して示してあ
る。この図６の装置では、図５における特性Ｂに従う表
面領域２を得るためのｎ形ドーピングとは別に、図５に
おける特性Ｄに従う第２のｎ形ドーピングも行なう。こ
の第２のｎ形ドーピングは極めて浅くし、しかもその濃
度はチャネル画成領域１３における極めて狭い層２５が
ｎ形になるも、作動中にこれらの層２５が完全に空乏層
化されて、チャネル領域２間を接続することのない弱い
ｎ形となるような高濃度とすることができる。これと同
時に電荷転送チャネル２の個所には、これらの領域２の
個所に比べて薄い高ドープｎ形領域２６が得られる。こ
れらの領域２６により、例えばオランダ国特許第１８１
７６０号に開示されているようにチャネル２に蓄積し得
る総電荷量を好適なものとし得るドーピング特性が得ら
れる。領域２５及び２６はＣＣＤマトリックスの表面全
体にわたる均一なドーピング工程により同時に形成する
ことができる。
の変形例を図６に示してあり、ここに図２に示したもの
に対応する部分には同一の参照番号を付して示してあ
る。この図６の装置では、図５における特性Ｂに従う表
面領域２を得るためのｎ形ドーピングとは別に、図５に
おける特性Ｄに従う第２のｎ形ドーピングも行なう。こ
の第２のｎ形ドーピングは極めて浅くし、しかもその濃
度はチャネル画成領域１３における極めて狭い層２５が
ｎ形になるも、作動中にこれらの層２５が完全に空乏層
化されて、チャネル領域２間を接続することのない弱い
ｎ形となるような高濃度とすることができる。これと同
時に電荷転送チャネル２の個所には、これらの領域２の
個所に比べて薄い高ドープｎ形領域２６が得られる。こ
れらの領域２６により、例えばオランダ国特許第１８１
７６０号に開示されているようにチャネル２に蓄積し得
る総電荷量を好適なものとし得るドーピング特性が得ら
れる。領域２５及び２６はＣＣＤマトリックスの表面全
体にわたる均一なドーピング工程により同時に形成する
ことができる。
【００１５】本発明は上述した例のみに限定されるもの
ではなく、幾多の変更を加え得ること勿論である。例え
ば上述した例におけるｎ及びｐ形ドーピングの順序を入
れ替えて、先ずはｎ形注入を均一に行ない、次いでマス
クによって位置付けられる個所にｐ形ドーピングをする
ことができる。本発明はＦＴセンサ以外のタイプのセン
サにも適用することができる。注入ホウ素原子を基板内
に拡散させる際のマスクパターン２０及び／又は温度処
理の期間は、ｐ形表面領域１３が連続領域となるように
シフトすることができる。
ではなく、幾多の変更を加え得ること勿論である。例え
ば上述した例におけるｎ及びｐ形ドーピングの順序を入
れ替えて、先ずはｎ形注入を均一に行ない、次いでマス
クによって位置付けられる個所にｐ形ドーピングをする
ことができる。本発明はＦＴセンサ以外のタイプのセン
サにも適用することができる。注入ホウ素原子を基板内
に拡散させる際のマスクパターン２０及び／又は温度処
理の期間は、ｐ形表面領域１３が連続領域となるように
シフトすることができる。
【図１】ラスタ転送タイプの電荷結合イメージセンサ装
置の概略平面図である。
置の概略平面図である。
【図２】本発明による方法によって製造した電荷結合イ
メージセンサ装置の断面図である。
メージセンサ装置の断面図である。
【図３】本発明方法による図２の装置の一製造段を示す
図である。
図である。
【図４】本発明方法による図２の装置の他の製造段を示
す図である。
す図である。
【図５】２つのＣＣＤチャネル間のチャネル画成領域に
おけるドーピング特性を半導体本体の表面からの深さの
関数として示す特性図である。
おけるドーピング特性を半導体本体の表面からの深さの
関数として示す特性図である。
【図６】図２に示した装置の変形例を示す断面図であ
る。
る。
２ チャネル領域 １０ 基板 １１ 結線部 １２ 基板の表面 １３ チャネル画成領域 １４ 垂直方向のｎチャネル領域 １５ クロック電極 １６ ゲート誘電体 １７ 空乏層領域の境界 ２０ マスク ２１ 開口 ２２ ホウ素注入方向 ２４ リンドーピング方向 ２５，２６ 第２のｎ形ドーピング領域
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (56)参考文献 特開 昭61−212057（ＪＰ，Ａ) 特開 昭62−92367（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/148
Claims (4)
- 【請求項１】 埋込みチャネルタイプの電荷結合イメー
ジセンサ装置の製造方法であって、表面に隣接する第１
導電形の半導体本体に前記電荷結合装置の埋込みチャネ
ルとなる第１導電形の多数の隣接表面領域と、これらの
第１導電形の表面領域間に位置し、第１導電形の表面領
域よりも表面から半導体本体内へと深く前記表面領域の
下方へと延在し、且つこれらの表面領域を第１導電形の
半導体本体の隣接部分から少なくとも部分的に分離させ
る第２の反対導電形のチャネル画成表面領域とを形成す
る電荷結合イメージセンサ装置の製造方法において、形
成すべき埋込みチャネル間に位置する領域の表面部分を
残す窓をあけてあるマスクを介してチャネル画成領域を
形成し、且つチャネル画成領域のドーピング濃度よりも
低いドーピング濃度で半導体本体の全表面領域にわたり
均一に行なうドーピング工程により前記埋込みチャネル
を形成することを特徴とする電荷結合イメージセンサ装
置の製造方法。 - 【請求項２】 前記半導体本体の表面に対し垂直方向に
おける前記チャネル画成領域の正味のドーピング濃度の
最大値が前記表面から限定距離の所に位置するように前
記ドーピング工程を行なうことを特徴とする請求項１の
方法。 - 【請求項３】 前記第２導電形のチャネル画成領域を得
るドーピング工程後に前記第１導電形の埋込みチャネル
を得るドーピング工程を行なうことを特徴とする請求項
１又は２の方法。 - 【請求項４】 前記請求項１〜３の方法を用いて得られ
るイメージセンサ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9000776 | 1990-04-03 | ||
| NL9000776A NL9000776A (nl) | 1990-04-03 | 1990-04-03 | Werkwijze ter vervaardiging van een ladingsgekoppelde beeldopneeminrichting, alsmede beeldopneeminrichting verkregen door deze werkwijze. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04226074A JPH04226074A (ja) | 1992-08-14 |
| JP3108696B2 true JP3108696B2 (ja) | 2000-11-13 |
Family
ID=19856853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03096163A Expired - Fee Related JP3108696B2 (ja) | 1990-04-03 | 1991-04-03 | 電荷結合イメージセンサ装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5185271A (ja) |
| EP (1) | EP0450719A1 (ja) |
| JP (1) | JP3108696B2 (ja) |
| NL (1) | NL9000776A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5292680A (en) * | 1993-05-07 | 1994-03-08 | United Microelectronics Corporation | Method of forming a convex charge coupled device |
| JP4326021B2 (ja) * | 1995-02-21 | 2009-09-02 | ダルサ コーポレイション | 電荷結合撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227281A (en) * | 1975-08-25 | 1977-03-01 | Mitsubishi Electric Corp | Semiconductor manufacturing process |
| NL8300366A (nl) * | 1983-02-01 | 1984-09-03 | Philips Nv | Beeldopneeminrichting. |
| NL8304035A (nl) * | 1983-11-24 | 1985-06-17 | Philips Nv | Blooming ongevoelige beeldopneeminrichting en werkwijze ter vervaardiging daarvan. |
| US4649430A (en) * | 1985-08-27 | 1987-03-10 | Texas Instruments, Incorporated | CCD imager with many dummy pixels |
| US4994405A (en) * | 1989-11-21 | 1991-02-19 | Eastman Kodak Company | Area image sensor with transparent electrodes |
-
1990
- 1990-04-03 NL NL9000776A patent/NL9000776A/nl not_active Application Discontinuation
-
1991
- 1991-03-25 US US07/674,491 patent/US5185271A/en not_active Expired - Fee Related
- 1991-03-28 EP EP91200736A patent/EP0450719A1/en not_active Ceased
- 1991-04-03 JP JP03096163A patent/JP3108696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL9000776A (nl) | 1991-11-01 |
| US5185271A (en) | 1993-02-09 |
| EP0450719A1 (en) | 1991-10-09 |
| JPH04226074A (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173064A (en) | Split gate electrode, self-aligned antiblooming structure and method of making same | |
| US7186595B2 (en) | Solid picture element manufacturing method | |
| JP3111212B2 (ja) | Ｃｃｄ型固体撮像素子の製造方法 | |
| US4579626A (en) | Method of making a charge-coupled device imager | |
| US4607429A (en) | Method of making a charge-coupled device image sensor | |
| US4435897A (en) | Method for fabricating solid-state image sensor | |
| US5132762A (en) | Solid state image sensing device and method of manufacturing the same | |
| JP3108696B2 (ja) | 電荷結合イメージセンサ装置の製造方法 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| KR960006064A (ko) | 씨씨디(ccd) 영상소자의 제조방법 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| JPH05267633A (ja) | 固体撮像素子の製造方法 | |
| JPH06296004A (ja) | 固体撮像素子 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0685233A (ja) | 固体撮像装置の製造方法 | |
| JP2833256B2 (ja) | 固体撮像装置の製造方法 | |
| JPH05121716A (ja) | 縦型オーバフロードレイン構造固体撮像素子 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
| JP2507015B2 (ja) | 固体撮像装置の製造方法 | |
| JPS6262067B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |