JP2573582B2 - 固体撮像子の製造方法 - Google Patents
固体撮像子の製造方法Info
- Publication number
- JP2573582B2 JP2573582B2 JP61210170A JP21017086A JP2573582B2 JP 2573582 B2 JP2573582 B2 JP 2573582B2 JP 61210170 A JP61210170 A JP 61210170A JP 21017086 A JP21017086 A JP 21017086A JP 2573582 B2 JP2573582 B2 JP 2573582B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor substrate
- type
- region
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 claims description 14
- 238000009826 distribution Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固体撮像素子に関し、特に縦型オーバロード
レーン構造を有する固体撮像素子に関する。
レーン構造を有する固体撮像素子に関する。
固体撮像素子では、光電変換素子に蓄積できる信号電
荷量に限度が有ることから、照度の高い光のスポットが
入射した時に光電変換により生じた信号電荷が、光電変
換素子からあふれ出して隣接した光電変換素子やCCDの
ような電荷読出部に流れ込み、画像崩れを生じるブルー
ミング現象が有る。このブルーミング現象の発生を防止
するためには、光電変換素子から信号電荷があふれ出す
前に過剰な電荷を抜き取れば良い。この方法としては一
般に次の２種類の構造が用いられている。
荷量に限度が有ることから、照度の高い光のスポットが
入射した時に光電変換により生じた信号電荷が、光電変
換素子からあふれ出して隣接した光電変換素子やCCDの
ような電荷読出部に流れ込み、画像崩れを生じるブルー
ミング現象が有る。このブルーミング現象の発生を防止
するためには、光電変換素子から信号電荷があふれ出す
前に過剰な電荷を抜き取れば良い。この方法としては一
般に次の２種類の構造が用いられている。
１つは光電変換素子群に隣接してオーバフロードレー
ンを設ける横型オーバフロードレーン構造を用いる方法
である。第２図は横型オーバフロードレーン構造を有す
る固体撮像素子の一例の素子領域を示す半導体チップの
平面図であり、同図中の一点鎖線Ｘ−Ｘ′に沿った部分
の電位関係を示した電位分布図が第３図である。光電変
換部のホトダイオード２に隣接して電荷読出部の埋込チ
ャネル１とは反対側にオーバフロードレーン３を設け、
この間の電位５を信号電荷のあふれ出しが起こる前に過
剰電荷をオーバフロードレーン３に抜き取れる様に設定
してブルーミング現象の発生を防止する。
ンを設ける横型オーバフロードレーン構造を用いる方法
である。第２図は横型オーバフロードレーン構造を有す
る固体撮像素子の一例の素子領域を示す半導体チップの
平面図であり、同図中の一点鎖線Ｘ−Ｘ′に沿った部分
の電位関係を示した電位分布図が第３図である。光電変
換部のホトダイオード２に隣接して電荷読出部の埋込チ
ャネル１とは反対側にオーバフロードレーン３を設け、
この間の電位５を信号電荷のあふれ出しが起こる前に過
剰電荷をオーバフロードレーン３に抜き取れる様に設定
してブルーミング現象の発生を防止する。
もう１つのブルーミング防止法として縦型オーバフロ
ードレーン構造を用いる方法がある。第４図は縦型オー
バフロードレーン構造の一例を示す半導体チップの断面
図であり、ｎ型半導体基板６上の接合深さが選択的に異
なるｐウェル４内に光電変換素子となるｐ−ｎ接合ホト
ダイオードを構成するｎ型領域7,BCCDのｎ型埋込チャネ
ル1,それらを分離するためのp+型チャネルストッパ８を
有し、絶縁膜９を介して信号電荷を読み出すためのゲー
ト電極10が設けられている。同図中の一点鎖線Ｘ−Ｘ′
および二点鎖線Ｙ−Ｙ′に沿った深さ方向の電位分布図
を第５図に示す。実線はＸ−Ｘ′方向の電位分布曲線，
破線はＹ−Ｙ′方向の電位分布曲線を表わしている。ｐ
ウェル４とｎ型半導体基板６の間に逆バイアス電圧を印
加し、光電変換素子を構成するｎ型領域７とｎ型半導体
基板６をパンチスルー状態にすることによって過剰電荷
をｎ型半導体基板６に抜き取ってブルーミング現象の発
生を防止する。
ードレーン構造を用いる方法がある。第４図は縦型オー
バフロードレーン構造の一例を示す半導体チップの断面
図であり、ｎ型半導体基板６上の接合深さが選択的に異
なるｐウェル４内に光電変換素子となるｐ−ｎ接合ホト
ダイオードを構成するｎ型領域7,BCCDのｎ型埋込チャネ
ル1,それらを分離するためのp+型チャネルストッパ８を
有し、絶縁膜９を介して信号電荷を読み出すためのゲー
ト電極10が設けられている。同図中の一点鎖線Ｘ−Ｘ′
および二点鎖線Ｙ−Ｙ′に沿った深さ方向の電位分布図
を第５図に示す。実線はＸ−Ｘ′方向の電位分布曲線，
破線はＹ−Ｙ′方向の電位分布曲線を表わしている。ｐ
ウェル４とｎ型半導体基板６の間に逆バイアス電圧を印
加し、光電変換素子を構成するｎ型領域７とｎ型半導体
基板６をパンチスルー状態にすることによって過剰電荷
をｎ型半導体基板６に抜き取ってブルーミング現象の発
生を防止する。
後者の縦型オーバフロードレーン構造を用いる方法は
前者のオーバフロードレーン領域を基板表面に設ける方
法に比べ、オーバフロードレーン領域を基板表面に設け
なくて良い分、光電変換素子の開口面積を大きくとれ、
素子の高密度化に対して有利である。
前者のオーバフロードレーン領域を基板表面に設ける方
法に比べ、オーバフロードレーン領域を基板表面に設け
なくて良い分、光電変換素子の開口面積を大きくとれ、
素子の高密度化に対して有利である。
縦型オーバフロードレーン構造では、光電変換部およ
び信号電荷読出部は基板と逆導電型のウェル内につく
り、ブルーミングを防止する状態ではこのウェルに対し
て基板に逆バイアス電圧を印加することによって光電変
換素子群を基板とパンチスルー状態にする必要がある
が、同時にこの基板電圧において信号電荷読出手段はそ
の動作範囲内で、基板と電気的に分離されている必要が
ある。すなわち、光電変換素子下のウェルが空乏化する
基板のバイアス電圧において、信号電荷の読出手段下の
ウェルは空乏化しないように素子を作成しなければなら
ず、基板と逆導電型のウェルは、光電変換素子直下の少
なくとも一部で他の部分よりも不純物濃度を低くする
か、あるいは接合深さを浅くすることが必要である。
び信号電荷読出部は基板と逆導電型のウェル内につく
り、ブルーミングを防止する状態ではこのウェルに対し
て基板に逆バイアス電圧を印加することによって光電変
換素子群を基板とパンチスルー状態にする必要がある
が、同時にこの基板電圧において信号電荷読出手段はそ
の動作範囲内で、基板と電気的に分離されている必要が
ある。すなわち、光電変換素子下のウェルが空乏化する
基板のバイアス電圧において、信号電荷の読出手段下の
ウェルは空乏化しないように素子を作成しなければなら
ず、基板と逆導電型のウェルは、光電変換素子直下の少
なくとも一部で他の部分よりも不純物濃度を低くする
か、あるいは接合深さを浅くすることが必要である。
従来の縦型オーバフロードレーン構造の固体撮像素子
では不純物濃度分布の均一な半導体基板内に基板と逆導
電型の，選択的に接合深さの異なるウェルが形成された
構造となっており、このウェルは基板表面付近にイオン
注入された不純物を熱拡散させて形成することになる。
では不純物濃度分布の均一な半導体基板内に基板と逆導
電型の，選択的に接合深さの異なるウェルが形成された
構造となっており、このウェルは基板表面付近にイオン
注入された不純物を熱拡散させて形成することになる。
第６図（ａ）〜（ｃ）は、ｎ型半導体基板にｐウェル
を形成し光電変換素子としてｐ−ｎ接合ホトダイオー
ド，信号電荷読出手段としてBCCDをそれぞれ用いた従来
構造の縦型オーバフロードレーン構造の固体撮像素子の
製造工程順に配列した半導体チップの断面図である。ま
ず、第６図（ａ）に示すように、ｎ型半導体基板６にレ
ジストパターン12をマスクにしてｐ型の不純物をイオン
注入により導入してｐ型領域13を形成し、次に第６図
（ｂ）に示すように、熱処理によりこれを拡散させてｐ
ウェルの深い部分いとなるｐ型領域14を形成する。次
に、第６図（ｃ）に示すように、セル部全体にｐ型不純
物を導入し、これを熱処理により拡散させて選択的に接
合深さの異なるｐウェル４を形成する。その後、第４図
に示すように、このｐウェル４内にｐ−ｎ接合ホトダイ
オードを構成するｎ型領域7,BCCDを構成するｎ型埋込チ
ャネル1,p+型チャネルストッパ８をそれぞれ形成し、絶
縁膜９を介してゲート電極10,遮光膜11を形成して固体
撮像素子を製造する。
を形成し光電変換素子としてｐ−ｎ接合ホトダイオー
ド，信号電荷読出手段としてBCCDをそれぞれ用いた従来
構造の縦型オーバフロードレーン構造の固体撮像素子の
製造工程順に配列した半導体チップの断面図である。ま
ず、第６図（ａ）に示すように、ｎ型半導体基板６にレ
ジストパターン12をマスクにしてｐ型の不純物をイオン
注入により導入してｐ型領域13を形成し、次に第６図
（ｂ）に示すように、熱処理によりこれを拡散させてｐ
ウェルの深い部分いとなるｐ型領域14を形成する。次
に、第６図（ｃ）に示すように、セル部全体にｐ型不純
物を導入し、これを熱処理により拡散させて選択的に接
合深さの異なるｐウェル４を形成する。その後、第４図
に示すように、このｐウェル４内にｐ−ｎ接合ホトダイ
オードを構成するｎ型領域7,BCCDを構成するｎ型埋込チ
ャネル1,p+型チャネルストッパ８をそれぞれ形成し、絶
縁膜９を介してゲート電極10,遮光膜11を形成して固体
撮像素子を製造する。
固体撮像素子では光電変換素子群と信号電荷読出手段
とが交互に配置されており、素子を高密度化して行った
場合、信号電荷読出手段どうしの間隔も狭くなる。すな
わち縦型オーバフロードレーン構造を採用する場合では
ウェルの接合深さの深い部分どうしの間隔が狭くなる。
光電変換素子群と基板をパンチスルー状態にするために
は光電変換素子下のウェルの接合深さは信号電荷読出手
段下のウェルの接合深さより十分浅くする必要がある
が、上述した従来構造の素子では基板と逆導電型のウェ
ルはイオン注入により導入した不純物の熱拡散により形
成する必要があり、接合深さの深いウェル部分は熱拡散
により横方向にも広がっているため、ウェルの深い部分
の間隔が狭くなると隣接する接合深さの深いウェル部分
が重なり合って、光電変換素子下のウェルの接合深さを
浅く形成することができなくなってしまうので、素子の
高密度化が困難となる。
とが交互に配置されており、素子を高密度化して行った
場合、信号電荷読出手段どうしの間隔も狭くなる。すな
わち縦型オーバフロードレーン構造を採用する場合では
ウェルの接合深さの深い部分どうしの間隔が狭くなる。
光電変換素子群と基板をパンチスルー状態にするために
は光電変換素子下のウェルの接合深さは信号電荷読出手
段下のウェルの接合深さより十分浅くする必要がある
が、上述した従来構造の素子では基板と逆導電型のウェ
ルはイオン注入により導入した不純物の熱拡散により形
成する必要があり、接合深さの深いウェル部分は熱拡散
により横方向にも広がっているため、ウェルの深い部分
の間隔が狭くなると隣接する接合深さの深いウェル部分
が重なり合って、光電変換素子下のウェルの接合深さを
浅く形成することができなくなってしまうので、素子の
高密度化が困難となる。
本発明の縦型オーバーフロードレーン構造の固体撮像
素子の製造方法は、一導電型の半導体基板上に逆導電型
不純物を導入し熱拡散することにより前記一導電型の半
導体基板上の所定位置に第１及び第２の逆導電型熱拡散
領域を形成する工程と、前記一導電型の半導体基板及び
前記第１及び第２の逆導電型熱拡散領域上に逆導電型エ
ピタキシャル層を形成する工程と、前記第１の逆導電型
熱拡散領域と前記第２の逆導電型熱拡散領域の間にある
前記一導電型の半導体基板領域上に対応する前記逆導電
型エピタキシャル層表面に光電変換部を形成し、前記第
１及び第２の逆導電型熱拡散領域上に対応する前記逆導
電型エピタキシャル層表面にそれぞれ電荷読み出し部を
形成する工程とを有することを特徴とする。
素子の製造方法は、一導電型の半導体基板上に逆導電型
不純物を導入し熱拡散することにより前記一導電型の半
導体基板上の所定位置に第１及び第２の逆導電型熱拡散
領域を形成する工程と、前記一導電型の半導体基板及び
前記第１及び第２の逆導電型熱拡散領域上に逆導電型エ
ピタキシャル層を形成する工程と、前記第１の逆導電型
熱拡散領域と前記第２の逆導電型熱拡散領域の間にある
前記一導電型の半導体基板領域上に対応する前記逆導電
型エピタキシャル層表面に光電変換部を形成し、前記第
１及び第２の逆導電型熱拡散領域上に対応する前記逆導
電型エピタキシャル層表面にそれぞれ電荷読み出し部を
形成する工程とを有することを特徴とする。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例をその製造
工程に沿って説明するために、工程順に配列した半導体
チップの断面図である。
工程に沿って説明するために、工程順に配列した半導体
チップの断面図である。
この実施例は、第４図で示した従来例と同様、ｎ型
（第２導電型）半導体基板にｐ（第１導電型）ウェルを
形成し、光電変換素子としてｐ−ｎ接合ホトダイオー
ド，信号電荷読出手段としてBCCDをそれぞれ用いた場合
のものである。
（第２導電型）半導体基板にｐ（第１導電型）ウェルを
形成し、光電変換素子としてｐ−ｎ接合ホトダイオー
ド，信号電荷読出手段としてBCCDをそれぞれ用いた場合
のものである。
まず、第１図（ａ）に示すように、ｎ型半導体基板６
にレジストパターン12をマスクにしてｐ型不純物を導入
してｐ型領域13を形成し、次に、第１図（ｂ）に示すよ
うに、熱処理により拡散させてｐウェルの深い部分とな
るｐ型領域14を形成する。次に、第１図（ｃ）に示すよ
うに、半導体基板上の少なくともセル部全体にｐ型エピ
タキシャル層15を成長させてｐ型領域14とｐ型エピタキ
シャル層15からなる選択的に接合深さの異なるｐウェル
４を形成する。その後、第１図（ｄ）に示すように、こ
のｐウェル４内にｐ−ｎ接合ホトダイオードを構成する
ｎ型領域7,BCCDのｎ型埋込チャネル1,p+型チャネルスト
ッパ８をそれぞれ形成し、絶縁膜９を介してゲート電極
10,遮光膜11を形成して固体撮像素子を製造する。
にレジストパターン12をマスクにしてｐ型不純物を導入
してｐ型領域13を形成し、次に、第１図（ｂ）に示すよ
うに、熱処理により拡散させてｐウェルの深い部分とな
るｐ型領域14を形成する。次に、第１図（ｃ）に示すよ
うに、半導体基板上の少なくともセル部全体にｐ型エピ
タキシャル層15を成長させてｐ型領域14とｐ型エピタキ
シャル層15からなる選択的に接合深さの異なるｐウェル
４を形成する。その後、第１図（ｄ）に示すように、こ
のｐウェル４内にｐ−ｎ接合ホトダイオードを構成する
ｎ型領域7,BCCDのｎ型埋込チャネル1,p+型チャネルスト
ッパ８をそれぞれ形成し、絶縁膜９を介してゲート電極
10,遮光膜11を形成して固体撮像素子を製造する。
この実施例は、ｐ型領域14を形成したのち、ｐ型エピ
タキシャル層15を形成すればよいので、従来のような熱
拡散工程によってｐウェルの深さの浅い部分を形成する
のに比較して、ｐ型領域14の横方向への拡大は無視でき
るので、光電変換素子下のウェルの接合深さを浅く形成
するのが容易となり固体撮像素子を高密度化できる。
タキシャル層15を形成すればよいので、従来のような熱
拡散工程によってｐウェルの深さの浅い部分を形成する
のに比較して、ｐ型領域14の横方向への拡大は無視でき
るので、光電変換素子下のウェルの接合深さを浅く形成
するのが容易となり固体撮像素子を高密度化できる。
この実施例においてｐ−ｎ接合ホトダイオードを構成
するｎ型領域７を形成する換わりに（図において７の上
方に）絶縁膜９を介して薄い多結晶シリコン層などの透
明電極を形成すれば、光電変換素子群としてMOSキャパ
シタ形センサを用いた本発明による縦型オーバフロード
レーン構造の固体撮像素子が製造できる。また、半導体
基板として第２導電型の例えばCZ結晶上にそれと同程度
の抵抗率の第２導電型のエピタキシャル層を成長したも
のを使用したエピタキシャルウェーハを使用してもよ
い。更に、半導体基板の一部に選択的に形成される半導
体基板と逆導電型の不純物領域の不純物濃度をその上に
成長する逆導電型のエピタキシャル層の不純物濃度より
も高くすれば、信号電荷読出手段下のウェルの接合深さ
はそれほど深く形成する必要は無く、接合深さの深いウ
ェル部分の熱拡散による横方向の広がりをさらに少なく
することが可能となり、高密度化は更に促進される。
するｎ型領域７を形成する換わりに（図において７の上
方に）絶縁膜９を介して薄い多結晶シリコン層などの透
明電極を形成すれば、光電変換素子群としてMOSキャパ
シタ形センサを用いた本発明による縦型オーバフロード
レーン構造の固体撮像素子が製造できる。また、半導体
基板として第２導電型の例えばCZ結晶上にそれと同程度
の抵抗率の第２導電型のエピタキシャル層を成長したも
のを使用したエピタキシャルウェーハを使用してもよ
い。更に、半導体基板の一部に選択的に形成される半導
体基板と逆導電型の不純物領域の不純物濃度をその上に
成長する逆導電型のエピタキシャル層の不純物濃度より
も高くすれば、信号電荷読出手段下のウェルの接合深さ
はそれほど深く形成する必要は無く、接合深さの深いウ
ェル部分の熱拡散による横方向の広がりをさらに少なく
することが可能となり、高密度化は更に促進される。
以上説明したように本発明は半導体基板の一部に選択
的にこの基板と逆導電型の不純物領域を有し、さらにこ
の基板上に逆導電型のエピタキシャル層を有し、信号電
荷読出手段下において接合深さが深くなっているウェル
を基板中の逆導電型の不純物領域と、基板上の逆導電型
のエピタキシャル層をたして形成することにより、従来
構造の場合に比べ、接合深さの深いウェルを熱拡散によ
る横方向の広がりを少なく抑えて形成することが可能と
なり、縦型オーバフロードレーン構造を有する固体撮像
素子を高密度化できる効果がある。
的にこの基板と逆導電型の不純物領域を有し、さらにこ
の基板上に逆導電型のエピタキシャル層を有し、信号電
荷読出手段下において接合深さが深くなっているウェル
を基板中の逆導電型の不純物領域と、基板上の逆導電型
のエピタキシャル層をたして形成することにより、従来
構造の場合に比べ、接合深さの深いウェルを熱拡散によ
る横方向の広がりを少なく抑えて形成することが可能と
なり、縦型オーバフロードレーン構造を有する固体撮像
素子を高密度化できる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例をその製造工
程に沿って説明するために、工程順に配列した半導体チ
ップの断面図、第２図は横型オーバフロードレーン構造
を有する固体撮像素子の従来例の素子領域を示す半導体
チップの平面図、第３図は第２図のＸ−Ｘ′線に沿った
電位分布図、第４図は縦型オーバフロードレーン構造の
従来の一例を示す半導体チップの断面図、第５図は第４
図におけるＸ−Ｘ′線方向及びＹ−Ｙ′線方向の電位分
布図、第６図（ａ）〜（ｃ）は第４図の例の製造方法を
説明するために工程順に配列した半導体チップの断面図
である。 １……埋込チャネル、２……ホトダイオード、３……オ
ーバフロードレーン、４……ｐウェル、５……２と３の
間の電位、６……ｎ型半導体基板、７……ｎ型領域、８
……p+型チャネルストッパ、９……絶縁膜、10……ゲー
ト電極、11……遮光膜、12……レジストパターン、13,1
4……ｐ型領域、15……ｐ型エピタキシャル層。
程に沿って説明するために、工程順に配列した半導体チ
ップの断面図、第２図は横型オーバフロードレーン構造
を有する固体撮像素子の従来例の素子領域を示す半導体
チップの平面図、第３図は第２図のＸ−Ｘ′線に沿った
電位分布図、第４図は縦型オーバフロードレーン構造の
従来の一例を示す半導体チップの断面図、第５図は第４
図におけるＸ−Ｘ′線方向及びＹ−Ｙ′線方向の電位分
布図、第６図（ａ）〜（ｃ）は第４図の例の製造方法を
説明するために工程順に配列した半導体チップの断面図
である。 １……埋込チャネル、２……ホトダイオード、３……オ
ーバフロードレーン、４……ｐウェル、５……２と３の
間の電位、６……ｎ型半導体基板、７……ｎ型領域、８
……p+型チャネルストッパ、９……絶縁膜、10……ゲー
ト電極、11……遮光膜、12……レジストパターン、13,1
4……ｐ型領域、15……ｐ型エピタキシャル層。
Claims (1)
- 【請求項１】一導電型の半導体基板上に逆導電型不純物
を導入し熱拡散することにより前記一導電型の半導体基
板上の所定位置に第１及び第２の逆導電型熱拡散領域を
形成する工程と、前記一導電型の半導体基板及び前記第
１及び第２の逆導電型熱拡散領域上に逆導電型エピタキ
シャル層を形成する工程と、前記第１の逆導電型熱拡散
領域と前記第２の逆導電型熱拡散領域の間にある前記一
導電型の半導体基板領域上に対応する前記逆導電型エピ
タキシャル層表面に光電変換部を形成し、前記第１及び
第２の逆導電型熱拡散領域上に対応する前記逆導電型エ
ピタキシャル層表面にそれぞれ電荷読み出し部を形成す
る工程とを有することを特徴とする縦型オーバーフロー
ドレーン構造の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210170A JP2573582B2 (ja) | 1986-09-05 | 1986-09-05 | 固体撮像子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210170A JP2573582B2 (ja) | 1986-09-05 | 1986-09-05 | 固体撮像子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365668A JPS6365668A (ja) | 1988-03-24 |
| JP2573582B2 true JP2573582B2 (ja) | 1997-01-22 |
Family
ID=16584931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210170A Expired - Lifetime JP2573582B2 (ja) | 1986-09-05 | 1986-09-05 | 固体撮像子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573582B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777434B2 (ja) * | 1989-06-20 | 1995-08-16 | 三洋電機株式会社 | 固体撮像素子の駆動方法 |
| JPH0777436B2 (ja) * | 1989-07-17 | 1995-08-16 | 三洋電機株式会社 | 固体撮像素子の駆動方法 |
| KR920007355B1 (ko) * | 1990-05-11 | 1992-08-31 | 금성일렉트론 주식회사 | Ccd영상 소자의 구조 및 제조방법 |
| JPH0661465A (ja) * | 1992-08-11 | 1994-03-04 | Mitsubishi Electric Corp | 赤外線撮像素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169165A (ja) * | 1984-02-10 | 1985-09-02 | Hitachi Ltd | 固体撮像素子 |
-
1986
- 1986-09-05 JP JP61210170A patent/JP2573582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365668A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7465598B2 (en) | Solid-state imaging device and method for fabricating same | |
| US4173064A (en) | Split gate electrode, self-aligned antiblooming structure and method of making same | |
| JPH05505703A (ja) | インターライン転送ｃｃｄエリアイメージセンサにおけるブルーミング制御及びイメージラグの低減 | |
| US7776638B2 (en) | Two epitaxial layers to reduce crosstalk in an image sensor | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| KR100741559B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| EP0059547B1 (en) | Clock controlled anti-blooming for virtual phase ccd's | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP2964541B2 (ja) | 縦型オーバーフロードレイン型固体撮像素子 | |
| JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
| JP2000260972A (ja) | 固体撮像装置およびその製造方法 | |
| JP3108696B2 (ja) | 電荷結合イメージセンサ装置の製造方法 | |
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JPH10150180A (ja) | 固体撮像装置 | |
| JPS62269355A (ja) | 固体撮像素子 | |
| JPH07120774B2 (ja) | 固体撮像装置 | |
| JPS63155759A (ja) | イメ−ジセンサ | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0715984B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0424871B2 (ja) | ||
| JPS6262067B2 (ja) | ||
| JPH0685233A (ja) | 固体撮像装置の製造方法 | |
| JPH07120773B2 (ja) | インタライン型固体撮像素子 |