JP2833256B2 - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JP2833256B2 JP2833256B2 JP3082179A JP8217991A JP2833256B2 JP 2833256 B2 JP2833256 B2 JP 2833256B2 JP 3082179 A JP3082179 A JP 3082179A JP 8217991 A JP8217991 A JP 8217991A JP 2833256 B2 JP2833256 B2 JP 2833256B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- well region
- semiconductor substrate
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は固体撮像装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】光電変換領域において発生した過剰電荷
を基板に排出するための、縦型オーバーフロードレイン
構造を有する固体撮像装置が知られている。
を基板に排出するための、縦型オーバーフロードレイン
構造を有する固体撮像装置が知られている。
【０００３】図４は、従来の固体撮像装置を説明するた
めの単位画素の断面図である。図４に示すように、従来
の固体撮像装置においては、Ｎ型半導体基板１上に形成
されたＰ型ウエル領域３内に、Ｐ型素子分離領域４、Ｎ
型光電変換領域５が設けられ、かつＮ型光電変換領域５
上にＰ型表面層６が設けられている。また、Ｎ型光電変
換領域５に隣接して、Ｎ型チャネル領域７および転送電
極８が設けられている。主要領域の不純物濃度は、Ｎ型
半導体基板１が２×１０14／ｃｍ3 程度、Ｐ型ウエル領
域３が５×１０15／ｃｍ3 程度、Ｎ型光電変換領域５が
５×１０16／ｃｍ3 程度、Ｐ型表面層６が１×１０18／
ｃｍ3程度であり、表面側の領域ほど不純物濃度が高く
なっている。また、主要領域の接合の深さは、Ｐ型ウエ
ル領域３が３ないし４μｍ程度、Ｎ型光電変換領域５が
０．５ないし１．５μｍ程度、Ｐ型表面層６が０．１な
いし０．２μｍ程度である。
めの単位画素の断面図である。図４に示すように、従来
の固体撮像装置においては、Ｎ型半導体基板１上に形成
されたＰ型ウエル領域３内に、Ｐ型素子分離領域４、Ｎ
型光電変換領域５が設けられ、かつＮ型光電変換領域５
上にＰ型表面層６が設けられている。また、Ｎ型光電変
換領域５に隣接して、Ｎ型チャネル領域７および転送電
極８が設けられている。主要領域の不純物濃度は、Ｎ型
半導体基板１が２×１０14／ｃｍ3 程度、Ｐ型ウエル領
域３が５×１０15／ｃｍ3 程度、Ｎ型光電変換領域５が
５×１０16／ｃｍ3 程度、Ｐ型表面層６が１×１０18／
ｃｍ3程度であり、表面側の領域ほど不純物濃度が高く
なっている。また、主要領域の接合の深さは、Ｐ型ウエ
ル領域３が３ないし４μｍ程度、Ｎ型光電変換領域５が
０．５ないし１．５μｍ程度、Ｐ型表面層６が０．１な
いし０．２μｍ程度である。
【０００４】図５（Ａ）〜（Ｂ）に、従来の製造方法の
主要工程における単位画素の断面図を示す。Ｎ型半導体
基板１上に、イオン注入および押込によりＰ型ウエル領
域３が形成され（図５（Ａ））、その後、Ｐ型ウエル領
域３内にＰ型素子分離領域４、Ｎ型光電変換領域５、Ｎ
型チャネル領域７、およびＰ型表面層６が順次形成され
る（図５（Ｂ））。
主要工程における単位画素の断面図を示す。Ｎ型半導体
基板１上に、イオン注入および押込によりＰ型ウエル領
域３が形成され（図５（Ａ））、その後、Ｐ型ウエル領
域３内にＰ型素子分離領域４、Ｎ型光電変換領域５、Ｎ
型チャネル領域７、およびＰ型表面層６が順次形成され
る（図５（Ｂ））。
【０００５】
【発明が解決しようとする課題】従来の固体撮像装置を
駆動する際には、Ｎ型半導体基板１には正の電圧が印加
され、Ｐ型表面層６は接地される。Ｎ型光電変換領域５
は電気的に浮遊状態となっている。Ｎ型半導体基板１に
印加する電圧を徐々に増加させると、Ｐ型表面層６とＮ
型光電変換領域５間の接合、およびＰ型ウエル領域３と
Ｎ型半導体基板２間の接合に形成される空乏層は、それ
ぞれ広がる。各接合から各領域に伸びる空乏層幅は、Ｎ
型半導体基板１に印加する電圧のみならず、各領域の不
純物濃度に依存し、不純物濃度の低い領域ほど空乏化し
易い。
駆動する際には、Ｎ型半導体基板１には正の電圧が印加
され、Ｐ型表面層６は接地される。Ｎ型光電変換領域５
は電気的に浮遊状態となっている。Ｎ型半導体基板１に
印加する電圧を徐々に増加させると、Ｐ型表面層６とＮ
型光電変換領域５間の接合、およびＰ型ウエル領域３と
Ｎ型半導体基板２間の接合に形成される空乏層は、それ
ぞれ広がる。各接合から各領域に伸びる空乏層幅は、Ｎ
型半導体基板１に印加する電圧のみならず、各領域の不
純物濃度に依存し、不純物濃度の低い領域ほど空乏化し
易い。
【０００６】Ｎ型光電変換領域５において発生した過剰
電荷を基板に排出する機能を実現するためには、Ｎ型光
電変換領域５直下のＰ型ウエル領域３は、空乏化してい
なければならない。ところが、従来の固体撮像装置にお
いては、Ｎ型半導体基板１の不純物濃度がＰ型ウエル領
域３を始めとするその他の領域の不純物濃度より低く、
Ｎ型半導体基板１に正の電圧を印加した場合に、空乏層
はＰ型ウエル領域３よりもむしろＮ型半導体基板１の方
に多く伸びてしまうために、Ｐ型ウエル領域３を空乏化
するために、１０ないし２０ボルトという高い電圧をＮ
型半導体基板１に印加しなければならないという欠点が
あった。
電荷を基板に排出する機能を実現するためには、Ｎ型光
電変換領域５直下のＰ型ウエル領域３は、空乏化してい
なければならない。ところが、従来の固体撮像装置にお
いては、Ｎ型半導体基板１の不純物濃度がＰ型ウエル領
域３を始めとするその他の領域の不純物濃度より低く、
Ｎ型半導体基板１に正の電圧を印加した場合に、空乏層
はＰ型ウエル領域３よりもむしろＮ型半導体基板１の方
に多く伸びてしまうために、Ｐ型ウエル領域３を空乏化
するために、１０ないし２０ボルトという高い電圧をＮ
型半導体基板１に印加しなければならないという欠点が
あった。
【０００７】本発明の目的は、このような従来の欠点を
除去した半導体素子を製造するための方法を提供するこ
とにある。
除去した半導体素子を製造するための方法を提供するこ
とにある。
【０００８】
【０００９】
【課題を解決するための手段】 本願の発明は、第一導電
型の半導体基板上に形成された第二導電型のウエル領域
内に、第一導電型の光電変換領域を配列し、前記光電変
換領域上に第二導電型の表面層を設ける工程を具備した
固体撮像装置の製造方法において、第一導電型の半導体
基板上に第二導電型のウエル領域を形成した後に、 イオ
ン注入の飛程が前記半導体基板と前記ウエル領域との接
合より深くなるような加速エネルギーでのイオン注入を
含む工程群により、前記半導体基板と前記ウエル領域と
の間に層厚が前記ウエル領域の接合の深さより薄く、か
つ埋込層の不純物濃度がウエル領域の不純物濃度と同程
度ないしそれ以上である第一導電型の埋込層を形成する
ことを特徴とする。
型の半導体基板上に形成された第二導電型のウエル領域
内に、第一導電型の光電変換領域を配列し、前記光電変
換領域上に第二導電型の表面層を設ける工程を具備した
固体撮像装置の製造方法において、第一導電型の半導体
基板上に第二導電型のウエル領域を形成した後に、 イオ
ン注入の飛程が前記半導体基板と前記ウエル領域との接
合より深くなるような加速エネルギーでのイオン注入を
含む工程群により、前記半導体基板と前記ウエル領域と
の間に層厚が前記ウエル領域の接合の深さより薄く、か
つ埋込層の不純物濃度がウエル領域の不純物濃度と同程
度ないしそれ以上である第一導電型の埋込層を形成する
ことを特徴とする。
【００１０】
【００１１】
【００１２】
【作用】 本願の発明 によれば、ウエル領域形成後に、比
較的高い加速エネルギーでのイオン注入により、埋込層
を形成したい領域に直接不純物を導入し、また、この導
入された不純物はウエル領域形成の際の熱処理の影響を
受けないため、不純物濃度がウエル領域と同程度ないし
それ以上である埋込層を、ウエル領域より深い領域に部
分的に形成することができる。ウエル領域と接合してい
る埋込層の層厚がウエル領域の接合の深さより薄く、不
純物濃度が、前記ウエル領域と同程度ないしそれ以上で
あるために、半導体基板に正の電圧を印加したとき、前
記接合から埋込層側へ伸びる空乏層幅を短く、かつ前記
接合からウエル領域側へ伸びる空乏層幅を長くすること
ができる。その結果、光電変換領域直下のウエル領域を
空乏化し、光電変換領域において発生した過剰電荷を基
板に排出するために必要な、半導体基板に印加する電圧
を低くすることができる。
較的高い加速エネルギーでのイオン注入により、埋込層
を形成したい領域に直接不純物を導入し、また、この導
入された不純物はウエル領域形成の際の熱処理の影響を
受けないため、不純物濃度がウエル領域と同程度ないし
それ以上である埋込層を、ウエル領域より深い領域に部
分的に形成することができる。ウエル領域と接合してい
る埋込層の層厚がウエル領域の接合の深さより薄く、不
純物濃度が、前記ウエル領域と同程度ないしそれ以上で
あるために、半導体基板に正の電圧を印加したとき、前
記接合から埋込層側へ伸びる空乏層幅を短く、かつ前記
接合からウエル領域側へ伸びる空乏層幅を長くすること
ができる。その結果、光電変換領域直下のウエル領域を
空乏化し、光電変換領域において発生した過剰電荷を基
板に排出するために必要な、半導体基板に印加する電圧
を低くすることができる。
【００１３】
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は、本願の発明の一実施例を説明する
ための単位画素の断面図である。本実施例は半導体基板
がＮ型である場合を示している。Ｎ型半導体基板１とＰ
型ウェル領域３との間にＮ型埋込層２が設けられてお
り、Ｐ型ウェル領域３上に、Ｐ型素子分離領域４、Ｎ型
光電変換領域５、Ｐ型表面層６、Ｎ型チャネル領域７、
および転送電極８が設けられている。主要領域の不純物
濃度は、Ｎ型は導体基板１が２×１０14／ｃｍ3 程度、
Ｎ型埋込層２が５×１０15／ｃｍ3 程度、Ｐ型ウェル領
域３が５×１０15／ｃｍ3 程度、Ｎ型光電変換領域５が
５×１０16／ｃｍ3 程度、Ｐ型表面層６が１×１０18／
ｃｍ3 程度であり、Ｎ型埋込層２とＰ型ウェル領域３に
おける不純物濃度はほぼ等しい。また、主要領域の接合
の深さは、Ｐ型ウェル領域３が３ないし４μｍ程度、Ｎ
型光電変換領域５が０．５ないし１．５μｍ程度、Ｐ型
表面層６が０．１ないし０．２μｍ程度であり、Ｎ型埋
込層２はＰ型ウェル領域３の直下２ないし３μｍ程度の
領域に設けられている。
ための単位画素の断面図である。本実施例は半導体基板
がＮ型である場合を示している。Ｎ型半導体基板１とＰ
型ウェル領域３との間にＮ型埋込層２が設けられてお
り、Ｐ型ウェル領域３上に、Ｐ型素子分離領域４、Ｎ型
光電変換領域５、Ｐ型表面層６、Ｎ型チャネル領域７、
および転送電極８が設けられている。主要領域の不純物
濃度は、Ｎ型は導体基板１が２×１０14／ｃｍ3 程度、
Ｎ型埋込層２が５×１０15／ｃｍ3 程度、Ｐ型ウェル領
域３が５×１０15／ｃｍ3 程度、Ｎ型光電変換領域５が
５×１０16／ｃｍ3 程度、Ｐ型表面層６が１×１０18／
ｃｍ3 程度であり、Ｎ型埋込層２とＰ型ウェル領域３に
おける不純物濃度はほぼ等しい。また、主要領域の接合
の深さは、Ｐ型ウェル領域３が３ないし４μｍ程度、Ｎ
型光電変換領域５が０．５ないし１．５μｍ程度、Ｐ型
表面層６が０．１ないし０．２μｍ程度であり、Ｎ型埋
込層２はＰ型ウェル領域３の直下２ないし３μｍ程度の
領域に設けられている。
【００１６】Ｐ型ウエル領域３とＮ型埋込層２の不純物
濃度が同程度であるために、Ｎ型半導体基板１に５ない
し１０ボルトという低い正の電圧を印加した状態で、Ｎ
型光電変換領域５直下のＰ型ウエル領域３を空乏化し、
Ｎ型光電変換領域５において発生した過剰電荷をＮ型半
導体基板１に排出する機能を実現することができた。
濃度が同程度であるために、Ｎ型半導体基板１に５ない
し１０ボルトという低い正の電圧を印加した状態で、Ｎ
型光電変換領域５直下のＰ型ウエル領域３を空乏化し、
Ｎ型光電変換領域５において発生した過剰電荷をＮ型半
導体基板１に排出する機能を実現することができた。
【００１７】図２（Ａ）〜（Ｃ）は、本願の発明の一実
施例を説明するための図で、主要工程における単位画素
の断面図を示す。まず、Ｎ型半導体基板１上に、ボロン
のイオン注入および押込により、不純物濃度５×１０15
／ｃｍ3 程度、接合の深さ３ないし４μｍ程度のＰ型ウ
ェル領域３が形成される（図２（Ａ））。その後、２な
いし５メガエレクトロンボルト程度の加速エネルギーで
のリンのイオン注入により不純物濃度５×１０15／ｃｍ
3 程度、層厚２ないし３μｍ程度のＮ型押込層２が形成
される（図２（Ｂ））。さらに、Ｐ型ウェル領域３内に
Ｐ型素子分離領域４、Ｎ型光電変換領域５、Ｎ型チャネ
ル領域７、およびＰ型表面層６が順次形成される（図２
（Ｃ））。この方法によれば、高温で長時間に及ぶＰ型
ウェル領域の押込みは、埋込層形成の前に行われ、埋込
層形成の後には高温で長時間に及ぶ押込みは行われない
ため、出来上りの状態での埋込層の層厚及び不純物濃度
は、埋込層形成直後の状態からほとんど変化しない。
施例を説明するための図で、主要工程における単位画素
の断面図を示す。まず、Ｎ型半導体基板１上に、ボロン
のイオン注入および押込により、不純物濃度５×１０15
／ｃｍ3 程度、接合の深さ３ないし４μｍ程度のＰ型ウ
ェル領域３が形成される（図２（Ａ））。その後、２な
いし５メガエレクトロンボルト程度の加速エネルギーで
のリンのイオン注入により不純物濃度５×１０15／ｃｍ
3 程度、層厚２ないし３μｍ程度のＮ型押込層２が形成
される（図２（Ｂ））。さらに、Ｐ型ウェル領域３内に
Ｐ型素子分離領域４、Ｎ型光電変換領域５、Ｎ型チャネ
ル領域７、およびＰ型表面層６が順次形成される（図２
（Ｃ））。この方法によれば、高温で長時間に及ぶＰ型
ウェル領域の押込みは、埋込層形成の前に行われ、埋込
層形成の後には高温で長時間に及ぶ押込みは行われない
ため、出来上りの状態での埋込層の層厚及び不純物濃度
は、埋込層形成直後の状態からほとんど変化しない。
【００１８】
【００１９】
【発明の効果】以上説明したように、本願の発明によれ
ば、不純物濃度がウエル領域と同程度ないしそれ以上で
ある埋込層を、ウエル領域より深い領域に部分的に形成
することができるため、光電変換領域直下のウエル領域
を空乏化し、光電変換領域において発生した過剰電荷を
基板に排出するために必要な、半導体基板に印加する電
圧を低くすることができる。
ば、不純物濃度がウエル領域と同程度ないしそれ以上で
ある埋込層を、ウエル領域より深い領域に部分的に形成
することができるため、光電変換領域直下のウエル領域
を空乏化し、光電変換領域において発生した過剰電荷を
基板に排出するために必要な、半導体基板に印加する電
圧を低くすることができる。
【図１】本願の発明の一実施例を説明するための単位画
素の断面図である。
素の断面図である。
【図２】本願の発明の一実施例を説明するための図で、
主要工程における単位画素の断面図である。
主要工程における単位画素の断面図である。
【図４】従来の固体撮像装置の構造を説明するための単
位画素の断面図である。
位画素の断面図である。
【図５】従来の固体撮像装置の製造方法を説明するため
の図で、主要工程における単位画素の断面図である。
の図で、主要工程における単位画素の断面図である。
１ Ｎ型半導体基板 ２ Ｎ型埋込層 ３ Ｐ型ウエル領域 ４ Ｐ型素子分離領域 ５ Ｎ型光電変換領域 ６ Ｐ型表面層 ７ Ｎ型チャネル領域 ８ 転送電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−131566（ＪＰ，Ａ) 特開 昭60−1980（ＪＰ，Ａ) 特開 昭58−125970（ＪＰ，Ａ) 特開 昭63−293817（ＪＰ，Ａ) 特開 昭64−17444（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/148
Claims (1)
- 【請求項１】 第一導電型の半導体基板上に形成された第
二導電型のウエル領域内に、第一導電型の光電変換領域
を配列し、前記光電変換領域上に第二導電型の表面層を
設ける工程を具備した固体撮像装置の製造方法におい
て、第一導電型の半導体基板上に第二導電型のウエル領
域を形成した後に、イオン注入の飛程が前記半導体基板
と前記ウエル領域との接合より深くなるような加速エネ
ルギーでのイオン注入を含む工程群により、前記半導体
基板と前記ウエル領域との間に層厚が前記ウエル領域の
接合の深さより薄く、かつ埋込層の不純物濃度がウエル
領域の不純物濃度と同程度ないしそれ以上である第一導
電型の埋込層を形成することを特徴とする固体撮像装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082179A JP2833256B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082179A JP2833256B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315470A JPH04315470A (ja) | 1992-11-06 |
| JP2833256B2 true JP2833256B2 (ja) | 1998-12-09 |
Family
ID=13767212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082179A Expired - Fee Related JP2833256B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833256B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016201400A (ja) * | 2015-04-07 | 2016-12-01 | リコーイメージング株式会社 | 撮像素子および撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125970A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置の製造方法 |
| JPS601980A (ja) * | 1983-06-20 | 1985-01-08 | Hitachi Ltd | 固体撮像素子 |
| JPH0715981B2 (ja) * | 1985-12-03 | 1995-02-22 | 松下電子工業株式会社 | 固体撮像装置 |
| JPS63293817A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置の製造方法 |
| FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
-
1991
- 1991-04-15 JP JP3082179A patent/JP2833256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04315470A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177514B2 (ja) | 固体イメージセンサ | |
| US5041392A (en) | Method for making solid state image sensing device | |
| KR100741559B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US4618874A (en) | Solid state imaging device | |
| JP2833256B2 (ja) | 固体撮像装置の製造方法 | |
| US6143585A (en) | Method of manufacturing solid state image sensing device | |
| JP3341517B2 (ja) | 電荷結合デバイス型の固体撮像素子およびその製造方法 | |
| JP2812003B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP3276005B2 (ja) | 電荷結合素子及びその製造法 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JP3415525B2 (ja) | 固体撮像装置 | |
| JP2841419B2 (ja) | 多結晶ダイオードおよびその製造方法 | |
| JPH05218425A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JP3108696B2 (ja) | 電荷結合イメージセンサ装置の製造方法 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JP2748493B2 (ja) | 固体撮像素子 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| JP2701720B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2724889B2 (ja) | 電荷転送素子 | |
| JP2944785B2 (ja) | 固体撮像装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06296004A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |