KR100741559B1 - 고체 촬상 소자 및 그 제조 방법 - Google Patents

고체 촬상 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100741559B1
KR100741559B1 KR1020000048562A KR20000048562A KR100741559B1 KR 100741559 B1 KR100741559 B1 KR 100741559B1 KR 1020000048562 A KR1020000048562 A KR 1020000048562A KR 20000048562 A KR20000048562 A KR 20000048562A KR 100741559 B1 KR100741559 B1 KR 100741559B1
Authority
KR
South Korea
Prior art keywords
region
conductivity type
epitaxial layer
solid
type
Prior art date
Application number
KR1020000048562A
Other languages
English (en)
Other versions
KR20010021375A (ko
Inventor
와다가즈시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010021375A publication Critical patent/KR20010021375A/ko
Application granted granted Critical
Publication of KR100741559B1 publication Critical patent/KR100741559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 안정된 특성을 가지고, 또한 양호한 수율로 제조할 수 있는 고체 촬상 소자 및 그 제조 방법을 제공한다. 제1 도전형 반도체 기체의 화소 영역에 대응하는 영역부에 제2 도전형 불순물 영역을 가지고, 반도체 기체 상에 제1 도전형 고저항 에피택셜층이 형성되고, 화소 영역 이외의 주변 영역부에 있어서 반도체 기체 또는/및 고저항 에피택셜층에 제1 도전형 이온 주입 영역을 가지고 이루어지는 고체 촬상 소자를 구성한다. 또, 제1 도전형 반도체 기체의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정과 고저항 에피택셜층의 주변 영역부에 제1 도전형 n의 불순물을 이온 주입하는 공정 중, 최소한 한 쪽의 공정을 가지고 고체 촬상 소자의 제조를 행한다.
고체 촬상 소자, 화소 영역, 반도체 웰 영역, 전송 채널 영역, 주변 영역부, 이온 주입 영역, 반도체 기체, 고저항 에피택셜층, 도전형 불순물.

Description

고체 촬상 소자 및 그 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 본 발명의 일 실시 형태의 CCD 고체 촬상 소자의 개략 구성도(평면도).
도 2는 도 1의 Ⅱ-Ⅱ에 있어서의 단면도.
도 3 (A)∼3 (C)는 도 1 및 도 2의 CCD 고체 촬상 소자의 제조 공정을 나타낸 공정도.
도 4 (A) 및 4 (B)는 도 1 및 도 2의 CCD 고체 촬상 소자의 제조 공정을 나타낸 공정도.
도 5 (A) 및 5 (B)는 도 1 및 도 2의 CCD 고체 촬상 소자의 다른 제조 공정을 나타낸 공정도.
도 6은 본 발명의 다른 실시 형태의 CCD 고체 촬상 소자의 개략 구성도(요부의 단면도).
도 7 (A) 및 7 (B)는 도 6의 CCD 고체 촬상 소자의 제조 공정을 나타낸 공정도.
도 8은 본 발명의 또 다른 실시 형태의 CCD 고체 촬상 소자의 개략 구성도(요부의 단면도).
도 9는 종래의 오버플로 경계 영역을 형성한 CCD 고체 촬상 소자의 화소부의 단면도.
도 10은 종래 구성에 있어서의 주변 영역으로의 p형 불순물의 확산을 설명하는 도면.
[도면의 주요 부분에 대한 부호의 설명]
1,20,41:CCD 고체 촬상 소자, 2:반도체 기판, 3:n- 에피택셜층, 4:제1 p형 반도체 웰 영역, 5:고저항 에피택셜층, 6:불순물 확산 영역, 7:정전하 축적 영역, 8:제2 p형 반도체 웰 영역, 9:전송 채널 영역, 10:반도체 기체, 11:수광부(센서부), 12:수직 전송 레지스터, 13:판독 게이트부, 14:채널 스톱 영역, 15: 게이트 절연막, 16:전송 전극, 17:차광막, 18:층간 절연막, 19:절연막, 21:수평 전송 레지스터, 22:출력부, 23:촬상 영역, 24:주변 영역부, 31,32:n형 이온 주입 영역.
본 발명은 고체 촬상 소자 및 그 제조 방법에 관한 것이다.
고체 촬상 소자로서, 수광부(센서부)에 있어서의 잉여의 전하를 기판측에 배출하도록 한, 이른바 수직 오버플로 드레인 방식의 고체 촬상 소자가 공지되어 있다.
본 출원인은 먼저 수직 오버플로 드레인 방식의 고체 촬상 소자에 있어서, 수광부의 공핍 영역을 두께 2㎛ 이상의 고저항 에피택셜층에 의해 형성하고, 근적외선 영역에도 감도를 갖게 한 고체 촬상 소자를 제안하였다(일본국 특개평(特開平)9-331058호 참조).
도 9는 상기 고체 촬상 소자를 나타낸다.
상기 고체 촬상 소자(51)는 제1 도전형, 예를 들면 n형의 실리콘으로 이루어지는 반도체 기판(52) 상에, 동일한 도전형의 저불순물 농도, 즉, n- 에피택셜층(53)이 형성된 n형의 반도체 기체(基體)(60)를 가지고, 이 반도체 기체(60) 에피택셜층(53) 내에 오버플로 경계 영역으로 되는 제2 도전형, 예를 들면 p형의 제1 도전체 웰 영역(54)이 형성되고, 상기 제1 p형 반도체 웰 영역(54)보다 저항비가 높은 고저항 반도체 영역, 이른바 고저항 에피택셜층(55)이 형성된다.
상기 고저항 에피택셜층(55)은 그 두께를 2㎛ 이상, 바람직하게는 5㎛ 이상으로 하고, 제1 p형 반도체 웰 영역(54)보다 저농도의 p형 영역 또는 n형 영역, 또는 도핑되지 않은(진성 반도체) 영역에서 형성된다.
상기 고저항 에피택셜층(55)의 표면에 매트릭스 배열의 각 수광부(센서부)(61)를 구성하기 위한 n+ 반도체 영역(56) 및 이 위의 p+ 정전하 축적 영역(57)이 형성된다. 또, 고저항 에피택셜층(55)의 각 수광부 열의 한 측에 대응하는 위치에 , 판독 게이트부(63)를 협지하여 수직 전송 레지스터(62)의 n형 전송 채널 영역(59)이 형성된다. 전송 채널 영역(59) 아래에는 제2 p형 반도체 웰 영역(58)이 형성된다. 또한 각 수광부(61)를 구획하는 p형 채널 스톱 영역(64)이 형성된다.
전송 채널 영역(59), 채널 스톱 영역(64) 및 판독 게이트부(63) 상에, 게이트 절연막(65)을 통하여, 예를 들면 다결정 실리콘으로 이루어지는 전송 전극(66)이 형성되고, 전송 채널 영역(59), 게이트 절연막(65) 및 전송 전극(66)에 의해 CCD 구조의 수직 전송 레지스터(62)가 구성된다. 또한, 전송 전극(66) 위를 피복하는 층간 절연막(68)을 통하여 수광부(61)의 개구를 제외한 다른 부분 전면에 차광막(6)이 형성된다.
상기와 같이 하여, 수광부(61)와 오버플로 경계 영역으로 되는 제1 p형 반도체 웰 영역(54)과, 오버플로 드레인으로 되는 기판(52)이 수직 방향으로 형성되어 이루어지는 수직 오버플로 드레인 방식의 CCD 고체 촬상 소자(51)가 구성된다.
상기 CCD 고체 촬상 소자(51)에 있어서는, 적외선이 충분히 흡수되는 깊이에 오버플로 경계 영역(54)이 형성되고, 오버플로 경계 영역(54)에 달한 고저항 에피택셜층(55)이 공핍화됨으로써, 근적외선 영역에도 감도를 가질 수 있다.
상기 CCD 고체 촬상 소자(51)에 있어서, 예를 들면 CCD 고체 촬상 소자(51)의 원하는 특성을 얻기 위해 고저항 에피택셜층(55)을 n형 영역으로 하여 형성하는 경우가 있다.
그러나, 상기와 같이 고저항 에피택셜층(55)을 n형 영역으로 형성한 경우에는 고저항 에피택셜층(55)을 형성하기 전에 오버플로 경계 영역(54)에 이온 주입한 p형 불순물이 고저항 에피택셜층(55)을 형성할 때에, n형 고저항 에피택셜층(55) 내에 확산되어 버리는 경우가 있다.
구체적으로는 도 10에 화살표(70)로 나타낸 바와 같이, p형 불순물이 고저항 에피택셜층(55)과 그 아래의 n- 에피택셜층(53)의 계면을 따라 확산되고, 그 결과 오버플로 경계 영역(54)을 형성하지 않은 화소 영역 이외의 주변 영역부에 확산되어 버린다.
상기와 같이 주변 영역부의 고저항 에피택셜층(55)에 p형 불순물이 확산되어 버리면, 주변 영역부에 형성되는 보호 트랜지스터의 내압이 저하되거나, pn 접합이 생겨 접합부에서 리크 전류가 발생되고 만다는 문제를 발생시키게 된다. 그 결과, CCD 고체 촬상 소자(51)의 특성이 열화되고, 제조에 있어서의 수율의 저하를 초래하고 만다.
전술한 문제의 해결을 위해, 본 발명에 있어서는 안정된 특성을 가지고, 또한 양호한 수율로 제조를 행할 수 있는 고체 촬상 소자 및 그 제조 방법을 제공한다.
본 발명의 고체 촬상 소자는 제1 도전형 반도체 기체의 화소 영역에 대응하는 영역부에 제2 도전형 불순물 영역을 가지고, 불순물 영역을 포함하는 반도체 기체 상에 제1 도전형 고저항 반도체층이 형성되고, 화소 영역 이외의 주변 영역부에 있어서 반도체 기체 또는/및 고저항 반도체층에 제1 도전형 이온 주입 영역을 가지 고 이루어지는 것이다.
본 발명의 고체 촬상 소자의 제조 방법은 제1 도전형 반도체 기체의 화소 영역에 대응하는 영역부에 제2 도전형 불순물을 도입하여 불순물 영역을 형성하고, 제2 도전형 불순물 영역을 포함하는 반도체 기체 상에, 제1 도전형 고저항 에피택셜층을 성장시키는 고체 촬상 소자의 제조 방법으로서, 제1 도전형 반도체 기체의 상기 화소 영역에 대응하는 영역부 이외의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정과 고저항 에피택셜층의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정 중, 최소한 한 쪽의 공정을 갖는 것이다.
전술한 본 발명의 고체 촬상 소자의 구성에 의하면, 주변 영역부에 제1 도전형 이온 주입 영역을 가지므로, 제2 도전형 불순물 영역으로부터 확산된 제2 도전형 불순물이 주변 영역부에 형성되는 회로 소자에 미치는 영향을 제어할 수 있다.
전술한 본 발명의 제법에 의하면, 제1 도전형 반도체 기체의 주변 영역부에 제1 도전형 불순물을 도입하는 공정과 고저항 에피택셜층의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정 중, 최소한 한 쪽의 공정을 가지므로, 제조 공정 중에서 제2 도전형 불순물 영역으로부터 제2 도전형 불순물이 확산되고 있어도, 주입한 제1 도전형 불순물에 의해, 제2 도전형 불순물이 이후에 주변 영역부에 형성되는 회로 소자에 미치는 영향을 제어 또는 상쇄할 수 있다.
본 발명은 제1 도전형 반도체 기체의 화소 영역에 대응하는 영역부에 제2 도전형 불순물 영역을 가지고, 불순물 영역을 포함하는 반도체 기체 상에 제1 도전형 고저항 에피택셜층이 형성되고, 화소 영역 이외의 주변 영역부에 있어서 반도체 기 체 또는/및 고저항 에피택셜층에 제1 도전형 이온 주입 영역을 가지고 이루어지는 고체 촬상 소자이다.
본 발명은 제1 도전형 반도체 기체의 화소 영역에 대응하는 영역부에 제2 도전형 불순물을 도입하여 불순물 영역을 형성하고, 제2 도전형 불순물 영역을 포함하는 반도체 기체 상에, 제1 도전형 고저항 에피택셜층을 성장시키는 고체 촬상 소자의 제조 방법으로서, 제1 도전형 반도체 기체의 상기 화소 영역에 대응하는 영역부 이외의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정과 고저항 에피택셜층의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정 중, 최소한 한 쪽의 공정을 갖는 고체 촬상 소자의 제조 방법이다.
도 1은 본 발명의 일 실시 형태로서 CCD 고체 촬상 소자의 개략 구성도(단면도)를 나타낸다.
상기 CCD 고체 촬상 소자(1)는 매트릭스형으로 배열된 광전 변환을 행하는 복수의 포토센서로 이루어지는 수광부(센서부)(11)와, 상기 수광부(11)의 각 열에 대응한 CCD 구조의 복수의 수직 전송 레지스터(12)를 가지고 이루어지는 촬상 영역(23)이 형성되고, 촬상 영역(23)의 일단에는 촬상 영역(23)으로부터의 신호 전하를 출력부에 전송하는 CCD 구조의 수평 전송 레지스터(21)가 배치되고, 수평 전송 레지스터(21)의 최종 단에는 출력부(22)가 접속되어 있다.
그리고, 촬상 영역(23), 수평 전송 레지스터(21) 및 출력부(22)의 외측에는 화소 영역에 대응하는 영역 이외의 영역으로서 도면 중 사선으로 나타낸 주변 영역부(24)가 있고, 상기 주변 영역부(24)에는 도시하지 않은 구동 회로 등의 각종 회 로나 보호 레지스터 등이 형성된다.
도 1의 Ⅱ-Ⅱ 단면도를 도 2에 나타낸다.
제1 도전형 예를 들면 n형 실리콘 기판(2) 상에, 저항률이 예를 들면 40∼50Ωcm인 제1 도전형 예를 들면 n형 에피택셜층(3)이 형성되고, 상기 n형 에피택셜층(3) 내의 촬상 영역(23)에 대응하는 영역에 제2 도전형 반도체 영역 즉 제1 p형 반도체 웰 영역(4)이 이온 주입에 의해 형성되고, n형 에피택셜층(3) 상에 저항률이 예를 들면 100∼500Ωcm인 고저항 에피택셜층(5)이 형성되어 있다.
고저항 에피택셜층(5)의 표면에는 수광부(센서부)(11)를 구성하기 위한 n+ 불순물 확산 영역(6) 및 이 위의 p+ 정전하 축적 영역(7)이 형성된다. 또, 수광부(11)로부터 떨어진 위치의 고저항 에피택셜층(5)에 제2 p형 반도체 웰 영역(8) 및 n형 전송 채널 영역(9)이 형성되고, 또한 p형 채널 스톱 영역(14)이 형성된다.
여기서, 제1 p형 반도체 웰 영역(4)은 이른바 오버플로 경계 영역으로 된다. 수광부(11)는 화소로 되는 것으로, 복수의 수광부(11)가 매트릭스형으로 배열되어 있다.
수광부(11)와 후술하는 수직 전송 레지스터(12) 사이에는 판독 게이트부(13)가 형성된다.
또, 전송 채널 영역(9), 채널 스톱 영역(14) 및 판독 게이트부(13) 상에 게이트 절연막(15)을 통하여, 예를 들면 다결정 실리콘으로 이루어지는 전송 전극(16)이 형성되고, 전송 채널 영역(9), 게이트 절연막(15) 및 전송 전극(16)에 의해 CCD 구조의 수직 전송 레지스터(12)가 구성된다.
또한, 전송 전극(16) 위를 피복하는 층간 절연막(18)을 통하여 수광부(11)의 개구를 제외한 다른 부분 전면에 차광막(17)이 형성된다.
전술한 바와 같이 수광부(11)와 오버플로 경계로 되는 제1 p형 반도체 웰 영역(4)과 오버플로 드레인으로 되는 기판(2)이 수직 방향으로 형성되어 이루어지는, 이른바 수직 오버플로 드레인 방식의 CCD형 고체 촬상 소자(1)가 구성된다.
그리고, 제1 p형 반도체 웰 영역(4)은 도 2에 나타낸 촬상 소자(23) 외에, 수평 전송 레지스터(21) 및 출력부(22) 아래에도 형성된다.
또한, 본 실시 형태에 있어서는 특히 도 1에 사선으로 나타낸 주변 영역부(24)에 있어서, n- 에피택셜층(3) 내에, n형 이온 주입 영역(31)이 형성되어 CCD 고체 촬상 소자(1)가 구성된다.
상기와 같이 주변 영역부(24)의 n- 에피택셜층(3) 내에, 제1 도전형인 n형 이온 주입 영역(31)이 형성되어 있는 것에 의해, 제1 p형 반도체 웰 영역으로부터의 p형 불순물의 확산에 의해 p형 영역이 생성됨에 따른 pn 접합의 발생을 억제하여, 전술한 특성의 열화를 방지할 수 있다.
따라서, 본 실시 형태에 의하면, CCD 고체 촬상 소자(1)의 특성 열화를 방지할 수 있다.
또한, 전술한 본 실시 형태에 의하면, 제1 p형 반도체 웰 영역(4)의 농도에 따라, 주변 영역부(24)의 n형 이온 주입 영역(31)의 n형 불순물량을 변경하는 것이 가능하며, 이로써 주변 영역부(24)를 안정되게 n형으로 할 수 있다.
그리고, 주변 영역부(24)에 있어서의 n형 불순물 농도를 자유롭게 설정하는 것이 가능해지기 때문에, 주변 영역부(24)에 형성되는 보호 트랜지스터, 예를 들면 고저항 에피택셜층(5)을 집전기로서 사용하고 이에 베이스와 이미터를 형성하여 이루어지는 보호 트랜지스터의 내압의 설정을 용이하게 최적화할 수 있다.
상기 CCD 고체 촬상 소자(1)는 예를 들면 다음과 같이 제조할 수 있다.
도 3 (A)에 나타낸 바와 같이, 제1 도전형 예를 들면 n형 반도체 기판(2)을 준비한다.
다음에, 도 3 (B)에 나타낸 바와 같이, 상기 제1 도전형 반도체 기판(2) 상에, 에피택셜 성장에 의해 제1 도전형 즉 n- 에피택셜층(3)을 형성한다.
다음에, 도 3 (C)에 나타낸 바와 같이, n- 에피택셜층(3)의 일부에 저에너지의 불순물의 이온 주입에 의해, 제2 도전형 즉, p형의 제1 반도체 웰 영역(4)을 형성한다.
상기 제1 p형 반도체 웰 층(4)은 도 1의 촬상 영역(23)의 전역, 및 수평 전송 레지스터(21) 및 출력부(22)가 형성되는 영역에 형성한다.
다음에, 도 4 (D)에 나타낸 바와 같이, 주변 영역부(24)의 n- 에피택셜층(3) 내에 n형 불순물의 이온 주입을 행하여, n형 이온 주입 영역(31)을 형성한다.
다음에, 도 4 (E)에 나타낸 바와 같이, 제1 p형 반도체 웰 영역(4)과 n형 이 온 주입 영역(31)이 형성된 n- 에피택셜층(3) 상에, 표면을 덮어 n형 고저항 에피택셜층(5)을 에피택셜 성장에 의해 형성한다.
그 후는 도시하지 않지만 고저항 에피택셜층(5)에 이온 주입을 행하여, 제2 p형 반도체 웰 영역(8), n형 전송 채널 영역(9) 및 p형 채널 스톱 영역(14)을 각각 형성한다.
다음에, 표면을 덮어 전면적으로 게이트 절연막(15)을 형성하고, 이 위에 선택적으로 폴리실리콘층에 의한 전송 전극(16)을 형성한다.
그리고, 상기 전송 전극(16)을 마스크로서 이온 주입을 행하여 수광부(11)를 구성하는 n+ 불순물 확산 영역(6) 및 p+ 정전하 축적 영역(7)을 형성한다.
또한, 전송 전극(16)을 층간 절연막(18)으로 덮고, 이 위에 예를 들면 Al 등 차광 금속으로 이루어지는 차광막(17)을 형성한다. 차광막(17)에는 수광부(11)에 대응하는 부분에 개구를 형성한다. 한편, 주변 영역부(24)에는 비교적 두꺼운 절연막(19)을 형성한다.
상기와 같이 하여, 도 1 및 도 2에 나타낸 CCD 고체 촬상 소자(1)를 형성할 수 있다.
그리고, 전술한 바와 같이 CCD 고체 촬상 소자(1)의 제조를 행함으로써, 주변 영역부(24)에 있어서, n형 이온 주입 영역(31)을 형성하여 n형 불순물 영역의 두께나 n형 불순물 농도의 변동을 억제할 수 있기 때문에, 이후에 주변 영역부(24)에 형성되는 회로 소자의 특성의 불일치를 억제하여 수율이 양호하게 CCD 고체 촬 상 소자(1)를 제조할 수 있다.
다음에, 도 1 및 도 2에 나타낸 본 실시 형태의 CCD 고체 촬상 소자(1)의 제법을 설명한다.
그리고, 도 3 (A)∼도 3 (C)까지의 공정은 이전의 공정과 동일하다.
도 3 (C)에 나타낸 공정 후에, 도 5 (A)에 나타낸 바와 같이, 에피택셜층(3)과 제1 p형 반도체 웰 영역(4) 상에, 이들을 덮어 n형 고저항 에피택셜층(5)을 에피택셜 성장에 의해 형성한다.
다음에, 도 5 (B)에 나타낸 바와 같이, 비교적 큰 에너지로 주변 영역부(24)의 n- 에피택셜층(3) 내에 n형 불순물의 이온 주입을 행하여, n형 이온 주입 영역(31)을 형성한다.
그 후는 도시하지 않은 이전의 제법과 동일하게 하여, 도 1 및 도 2에 나타낸 CCD 고체 촬상 소자(1)를 형성할 수 있다.
그리고, 도 5 (B)에 나타낸 n형 이온 주입 영역(31)을 형성하는 이온 주입 공정은 수직 전송 레지스터(12)를 구성하는 제2 p형 반도체 웰 영역(8) 및 n형 전송 채널 영역(9)을 형성하는 이온 주입 공정보다 나중에 행해도 된다.
단, n형 이온 주입 영역(31)을 형성하는 이온 주입 공정은 최소한 그 후의 절연막(19)의 형성 공정보다도 먼저 행하는 편이 바람직하다. 절연막(19)을 형성한 후에 행하면, 이온 주입의 에너지를 크게 할 필요가 있다.
그리고, 도 5에 나타낸 바와 같이, 고저항 에피택셜층(5)을 형성한 후에 n형 불순물을 이온 주입하는 경우에는 n형 불순물이 에피택셜층(5)의 형성 시의 온도의 영향을 받지 않기 때문에, 안정된 n형 영역을 형성할 수 있다.
이어서, 본 발명에 의한 고체 촬상 소자의 다른 실시 형태에 대해 설명한다.
본 실시 형태는 고저항 에피택셜층에 이온 주입 영역을 형성하는 경우이다.
도 6에 본 발명의 다른 실시 형태로서 CCD 고체 촬상 소자의 개략 구성도(요부의 단면도)를 나타낸다. 상기 도 6은 도 2의 단면도와 동일한 부분의 단면도를 나타내고 있다.
본 실시 형태의 CCD 고체 촬상 소자(40)는 주변 영역부(24)의 n형 고저항 에피택셜층(5)의 표면 부근에 n형 이온 주입 영역(32)이 형성되어 구성된다. 주변 영역부(24) 이외의 구성은 도 1 및 도 2에 나타낸 이전의 실시 형태와 동일하다.
본 실시 형태에 의하면, 주변 영역부(24)에 있어서, 보호 트랜지스터 등이나 주변 회로가 형성되는 고저항 에피택셜층(5)의 표면에 n형 이온 주입 영역(32)이 형성되어 있는 것에 의해, p형 불순물이 확산되어도, 그 영향을 n형 이온 주입 영역(32)에서 억제 또는 상쇄할 수 있다.
따라서, p형 불순물의 확산에 의해 이들 회로 소자에 영향이 미치는 것을 방지할 수 있고, 이들의 회로 소자가 형성되는 부분을 안정되게 n형 영역으로 할 수 있다.
본 실시 형태의 CCD 고체 촬상 소자(40)는 다음과 같이 하여 제조할 수 있다.
그리고, 도 3 (A)∼도 3 (C)까지의 공정은 이전의 실시 형태와 동일하다.
도 3에 나타낸 공정을 거친 후에, 도 7 (A)에 나타낸 바와 같이, 에피택셜층(3)과 제1 p형 반도체 웰 영역(4) 상에, 이들을 덮어 n형 고저항 에피택셜층(5)을 에피택셜 성장에 의해 형성한다.
다음에, 도 7 (B)에 나타낸 바와 같이, 주변 영역부(24)의 n형 고저항 에피택셜층(5) 내에 n형 불순물의 이온 주입을 행하여, n형 이온 주입 영역(32)을 형성한다.
그 후는 도시하지 않지만 이전의 실시 형태의 제법과 동일하게 하여, 도 6에 나타낸 CCD 고체 촬상 소자(40)를 형성할 수 있다.
상기 경우도, 고저항 에피택셜층(5)을 형성한 후에 n형 불순물을 이온 주입하고 있기 때문에, n형 불순물이 에피택셜층(5)의 형성 시의 온도의 영향을 받지 않으므로, 안정된 n형 영역을 형성할 수 있다.
그리고, 전술한 각 실시 형태에 있어서, n형 불순물의 이온 주입의 조건은 전술한 어떠한 제법에 있어서도, 예를 들면 에너지가 50∼2000keV 정도, 도즈량 1×1012∼1×1014cm-2 정도이다.
도 4 (D) 및 도 7 (B)에서는 에너지는 적고, 도 5 (B)에서는 에너지는 비교적 커진다.
전술한 실시 형태에서는 n- 에피택셜층(3) 또는 고저항 에피택셜층(5)의 한 쪽의 n형 이온 주입 영역(31 또는 32)을 형성한 예였으나, 이들 양쪽에 n형 이온 주입 영역을 각각 형성해도 된다.
상기 경우의 실시 형태를 도 8에 나타낸다.
상기 CCD 고체 촬상 소자(41)에서는 주변 영역부(24)에 있어서, n- 에피택셜층(3)에 n형 이온 주입 영역(31)이 형성되어 있는 동시에, 고저항 에피택셜층(5)에도 n형 이온 주입 영역(32)이 형성되어 있다.
그 외의 구성은 전술한 실시 형태와 동일하다.
상기 경우는 2개소에 n형 이온 주입 영역을 형성하고 있는 것에 의해, 공정 수가 증가되지만, p형 불순물의 확산에 기인하는 특성의 열화를 보다 효과적으로 방지할 수 있다.
그리고, 본 발명에 있어서, n형 이온 주입 영역(31 또는 32)의 깊이나 두께는 도 2·도 6·도 8에 나타낸 채널 스톱 영역(14)이나 p형 반도체 웰 영역(4)과 같은 정도의 깊이나 두께로 한정되는 것이 아니며, 필요한 특성에 따라 임의의 깊이나 두께로 설정할 수 있다.
또, n형 이온 주입 영역(31 또는 32)은 반드시 주변 영역부(24)의 전역에 형성할 필요는 없다.
최소한 촬상 영역(23) 등의 p형 반도체 웰 영역(4)과의 경계 부근에 형성되어 있으면, 특성의 열화를 방지하는 효과를 얻을 수 있다.
전술한 각 실시 형태에서는 n형 반도체 기판(2) 상에 n- 에피택셜층(3)을 형성하여 반도체 기체(10)를 구성하고, 상기 반도체 기체(10)에 대하여 p형 반도체 웰 영역을 형성하고 있으나, 반도체 기체를 기판에서만 구성하여 n형 반도체 기판 에 직접 p형 반도체 웰 영역을 형성하고, 그 위에 고저항 에피택셜층을 형성하는 구성도 취할 수 있다.
전술한 각 실시 형태에서는 본 발명을 CCD 고체 촬상 소자에 적용하여 설명하였으나, 그 외의 구성의 고체 촬상 소자, 예를 들면 MOS형 고체 촬상 소자에 있어서도, 본 발명을 적용할 수 있다.
MOS형 고체 촬상 소자에 적용한 경우에는 수광부나 화소마다 형성된 MOS 트랜지스터 등에 의해 구성된 촬상 영역의 아래에 제1 도전형 기체와 반대 도전형, 예를 들면 p형 반도체 웰 영역을 형성하고, 구동 회로 등이 형성되는 주변 영역부에 제1 도전형 이온 주입 영역을 형성하도록 하면 된다.
본 발명은 전술한 실시 형태에 한정되는 것이 아니며, 본 발명의 요지를 일탈하지 않는 범위에서 그 외 다양한 구성을 취할 수 있다.
전술한 본 발명에 의하면, 제1 도전형 이온 주입 영역을 형성함으로써, 기체 내에 형성된 제2 도전형 영역으로부터의 제2 도전형 불순물의 확산에 의한 주변 영역부에 형성되는 회로 소자로의 영향을 억제·상쇄할 수 있다.
따라서, 고체 촬상 소자의 특성의 열화를 방지할 수 있다.
그리고, 기체 내의 제2 도전형 영역의 농도에 따라 주변 영역부로의 제1 도전형 불순물 도입량을 변경하는 것이 가능하며, 주변 영역부를 안정되게 제1 도전형으로 할 수 있다.
또, 주변 영역부의 제1 도전형 불순물 농도를 자유롭게 설정하는 것이 가능 해지고, 예를 들면 주변 영역부에 형성되는 보호 트랜지스터의 내압의 설정을 용이하게 최적화할 수 있다.
본 발명의 제법에 의하면, 불순물 영역의 두께나 불순물 농도의 변동을 억제하여, 소자 특성의 불일치를 억제하여 양호한 수율로 고체 촬상 소자를 제조할 수 있다.
또, 고저항 에피택셜층을 형성한 후에, 제1 도전형 불순물을 이온 주입하는 공정을 행하는 경우에는 제1 도전형 불순물이 에피택셜층의 형성 시의 온도의 영향을 받지 않기 때문에, 보다 안정된 제1 도전형 영역을 형성할 수 있다.

Claims (2)

  1. 제1 도전형 반도체 기체(基體)의 화소 영역에 대응하는 영역부에 형성된 제2 도전형 불순물 영역;
    상기 불순물 영역을 포함하는 상기 반도체 기체 상에 형성된 제1 도전형 고저항 반도체층; 및
    상기 화소 영역 이외의 주변 영역부에 있어서, 상기 반도체 기체와 상기 고저항 반도체층의 최소한 한 쪽에 형성되고 상기 제2 도전형의 불순물 영역과 동일 높이로 이루어진 제1 도전형 이온 주입 영역
    을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1 도전형 반도체 기체(基體)의 화소 영역에 대응하는 영역부에 제2 도전형 불순물을 도입하여 불순물 영역을 형성하는 공정;
    상기 제2 도전형 불순물 영역을 포함하는 상기 반도체 기체 상에, 제1 도전형 고저항 에피택셜층을 성장시키는 공정; 및
    상기 제1 도전형 반도체 기체의 상기 화소 영역의 상기 제2 도전형의 불순물 영역과 동일 높이에 대응하는 영역부 이외의 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정과,
    상기 고저항 에피택셜층의 상기 제2 도전형의 불순물 영역과 동일 높이의 상기 주변 영역부에 제1 도전형 불순물을 이온 주입하는 공정 중, 최소한 한쪽의 공정
    을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020000048562A 1999-08-23 2000-08-22 고체 촬상 소자 및 그 제조 방법 KR100741559B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11235759A JP2001060680A (ja) 1999-08-23 1999-08-23 固体撮像素子およびその製造方法
JP99-235759 1999-08-23

Publications (2)

Publication Number Publication Date
KR20010021375A KR20010021375A (ko) 2001-03-15
KR100741559B1 true KR100741559B1 (ko) 2007-07-20

Family

ID=16990825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000048562A KR100741559B1 (ko) 1999-08-23 2000-08-22 고체 촬상 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6403994B1 (ko)
JP (1) JP2001060680A (ko)
KR (1) KR100741559B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291858A (ja) * 2000-04-04 2001-10-19 Sony Corp 固体撮像素子及びその製造方法
JP4639502B2 (ja) * 2001-03-26 2011-02-23 ソニー株式会社 半導体装置の製造方法および固体撮像装置の選別方法
JP3530159B2 (ja) * 2001-08-22 2004-05-24 松下電器産業株式会社 固体撮像装置およびその製造方法
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
JP3737089B2 (ja) * 2003-05-27 2006-01-18 松下電器産業株式会社 固体撮像装置製造方法および固体撮像装置
JP3885769B2 (ja) * 2003-06-02 2007-02-28 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
US20070045668A1 (en) * 2005-08-26 2007-03-01 Micron Technology, Inc. Vertical anti-blooming control and cross-talk reduction for imagers
JP2008103566A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 固体撮像装置
WO2012169211A1 (ja) 2011-06-09 2012-12-13 パナソニック株式会社 光学素子とその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331058A (ja) * 1996-06-13 1997-12-22 Sony Corp 固体撮像素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192954B1 (ko) * 1996-07-18 1999-06-15 김광호 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331058A (ja) * 1996-06-13 1997-12-22 Sony Corp 固体撮像素子

Also Published As

Publication number Publication date
US6403994B1 (en) 2002-06-11
KR20010021375A (ko) 2001-03-15
JP2001060680A (ja) 2001-03-06

Similar Documents

Publication Publication Date Title
JP4604296B2 (ja) 固体撮像装置及びその製造方法
US20170373104A1 (en) Solid-state imaging device and method for fabricating same
EP0491922B1 (en) Antiblooming structure for solid-state image sensor
JP2001291858A (ja) 固体撮像素子及びその製造方法
CN101180732A (zh) Cmos成像器的隔离工艺和结构
US4975777A (en) Charge-coupled imager with dual gate anti-blooming structure
KR100741559B1 (ko) 고체 촬상 소자 및 그 제조 방법
US7776638B2 (en) Two epitaxial layers to reduce crosstalk in an image sensor
JP2004039832A (ja) 光電変換装置及びその製造方法
US6492668B2 (en) Solid imaging device and production method thereof
US6448592B1 (en) Charge coupled device, and method of manufacturing such a device
KR100834300B1 (ko) 고체 촬상 소자의 제조 방법
EP0059547B1 (en) Clock controlled anti-blooming for virtual phase ccd's
CN100587959C (zh) Cmos图像传感器及其制造方法
CN100527429C (zh) Cmos图像传感器及其制造方法
EP0069649B1 (en) Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
KR100748318B1 (ko) 이미지센서 및 그 제조 방법
JP2573582B2 (ja) 固体撮像子の製造方法
JP4725673B2 (ja) 固体撮像装置及びその製造方法
JPH08264747A (ja) コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
KR100262006B1 (ko) 고체촬상소자 및 그 제조방법
JP4310845B2 (ja) 固体撮像素子及びその製造方法
JP4332917B2 (ja) 固体撮像素子
KR100268881B1 (ko) 고체촬상소자 제조방법
JP3320589B2 (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110706

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee