JP4639502B2 - 半導体装置の製造方法および固体撮像装置の選別方法 - Google Patents
半導体装置の製造方法および固体撮像装置の選別方法 Download PDFInfo
- Publication number
- JP4639502B2 JP4639502B2 JP2001088405A JP2001088405A JP4639502B2 JP 4639502 B2 JP4639502 B2 JP 4639502B2 JP 2001088405 A JP2001088405 A JP 2001088405A JP 2001088405 A JP2001088405 A JP 2001088405A JP 4639502 B2 JP4639502 B2 JP 4639502B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal growth
- conductivity type
- type semiconductor
- solid
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、第２導電型の不純物領域上に第１，第２導電型または真性の不純物領域を結晶成長するときの界面近傍での汚染、とくにＮ化汚染の程度を有効に検知して結晶成長を進める工程を含む半導体装置の製造方法と、その検知した値を特性選別の基準に用いる固体撮像装置の選別方法とに関する。
【０００２】
【従来の技術】
半導体装置の素子形成領域を結晶成長により形成することがある。
たとえば、本願出願人が特開平９−３３１０５８号公報に開示した発明では、縦型オバーフロードレイン方式の固体撮像素子において、第１導電型半導体基板と、該第１導電型半導体基板上に形成された第２導電型半導体領域と、該第２導電型半導体領域上に形成された第２導電型半導体領域より低濃度で赤外線が十分吸収されうる厚さの第１導電型，第２導電型または真性の発明領域を有し、該第１導電型，第２導電型または真性の半導体領域の表面に受光部が形成されている。好ましくは、第１導電型，第２導電型または真性の半導体領域がエピタキシャル層で形成され、第２導電型半導体領域がイオン注入により形成され、その濃度が１０14〜１０16ｃｍ-3程度となっている。
【０００３】
この公報に記載された固体撮像素子によれば、第２導電型半導体領域が形成された半導体基板上に、第２導電型半導体領域より低濃度で赤外線が充分吸収されうる厚さの半導体領域を形成している。これにより、高エネルギーのイオン注入を用いると良好な生産性を保つことが困難となる深さに、いわゆるオーバフローバリア領域（第２導電型不純物領域）を形成することが可能となった。その結果、縦型オバーフロードレイン構造を形成した場合でも、赤外線などの波長が長い入射光成分が感度向上に寄与するようになった。
固体撮像素子の微細化，受光部面積の縮小にともなって素子の高感度化は重要な課題になっており、上記発明によって固体撮像素子の高集積化，高感度化が大きく進展するものと期待される。
【０００４】
【発明が解決しようとする課題】
ところが、もともと低い濃度の半導体領域上に、さらに低い濃度の半導体を結晶成長する場合、それまで施された種々の半導体形成工程での汚染などの影響を受け、結晶成長を行うときの界面付近で導電型がｎ型になりやすいというＮ化の問題がある。結晶成長層のＮ化の程度が大きいと、所望の不純物プロファイルを有した結晶成長層を形成することが困難となり、また素子特性に与える影響も大きくなる。
【０００５】
たとえば、上記公報に記載された固体撮像素子では、第２導電型半導体領域の不純物濃度が１０14〜１０16ｃｍ-3と低く、その上に、これより低い濃度の第１導電型，第２導電型または真性の半導体領域を結晶成長する（以下、この半導体領域をエピタキシャル層という）。この結晶成長の以前に、第２導電型不純物領域の形成時に行った、洗浄，酸化，フォトリソグラフィ，イオン注入，酸化膜剥離の各工程、および、その結晶成長前の洗浄工程で、第２導電型不純物領域のドーパント不純物が汚染されていることがある。
具体的に、この汚染としては、第２導電型不純物領域の表面がＮ化していることがある。その後、第２導電型不純物領域の上に結晶成長する、より低濃度の半導体領域の界面に上記Ｎ化による不純物が混入し、オーバーフローバリア濃度が変動して、この濃度変動が、所定のオーバフローバリア高さを得るための基板電圧Ｖsub を大きくばらつかせる要因となる。また、このオーバーフローバリア濃度変動が、固体撮像素子内の画素間で混色不良を発生させる原因となる。
【０００６】
このＮ化防止の対策のために種々の装置管理がなされているが、１０14ｃｍ-3レベルと極めて低い濃度の汚染を管理することは現状では難しく、Ｎ化防止の対策が不十分な状況である。
さらに、現状では、上記の１０14ｃｍ-3レベルのＮ化を事前に確認することができない。すなわち、実際にエピタキシャル層を形成後に固体撮像素子を形成してみないと、オーバーフローバリア濃度の変動およびそれに基づく画素間の混色の程度が判らない。その結果、所定のオーバーフローバリアの高さの変化を得るための基板電圧Ｖsub が大幅にばらついたり、画素間の混色不良が多量に発生するといった事態を未然に防ぐことができないという課題があった。
【０００７】
本発明の第１の目的は、第２導電型の不純物領域上に第１，第２導電型または真性の不純物領域を結晶成長するときの界面近傍での汚染を有効に検知し、その検出結果を以後の工程に反映させて不良の発生率を抑制することができる半導体装置の製造方法を提供することにある。
また、本発明の第２の目的は、上記検出結果を完成後の固体撮像素子の特性の良否を決める基準の一つに用いる固体撮像装置の選別方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記第１の目的を達成するため、本発明の第１の観点に係る半導体装置の製造方法は、第１導電型半導体の表層の一部に第２導電型の半導体領域を形成し、第２導電型の半導体領域上と、その周囲の第１導電型半導体上とに、第１，第２導電型または真性の半導体からなる結晶成長層を結晶成長させる結晶成長の工程を含み、該結晶成長の工程が以下の諸工程、すなわち、半導体装置の製造ロットを構成する複数のウエハのうち一枚を先行して結晶成長し、上記第２導電型の半導体領域のピークキャリア濃度（Ｃ１）と、上記結晶成長層と上記第１導電型半導体との境界の近傍にできた濃度異常変化のピークキャリア濃度（Ｃ２）とを、上記先行して結晶成長したウエハで実測し、上記２つのピークキャリア濃度の比（Ｃ２／Ｃ１）が所定値以下のときに、上記製造ロット内の他のウエハを、上記先行したウエハと同じ条件で結晶成長する、各工程を含む。
上記ピークキャリア濃度の比（Ｃ２／Ｃ１）が所定値より大きいとき、好適に、その値に応じて、前処理を含む結晶成長に関係する諸条件のうち少なくとも一つの条件を上記先行したウエハの結晶成長時から変えて、上記製造ロット内の他のウエハを結晶成長する。
また、上記結晶成長層の不純物濃度が、上記第２導電型の半導体領域の第２導電型不純物の濃度より低い。
【０００９】
この半導体装置の製造方法は、固体撮像装置の製造方法に好適である。
すなわち、上記半導体装置は固体撮像装置であり、上記第１導電型半導体は、上記固体撮像装置の第１導電型半導体基板または半導体基板上に形成した第１導電型の半導体層であり、上記製造方法が以下の諸工程、すなわち、第２導電型不純物を第１導電型半導体にイオン注入して、オーバフローバリア層として機能する上記第２導電型の半導体領域を形成し、上記先行ウエハの結晶成長，上記２つのピークキャリア濃度の測定および他のウエハの結晶成長を含む上記結晶成長の工程を実行し、上記結晶成長層に固体撮像素子を形成する。
上記結晶成長層の不純物濃度が、上記第２導電型の半導体領域の第２導電型不純物の濃度より低い。
また、上記結晶成長層を、その上面より入射した赤外光が十分吸収される範囲の所定厚さまで成長させる。
これらの要件を満たす固体撮像装置において、好適に、上記結晶成長の良否を決める判定基準に用いた上記ピークキャリア濃度の比（Ｃ２／Ｃ１）の値が０．２である。
【００１０】
この半導体装置の製造方法では、第２導電型の不純物領域の表面汚染の程度が、上記ピークキャリア濃度の比（Ｃ２／Ｃ１）に強く相関する。したがって、この濃度比が一定値以下、たとえば０．２以下の場合、同一ロット内の後続ウエハを同じ条件で結晶成長する。
この濃度比が一定値、たとえば０．２より大きい場合、前処理を含む結晶成長に関係する諸条件のうち少なくとも一つの条件を変えて結晶成長を続けることができる。これにより、第２導電型の不純物領域の表面汚染に起因した結晶成長層の品質低下が有効に回避される。
また、上記濃度比が基準値を大きく上回る場合は、たとえば、そのロットを廃棄する。
【００１１】
前記した本発明の第２の目的を達成するために、本発明の第２の観点に係る固体撮像装置の選別方法は、第１導電型半導体の表層の一部に第２導電型の半導体領域を形成し、第２導電型の半導体領域上と、その周囲の第１導電型半導体上とに、第１，第２導電型または真性の半導体からなる結晶成長層を結晶成長させる結晶成長の工程を含むプロセスを経て製造された固体撮像装置の選別方法であって、上記結晶成長の工程が以下の諸工程、すなわち、半導体装置の製造ロットを構成し同じ条件の同じ製造装置を用いて製造される複数のウエハのうち一枚を先行して結晶成長し、上記第２導電型の半導体領域のピークキャリア濃度（Ｃ１）と、上記結晶成長層と上記第１導電型半導体との境界の近傍で上記結晶成長層内にできた濃度異常変化のピークキャリア濃度（Ｃ２）とを、上記先行して結晶成長したウエハで実測する各工程を含み、完成後の固体撮像装置の特性の選別時に、上記２つのピークキャリア濃度の比（Ｃ２／Ｃ１）を選別基準の一つに用いる。
【００１２】
好適に、固体撮像素子が形成された上記結晶成長層の不純物濃度が、オーバフローバリア層として機能する上記第２導電型の半導体領域の第２導電型不純物の濃度より低く、かつ、上記結晶成長層の厚さが、その上面より入射した赤外光が十分吸収される範囲内の所定厚さに設定されている固体撮像装置の選別において、上記ピークキャリア濃度の比（Ｃ２／Ｃ１）の値０．２を、混色特性が良いと予測されるウエハの選別基準の一つに用いる。
【００１３】
この固体撮像装置の選別方法では、製造途中で得られた上記濃度比のデータを見て、完成後の固体撮像装置に対し、その結晶成長層の品質に関係する特性、たとえば混色不良や基板電圧のばらつきの程度などを選別する。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
ここでは、インターライン転送方式のＣＣＤに本発明を適用した例を説明する。本発明は、その他、フレームインターライン転送方式あるいはフレーム転送方式など、転送方式に限定なく広く適用できる。
【００１５】
図１は、本実施形態に係るＣＣＤの概略構成を示すブロック図である。
このＣＣＤは、撮像部１、水平転送部２、出力部３から構成されている。出力部３は、とくに図示しないが、出力ゲート部と、たとえばフローティングゲートアンプまたはフローティングディフュージョンアンプにより構成された電荷−電圧変換部と、リセットゲート部とを有する。
【００１６】
撮像部１は、光電変換を行なう受光部４、読出ゲート部５および垂直転送部６からなる画素７を、平面マトリックス状に多数配置させて構成されている。各画素７間は、図示せぬチャネルストップで電気的に干渉しないように分離されている。
垂直転送部６は、受光部４の列ごとに共有され行方向に所定本数、配置されている。撮像部１には、垂直転送部６を駆動する４相の垂直転送クロック信号が入力される。水平転送部２には、これを駆動する２相の水平転送クロック信号が入力される。
これら水平転送部２および垂直転送部６は、半導体基板内の表面側に不純物が導入されて形成されたマイノリティ・キャリアの電位井戸と、誘電膜を介して基板上に繰り返し分離して形成された複数の電極（転送電極）とを有する。これらの転送部２，６には、その転送電極に対して上記した４相または２相の転送クロック信号がそれぞれ周期的に位相をずらして印加される。これら転送部３，７は、転送電極に印加される転送クロック信号に制御されて前記電位井戸のポテンシャル分布が順次変化し、この電位井戸内の電荷を転送クロック信号の位相ずれ方向に転送する、いわゆるシフトレジスタとして機能する。以下、垂直転送部を垂直転送レジスタ、水平転送部を水平転送レジスタという。
【００１７】
図２は、図１のＡ−Ａ線に沿った１画素分の水平方向断面図である。
このＣＣＤは、ｎ型のシリコン基板１０を有し、その表面上に、これより低い不純物濃度のｎ型（以下、ｎ- 型と表記）の第１エピタキシャル層１１が形成されている。第１エピタキシャル層１１は、単結晶シリコンの結晶成長により形成される。第１エピタキシャル層１１の表層の一部、すなわち撮像部１に対応した箇所にｐ型の半導体不純物領域１２が形成されている。図２に表れていない撮像部１以外の箇所では、第１エピタキシャル層１１の表層部にｐ型の半導体不純物領域１２が形成されていないため、表面にｎ型の第１エピタキシャル層１１が表れている。
そして、このｐ型の半導体不純物領域１２上、および、その周囲のｎ型の第１エピタキシャル層１１上に、第１エピタキシャル層１１より更に低濃度のｎ型（以下、ｎ--型と表記）の第２エピタキシャル層１３が形成されている。この第２エピタキシャル層１３が、本発明の“結晶成長層”に該当し、結晶成長法により形成される。
【００１８】
第２エピタキシャル層１３内の垂直転送レジスタ６に対応した位置に、電荷転送時に電位井戸を形成するｎ型の転送チャネル領域１５が形成されている。ｎ型転送チャネル領域１５は垂直転送方向に長く、撮像部１全体では、たとえば並行ストライプ状に形成されている。ｎ型転送チャネル領域１５の基板深部側に、ｐ+ 型の高濃度不純物領域１６が形成されている。このｐ+ 型高濃度不純物領域１６の存在により、基板バルク側で発生した電荷のｎ型転送チャネル領域１５への流入が防止され、その結果、とくにスミアが有効に抑制される。
なお、ｎ型の転送チャネル領域１５の基板表面側にもｐ型不純物領域を形成し、転送チャネルを埋め込み型としてもよい。この場合、基板表面準位による信号電荷のピンニングが防止され、垂直転送効率が向上する。
【００１９】
第２エピタキシャル層１３内の前記受光部４に対応した位置に、ｎ- 型の不純物領域（信号電荷蓄積領域）１８が形成されている。また、ｎ- 型の不純物領域１８の基板表面側には、正電荷が蓄積されるｐ++型不純物領域（正電荷蓄積領域）１９が形成されている。これらにより、基板垂直方向の断面がＰ++−Ｎ- −Ｎ--−Ｐ構造の、いわゆるＨＡＤ(Hole Accumulated Diode)センサと称されるフォトダイオードＰＤが形成されている。このフォトダイオードＰＤに入射された光が光電変換されて信号電荷（電子）を生成し、この信号電荷がｎ- 型の不純物領域１８内で一定時間蓄積される。また、入射光が強い場合に、余分な電荷はｐ型の不純物領域１２により形成されたＯＦＢ(Over Flow Barrier) から溢れ出し基板側に捨てられる。ＯＦＢの高さは基板１０に印加される基板電圧Ｖsub により変化させることができる。この基板電圧Ｖsub を変えることにより、信号電荷の蓄積量が変化し、蓄積時間を変更してシャッタ機能が実現される。
【００２０】
受光部４に対し図２より右側で隣接する他のセルの垂直転送部（不図示）との間、あるいは、前述した垂直転送部６に対し図２より左側で隣接する他のセルの受光部（不図示）との間に、ｐ+ 型の高濃度不純物領域からなるチャネルストップ領域１７が形成されている。チャネルストップ領域１７は、フォトダイオードＰＤを構成する不純物領域１８，１９の図２に表れていない他の２辺側にも延在している。これにより、水平方向および垂直方向のセル間で信号電荷の干渉が有効に防止されている。
【００２１】
垂直転送レジスタ６のｎ型の転送チャネル領域１５と受光部４のｎ+ 型の不純物領域１８との間に位置するｎ--型不純物領域が、読出ゲート領域となる。なお、この領域に、読出ゲートの電位障壁の高さを調整する低濃度なｐ型不純物領域を形成してもよい。
【００２２】
これらの各種不純物領域が形成されたｎ--型の第２エピタキシャル層１３上は誘電体膜１４により被覆されている。誘電体膜１４は、図２では単層に描かれているが、実際は、垂直レジスタ６，読み出しゲート部５およびチャネルストップ領域上で、上下の酸化膜（たとえば、二酸化珪素膜）と、その間に挟まれ電荷蓄積能力を有した窒化膜（たとえば、窒化珪素膜）とからなる三層構造の誘電体膜となっている。これは、主に読み出しゲート部のしきい値電圧を変化させて、アンチブルーミング特性の調整を可能にするためである。
この三層の誘電体膜１４が形成された、読出ゲート部５，垂直転送レジスタ６およびチャネルスットップ領域にかけては、たとえばポリシリコンからなる垂直転送電極２０が形成されている。この垂直転送電極２０は、とくに図示しないが、他のポリシリコン層からなる垂直転送電極と一部重なりながら垂直転送方向に繰り返して配置されている。また、垂直転送電極２０は、読出ゲート部５の制御用電極としても機能する。
垂直転送電極２０表面および受光部４における誘電体膜１４表面が、たとえばＰＳＧ，ＳｉＯ2 などからなる層間絶縁膜２１で覆われている。垂直転送電極２０の上面および側面を覆い受光部４上で開口する遮光膜２２が、層間絶縁膜２１上に形成されている。遮光膜２２は、例えばＡｌ，Ｗなどの金属材料からなる。
【００２３】
以下、このＣＣＤの製造方法について、図３（Ａ）から図６を参照して説明する。
ここで、図３（Ａ）〜（Ｃ）は撮像部全体に対応した断面図であり、図４から図６は、その１画素に対応した部分を拡大して示す水平転送方向の断面図である。
【００２４】
まず、図３（Ａ）に示すように、ＣＺ法により作製されたシリコン基板１０を用意する。シリコン基板１０は、たとえば、その主面が（１００）面であり、リンがドープされてｎ型の導電性を有し、その比抵抗が８〜１２Ω・ｃｍ程度とする。ここでは、シリコン基板１０の大きさを、直径８インチとした。
このシリコン基板１０上に結晶成長を行い、シリコン基板より低濃度のｎ- 型の第１エピタキシャル層１１を形成する。たとえば、枚葉式のＣＶＤ炉を用い１０３０℃の温度にて、比抵抗が４０〜５０Ω・ｃｍ程度のｎ- 型単結晶シリコンを８μｍほど成長させる。
【００２５】
図３（Ｂ）に示すように、このｎ- 型の第１エピタキシャル層１１の表層の一部に、ｐ型の不純物領域１２を形成する。具体的には、イオン注入時のスルー膜として用いる酸化膜を第１エピタキシャル層１１上形成し、この酸化膜上に撮像部１の全体を開口したマスク層を形成し、このマスク層を開口部を通してｐ型不純物を第１エピタキシャル層１１内にイオン注入する。たとえば、ホウ素イオンＢ+ をエネルギー７００ｅＶ，ドーズ１×１０11／ｃｍ-2にてイオン注入する。
その後、酸化膜を剥離する。
【００２６】
次に、図３（Ｃ）に示すように、ｐ型の不純物領域１２上と、その周囲に表出するｎ- 型の第１エピタキシャル層１１上とに、第１エピタキシャル層１１より低濃度で高抵抗のｎ--型の第２エピタキシャル層１３を結晶成長により形成する。たとえば、枚葉式のＣＶＤ炉を用い１１５０℃の温度にて、比抵抗が５００Ω・ｃｍより大きいｎ--型の単結晶シリコンを９〜１１μｍほど成長させる。
この第２エピタキシャル層１１の形成は、まず、製造ロットから先行ウエハを一枚選んで行う。
【００２７】
この先行ウエハに対し、図３（Ｄ）に示すＳＲ(Spreading Resistance)測定を行う。具体的には、この先行ウエハを斜め研磨してステインニング後、ＳＲ測定端子を動かし、表面からの距離の関数として抵抗の分布を調べる。この深さ方向の抵抗分布をキャリア濃度分布に変換した測定結果の例を、図７に示す。
図７に示すように、上記深さ方向のＳＲ分布の測定は、撮像部１以外のｐ型不純物領域１２が形成されていない箇所で行い、キャリア濃度に換算する。図７には、結晶成長面にＮ化があった場合の濃度分布と、結晶成長面にＮ化がなかった場合の濃度分布を重ねて示す。
【００２８】
前述したｐ型不純物領域１２の形成時に行った、洗浄，酸化，フォトリソグラフィ，イオン注入，酸化膜剥離の各工程、および、その結晶成長前の洗浄工程で、ｐ型不純物領域１２のドーパント不純物が汚染されていることがある。このことを、一般にＮ化というが、同じような汚染はｐ型不純物領域１２周囲の第１エピタキシャル層１１表面にもある。したがって、この汚染した面に、極めて低濃度（高抵抗）のエピタキシャル層１３を形成すると、その汚染の影響を受けて、高抵抗エピタキシャル層１３の界面近傍でｎ型が強まり、図７に示すようにキャリア濃度のピークが生じる。このピーク濃度Ｃ２の、Ｎ化がない場合の濃度曲線までの距離がＮ化による濃度増加分となる。
【００２９】
また、上記したＳＲ測定において、ｐ型不純物領域１２のピークキャリア濃度Ｃ１を測定しておく。本発明では、このｐ型不純物領域１２のピークキャリア濃度Ｃ１に対する、上記ピークキャリア濃度Ｃ２の比（Ｃ２／Ｃ１）を、エピタキシャル基板の良否を決めるパラメータをして用いる。このパラメータを用いる理由を、以下に述べる。
【００３０】
本発明者は、固体撮像素子の画素間混色不良がエピタキシャル基板の出来で左右されることから、混色不良の程度が良いものから悪いものまで広範囲に分布する様々な素子の履歴（プロセスデータ）を検討し、混色不良を起こした素子と同じロット内のウエハを調査した結果、Ｎ化が混色不良に大きく影響していることを突き止めた。そして、上述した濃度比（Ｃ２／Ｃ１）が、混色不良と極めて強い相関があることが見い出した。その相関図を、図８に示す。
図８は、１／３インチ，３８万画素のＣＣＤ固体撮像素子の混色不良がばらついているサンプルに着目し、その素子と同じウエハの典型的な混色不良率を縦軸とし、そのウエハと同じロット内の先行ウエハの濃度比（Ｃ２／Ｃ１）を横軸にとったグラフである。
【００３１】
このグラフから、濃度比（Ｃ２／Ｃ１）が高くなると、その値が０．２を境にして急激に混色不良率が増加することが判る。したがって、濃度比（Ｃ２／Ｃ１）を０．２以下とすることで混色不良率１％未満が達成できる。また、濃度比（Ｃ２／Ｃ１）が０．１の付近を境に混色不良が僅かずつ出始めている。したがって、より望ましくは、濃度比（Ｃ２／Ｃ１）を０．１以下とすることで混色不良率をほぼ０％に低減できる。
この濃度比（Ｃ２／Ｃ１）が０．２以下の条件では、所定のオーバーフローバリア高さとするための基板電圧Ｖsub の値が殆どばらつかないことを確認した。
【００３２】
この混色不良率と濃度比（Ｃ２／Ｃ１）との関係を、他の同じような構造を持つＣＣＤ固体撮像素子についても調べた。その結果、縦型オーバーフロードレイン構造を採用した場合、濃度比（Ｃ２／Ｃ１）がある境界値を越えると混色不良率が急増し、その境界値以下では基板電圧Ｖsub も安定しているという結論を得た。
【００３３】
上記理由により、図３（Ｄ）の濃度比（Ｃ２／Ｃ１）判断では、濃度比（Ｃ２／Ｃ１）が０．２以下の場合、その先行ウエハを行った結晶成長の装置の状態および条件が良好であると判断する。したがって、その合格した先行ウエハと同じロット内の他のウエハに対し、先行ウエハと同じ装置で同じ条件で、図３（Ｃ）に示す第２エピタキシャル層１３の形成を行う。
一方、濃度比（Ｃ２／Ｃ１）が０．２より大きい場合は、先行ウエハと同じ条件での結晶成長は行わない。そして、望ましくは、濃度比の大きさに応じて対処の仕方をかえるとよい。たとえば、濃度比が０．２を僅かに越える程度であれば、結晶成長時のＰＨ3 のドープ量などを調整することで濃度比を０．２以下にすることが可能である。しかし、濃度比がある程度の大きさまでなら、たとえば複数回洗浄するか別の洗浄法を採用するなど後続ウエハの洗浄条件を見直し、洗浄条件を単独で、あるいは成長条件と組み合せて変化させる。さらに濃度比が大きい場合は、ウエハを廃棄し、最初の第１エピタキシャル層の形成からやり直す。
なお、濃度比の判定基準は０．２以下に限らず、それより小さい値、たとえば０．１以下としてもよい。また、本例の第２エピタキシャル層１３は、フォトダイオードＰＤに赤外領域の感度を持たせるために厚く設定したが、高感度としない場合は薄くてもよい。
【００３４】
以上の工程により、第１導電型半導体（第１エピタキシャル層１１）に第２導電型半導体領域１２を有し、それらの上に第２エピタキシャル層１３を有したＣＣＤ固体撮像素子用のエピタキシャル基板が形成される。
【００３５】
図４では、まず、ｎ--型の第２エピタキシャル層１３の表面に、誘電体膜１４を形成する。誘電体膜１４は、たとえば二酸化珪素膜／窒化珪素膜／二酸化珪素膜の積層膜（ＯＮＯ膜）とする。
つぎに、ｎ--型の第２エピタキシャル層１３に各種不純物領域を形成する。具体的には、誘電体膜１４上に所定パターンのマスク層を形成し、このマスク層の開口部から誘電体膜１４をスルー膜としてｎ型またはｐ型の不純物を必要な条件にてイオン注入する。このマスク層の形成とイオン注入とを繰り返すことにより、垂直転送レジスタを構成するｎ型の転送チャネル領域１５、その下のｐ+ 型の高濃度不純物領域１６、およびｐ+ 型のチャネルストップ領域１７をそれぞれ形成する。
【００３６】
図５に示すように、誘電体膜１４上に転送電極２０を形成する。転送電極が２層の場合、第１多結晶シリコンの堆積とパターンニング、層間誘電体膜の形成、第２多結晶シリコンの堆積とパターンニングの順で行う。
【００３７】
図６に示すように、受光部４にｎ- 型の信号電荷蓄積領域１８を形成するためにｎ型不純物をイオン注入する。また、その上層にｐ+ 型の正電荷蓄積領域１９を形成するためにｐ型不純物をイオン注入する。このイオン注入は、ＯＮＯ膜（誘電体膜）１４を付けたままでもよいが、イオン注入に先立って転送電極２０をマスクとして受光部４のＯＮＯ膜１４を除去し、受光部４に単層の二酸化珪素膜を再度形成し、その単層の二酸化珪素膜をスルー膜として用いてもよい。あるいは、ＯＮＯ膜の最下層の二酸化珪素膜を残してイオン注入してもよい。
【００３８】
その後、必要に応じて活性化アニールを行う。
また、図２に示すように、転送電極２０上および受光部４の誘電体膜１４上に、たとえばＰＳＧまたはＳｉＯ2 からなる層間絶縁膜２１を堆積する。また、遮光膜２２となる金属膜を層間絶縁膜２１上に形成し、これをパターンニングして受光部４の上方で開口させる。
さらに、必要に応じて、層間絶縁膜，層内凹レンズ，カラーフィルタ，ＯＣＬ(On Chip Lens)を形成し、当該ＣＣＤを完成させる。
【００３９】
本発明の固体撮像装置の製造方法の実施形態は、上記の説明に限定されない。たとえば、ＣＺ基板に変えてＭＣＺ(Magnetic field Czochralski)法で成長させたＭＣＺ基板を用いてもよい。また、ＭＣＺ基板を用いた場合、第１エピタキシャル層１１を形成しないで、ＭＣＺ基板表面を中性子ドープしてシリコンを燐に変える処理をし、その第１導電型層にＯＦＢとなる第２導電型不純物領域１２を形成してもよい。なお、ＣＺ基板上に第１エピタキシャル層１１を形成する理由は、ＣＺ基板に直接ＯＦＢを形成すると、ＣＺ基板のドーパント濃度ムラ(striation) に起因して画像コントラストがばらつくからである。ＭＣＺ基板はこのようなドーパント濃度ムラが殆どないため、上記した方法により第１エピタキシャル層１１を省略することが可能となる。また、第１エピタキシャル層１１を設けた他の理由としては、いわゆるシャッタ電圧を調整するためである。その必要がなければ、ＭＣＺ基板を用いることを前提に第１エピタキシャル層１１の省略が可能となる。
【００４０】
エピタキシャル基板は、その形成に低抵抗基板を用いること、および／または、結晶成長に先立って低抵抗な埋め込み領域を形成することにより、エピタキシャル層より下方領域の直列抵抗を低くすることが可能である。そのため、エピタキシャル基板を用いると、素子内で所望のエネルギー障壁変化を生じさせるための駆動電圧および基板への印加電圧が低減され、低消費電力化に有利となる。
シリコンエピタキシャル基板の形成には、実用的な方法として化学気相成長（ＣＶＤ; Chemical Vapor Diposition)が用いられている。このＣＶＤは、ＳｉＣｌ4 あるいはＳｉＨＣｌ3 をソースガスとして用いる水素還元法、またはＳｉＨ2 Ｃｌ2 あるいはＳｉＨ4 をソースガスとして用いる熱分解法によって行われる。上記した第１および第２エピタキシャル層１１，１３の形成では、いずれの方法を用いてもよい。
【００４１】
また、第２導電型の不純物領域１２はイオン注入で形成したが、たとえば拡散法によっても形成できる。
【００４２】
上記の実施形態においては、第２エピタキシャル層１３内にｐ型ウエルを形成して、そのｐ型ウエル内にＣＣＤ固体撮像素子を形成してもよい。
また、ＣＣＤ以外の固体撮像装置、たとえば増幅型固体撮像装置やＣＭＯＳ型固体撮像装置等の製造にも本発明を適用し、画素間混色の抑制および基板電圧の安定化を図ることができる。
さらに、ＣＣＤ以外の固体撮像装置、さらに他の半導体装置であっても、結晶成長層を有し、その不純物濃度が低いなどの理由により結晶成長の界面付近で濃度異常が発生しやすい半導体装置に本発明は広く適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４３】
このウエハ評価方法は、ウエハプロセス内でのウエハの選別に限らず、ウエハ状態で出来上がった半製品、あるいは、パッケージングされて出来上がった固体撮像装置の製品に対する特性選別に応用できる。
具体的には、前記した濃度比（Ｃ２／Ｃ１）のデータをロットごとに蓄積しておく。ウエハ状態の半製品またはパッケージング後の製品の製造ロットは通常管理されているので、そのロットＮＯを調べれば、そのロットにおける濃度比（Ｃ２／Ｃ１）が分る。したがって、この濃度比が、たとえば０．２以下（または０．１以下）であることを、混色特性がよく基板電圧変動が小さい半製品または製品の選別基準とする。
これにより、その後の混色特性等の測定が効率よく行える。たとえば、混色特性のランク分けをする場合などでは選別効率が上がるし、濃度比０．１以下の場合に特定の測定項目を省略することも可能となる。
【００４４】
【発明の効果】
本発明の第１の観点に係る半導体装置の製造方法によれば、先行ウエハの濃度比検出結果を見て、その後の後続ウエハの結晶成長の条件に反映させたり処分を決めることができる。このため、結晶成長層の品質が高く半導体装置の特性が良く、大量の不良発生を有効に防止して、歩留りの向上を図り、製造コストを抑制することができる。また、半導体装置の製造工程の速い段階で適切な処置が取られるため、生産計画が立てやすくなる。
この製造方法を固体撮像装置に適用した場合、濃度比０．２以下を合格ウエハとすれば、混色不良を１％以下に低減できる。また、第２導電型の不純物領域により形成される電位障壁（いわゆるオーバーフローバリア）の高さを決めるために第１導電型半導体側から印加する電圧（いわゆる基板電圧）が安定する。つまり、一定の基板電圧を印加したときに、上記オーバーフローバリアの高さがばらつかない。
【００４５】
本発明の第２の観点に係る固体撮像装置の選別方法では、製造途中で得られた上記濃度比のデータを見て、完成後の固体撮像装置の特性選別ができる。これにより最終的な特性チェックの時間と費用を節約できる。
【図面の簡単な説明】
【図１】実施形態に係るＣＣＤの概略構成を示すブロック図である。
【図２】実施形態に係るＣＣＤに関し、図１のＡ−Ａ線に沿った１画素分の水平転送方向の断面図である。
【図３】（Ａ）〜（Ｃ）は、実施形態に係るＣＣＤの製造において、エピタキシャル基板の形成までを示す断面図である。（Ｄ）は、実施形態に係るＣＣＤの製造において、ＳＲ測定による濃度比判断の工程を表示した図である。
【図４】実施形態に係るＣＣＤの製造において、垂直転送部およびチャネルストップ領域で不純物領域の形成後を示す１画素分の水平転送方向の断面図である。
【図５】実施形態に係るＣＣＤの製造において、垂直転送電極形成後を示す１画素分の水平転送方向の断面図である。
【図６】実施形態に係るＣＣＤの製造において、受光部の不純物領域の形成後を示す１画素分の水平転送方向の断面図である。
【図７】本発明の実施形態に関し、ＳＲ測定に基づく深さ方向のキャリア濃度分布例を示すグラフ図である。
【図８】本発明の実施形態に関し、１／３インチ，３８万画素のＣＣＤ固体撮像素子の混色不良率と、対応する先行ウエハの濃度比（Ｃ２／Ｃ１）との関係を示すグラフである。
【符号の説明】
１…撮像部、２…水平転送部、３…出力部、４…受光部、５…読み出しゲート部、６…垂直転送部、７…画素、１０…シリコン基板（半導体基板）、１１…第１エピタキシャル層（第１導電型半導体）、１２…ｐ型不純物領域、１３…第２エピタキシャル層（結晶成長層）、１４，１４ａ…誘電体膜、１５…垂直転送チャネル領域、１６…高濃度不純物領域、１７…チャネルストップ領域、１８…信号電荷蓄積領域、１９…正電荷蓄積領域、２０…垂直転送電極、２１…層間絶縁膜、２２…遮光膜。
【発明の属する技術分野】
本発明は、第２導電型の不純物領域上に第１，第２導電型または真性の不純物領域を結晶成長するときの界面近傍での汚染、とくにＮ化汚染の程度を有効に検知して結晶成長を進める工程を含む半導体装置の製造方法と、その検知した値を特性選別の基準に用いる固体撮像装置の選別方法とに関する。
【０００２】
【従来の技術】
半導体装置の素子形成領域を結晶成長により形成することがある。
たとえば、本願出願人が特開平９−３３１０５８号公報に開示した発明では、縦型オバーフロードレイン方式の固体撮像素子において、第１導電型半導体基板と、該第１導電型半導体基板上に形成された第２導電型半導体領域と、該第２導電型半導体領域上に形成された第２導電型半導体領域より低濃度で赤外線が十分吸収されうる厚さの第１導電型，第２導電型または真性の発明領域を有し、該第１導電型，第２導電型または真性の半導体領域の表面に受光部が形成されている。好ましくは、第１導電型，第２導電型または真性の半導体領域がエピタキシャル層で形成され、第２導電型半導体領域がイオン注入により形成され、その濃度が１０14〜１０16ｃｍ-3程度となっている。
【０００３】
この公報に記載された固体撮像素子によれば、第２導電型半導体領域が形成された半導体基板上に、第２導電型半導体領域より低濃度で赤外線が充分吸収されうる厚さの半導体領域を形成している。これにより、高エネルギーのイオン注入を用いると良好な生産性を保つことが困難となる深さに、いわゆるオーバフローバリア領域（第２導電型不純物領域）を形成することが可能となった。その結果、縦型オバーフロードレイン構造を形成した場合でも、赤外線などの波長が長い入射光成分が感度向上に寄与するようになった。
固体撮像素子の微細化，受光部面積の縮小にともなって素子の高感度化は重要な課題になっており、上記発明によって固体撮像素子の高集積化，高感度化が大きく進展するものと期待される。
【０００４】
【発明が解決しようとする課題】
ところが、もともと低い濃度の半導体領域上に、さらに低い濃度の半導体を結晶成長する場合、それまで施された種々の半導体形成工程での汚染などの影響を受け、結晶成長を行うときの界面付近で導電型がｎ型になりやすいというＮ化の問題がある。結晶成長層のＮ化の程度が大きいと、所望の不純物プロファイルを有した結晶成長層を形成することが困難となり、また素子特性に与える影響も大きくなる。
【０００５】
たとえば、上記公報に記載された固体撮像素子では、第２導電型半導体領域の不純物濃度が１０14〜１０16ｃｍ-3と低く、その上に、これより低い濃度の第１導電型，第２導電型または真性の半導体領域を結晶成長する（以下、この半導体領域をエピタキシャル層という）。この結晶成長の以前に、第２導電型不純物領域の形成時に行った、洗浄，酸化，フォトリソグラフィ，イオン注入，酸化膜剥離の各工程、および、その結晶成長前の洗浄工程で、第２導電型不純物領域のドーパント不純物が汚染されていることがある。
具体的に、この汚染としては、第２導電型不純物領域の表面がＮ化していることがある。その後、第２導電型不純物領域の上に結晶成長する、より低濃度の半導体領域の界面に上記Ｎ化による不純物が混入し、オーバーフローバリア濃度が変動して、この濃度変動が、所定のオーバフローバリア高さを得るための基板電圧Ｖsub を大きくばらつかせる要因となる。また、このオーバーフローバリア濃度変動が、固体撮像素子内の画素間で混色不良を発生させる原因となる。
【０００６】
このＮ化防止の対策のために種々の装置管理がなされているが、１０14ｃｍ-3レベルと極めて低い濃度の汚染を管理することは現状では難しく、Ｎ化防止の対策が不十分な状況である。
さらに、現状では、上記の１０14ｃｍ-3レベルのＮ化を事前に確認することができない。すなわち、実際にエピタキシャル層を形成後に固体撮像素子を形成してみないと、オーバーフローバリア濃度の変動およびそれに基づく画素間の混色の程度が判らない。その結果、所定のオーバーフローバリアの高さの変化を得るための基板電圧Ｖsub が大幅にばらついたり、画素間の混色不良が多量に発生するといった事態を未然に防ぐことができないという課題があった。
【０００７】
本発明の第１の目的は、第２導電型の不純物領域上に第１，第２導電型または真性の不純物領域を結晶成長するときの界面近傍での汚染を有効に検知し、その検出結果を以後の工程に反映させて不良の発生率を抑制することができる半導体装置の製造方法を提供することにある。
また、本発明の第２の目的は、上記検出結果を完成後の固体撮像素子の特性の良否を決める基準の一つに用いる固体撮像装置の選別方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記第１の目的を達成するため、本発明の第１の観点に係る半導体装置の製造方法は、第１導電型半導体の表層の一部に第２導電型の半導体領域を形成し、第２導電型の半導体領域上と、その周囲の第１導電型半導体上とに、第１，第２導電型または真性の半導体からなる結晶成長層を結晶成長させる結晶成長の工程を含み、該結晶成長の工程が以下の諸工程、すなわち、半導体装置の製造ロットを構成する複数のウエハのうち一枚を先行して結晶成長し、上記第２導電型の半導体領域のピークキャリア濃度（Ｃ１）と、上記結晶成長層と上記第１導電型半導体との境界の近傍にできた濃度異常変化のピークキャリア濃度（Ｃ２）とを、上記先行して結晶成長したウエハで実測し、上記２つのピークキャリア濃度の比（Ｃ２／Ｃ１）が所定値以下のときに、上記製造ロット内の他のウエハを、上記先行したウエハと同じ条件で結晶成長する、各工程を含む。
上記ピークキャリア濃度の比（Ｃ２／Ｃ１）が所定値より大きいとき、好適に、その値に応じて、前処理を含む結晶成長に関係する諸条件のうち少なくとも一つの条件を上記先行したウエハの結晶成長時から変えて、上記製造ロット内の他のウエハを結晶成長する。
また、上記結晶成長層の不純物濃度が、上記第２導電型の半導体領域の第２導電型不純物の濃度より低い。
【０００９】
この半導体装置の製造方法は、固体撮像装置の製造方法に好適である。
すなわち、上記半導体装置は固体撮像装置であり、上記第１導電型半導体は、上記固体撮像装置の第１導電型半導体基板または半導体基板上に形成した第１導電型の半導体層であり、上記製造方法が以下の諸工程、すなわち、第２導電型不純物を第１導電型半導体にイオン注入して、オーバフローバリア層として機能する上記第２導電型の半導体領域を形成し、上記先行ウエハの結晶成長，上記２つのピークキャリア濃度の測定および他のウエハの結晶成長を含む上記結晶成長の工程を実行し、上記結晶成長層に固体撮像素子を形成する。
上記結晶成長層の不純物濃度が、上記第２導電型の半導体領域の第２導電型不純物の濃度より低い。
また、上記結晶成長層を、その上面より入射した赤外光が十分吸収される範囲の所定厚さまで成長させる。
これらの要件を満たす固体撮像装置において、好適に、上記結晶成長の良否を決める判定基準に用いた上記ピークキャリア濃度の比（Ｃ２／Ｃ１）の値が０．２である。
【００１０】
この半導体装置の製造方法では、第２導電型の不純物領域の表面汚染の程度が、上記ピークキャリア濃度の比（Ｃ２／Ｃ１）に強く相関する。したがって、この濃度比が一定値以下、たとえば０．２以下の場合、同一ロット内の後続ウエハを同じ条件で結晶成長する。
この濃度比が一定値、たとえば０．２より大きい場合、前処理を含む結晶成長に関係する諸条件のうち少なくとも一つの条件を変えて結晶成長を続けることができる。これにより、第２導電型の不純物領域の表面汚染に起因した結晶成長層の品質低下が有効に回避される。
また、上記濃度比が基準値を大きく上回る場合は、たとえば、そのロットを廃棄する。
【００１１】
前記した本発明の第２の目的を達成するために、本発明の第２の観点に係る固体撮像装置の選別方法は、第１導電型半導体の表層の一部に第２導電型の半導体領域を形成し、第２導電型の半導体領域上と、その周囲の第１導電型半導体上とに、第１，第２導電型または真性の半導体からなる結晶成長層を結晶成長させる結晶成長の工程を含むプロセスを経て製造された固体撮像装置の選別方法であって、上記結晶成長の工程が以下の諸工程、すなわち、半導体装置の製造ロットを構成し同じ条件の同じ製造装置を用いて製造される複数のウエハのうち一枚を先行して結晶成長し、上記第２導電型の半導体領域のピークキャリア濃度（Ｃ１）と、上記結晶成長層と上記第１導電型半導体との境界の近傍で上記結晶成長層内にできた濃度異常変化のピークキャリア濃度（Ｃ２）とを、上記先行して結晶成長したウエハで実測する各工程を含み、完成後の固体撮像装置の特性の選別時に、上記２つのピークキャリア濃度の比（Ｃ２／Ｃ１）を選別基準の一つに用いる。
【００１２】
好適に、固体撮像素子が形成された上記結晶成長層の不純物濃度が、オーバフローバリア層として機能する上記第２導電型の半導体領域の第２導電型不純物の濃度より低く、かつ、上記結晶成長層の厚さが、その上面より入射した赤外光が十分吸収される範囲内の所定厚さに設定されている固体撮像装置の選別において、上記ピークキャリア濃度の比（Ｃ２／Ｃ１）の値０．２を、混色特性が良いと予測されるウエハの選別基準の一つに用いる。
【００１３】
この固体撮像装置の選別方法では、製造途中で得られた上記濃度比のデータを見て、完成後の固体撮像装置に対し、その結晶成長層の品質に関係する特性、たとえば混色不良や基板電圧のばらつきの程度などを選別する。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
ここでは、インターライン転送方式のＣＣＤに本発明を適用した例を説明する。本発明は、その他、フレームインターライン転送方式あるいはフレーム転送方式など、転送方式に限定なく広く適用できる。
【００１５】
図１は、本実施形態に係るＣＣＤの概略構成を示すブロック図である。
このＣＣＤは、撮像部１、水平転送部２、出力部３から構成されている。出力部３は、とくに図示しないが、出力ゲート部と、たとえばフローティングゲートアンプまたはフローティングディフュージョンアンプにより構成された電荷−電圧変換部と、リセットゲート部とを有する。
【００１６】
撮像部１は、光電変換を行なう受光部４、読出ゲート部５および垂直転送部６からなる画素７を、平面マトリックス状に多数配置させて構成されている。各画素７間は、図示せぬチャネルストップで電気的に干渉しないように分離されている。
垂直転送部６は、受光部４の列ごとに共有され行方向に所定本数、配置されている。撮像部１には、垂直転送部６を駆動する４相の垂直転送クロック信号が入力される。水平転送部２には、これを駆動する２相の水平転送クロック信号が入力される。
これら水平転送部２および垂直転送部６は、半導体基板内の表面側に不純物が導入されて形成されたマイノリティ・キャリアの電位井戸と、誘電膜を介して基板上に繰り返し分離して形成された複数の電極（転送電極）とを有する。これらの転送部２，６には、その転送電極に対して上記した４相または２相の転送クロック信号がそれぞれ周期的に位相をずらして印加される。これら転送部３，７は、転送電極に印加される転送クロック信号に制御されて前記電位井戸のポテンシャル分布が順次変化し、この電位井戸内の電荷を転送クロック信号の位相ずれ方向に転送する、いわゆるシフトレジスタとして機能する。以下、垂直転送部を垂直転送レジスタ、水平転送部を水平転送レジスタという。
【００１７】
図２は、図１のＡ−Ａ線に沿った１画素分の水平方向断面図である。
このＣＣＤは、ｎ型のシリコン基板１０を有し、その表面上に、これより低い不純物濃度のｎ型（以下、ｎ- 型と表記）の第１エピタキシャル層１１が形成されている。第１エピタキシャル層１１は、単結晶シリコンの結晶成長により形成される。第１エピタキシャル層１１の表層の一部、すなわち撮像部１に対応した箇所にｐ型の半導体不純物領域１２が形成されている。図２に表れていない撮像部１以外の箇所では、第１エピタキシャル層１１の表層部にｐ型の半導体不純物領域１２が形成されていないため、表面にｎ型の第１エピタキシャル層１１が表れている。
そして、このｐ型の半導体不純物領域１２上、および、その周囲のｎ型の第１エピタキシャル層１１上に、第１エピタキシャル層１１より更に低濃度のｎ型（以下、ｎ--型と表記）の第２エピタキシャル層１３が形成されている。この第２エピタキシャル層１３が、本発明の“結晶成長層”に該当し、結晶成長法により形成される。
【００１８】
第２エピタキシャル層１３内の垂直転送レジスタ６に対応した位置に、電荷転送時に電位井戸を形成するｎ型の転送チャネル領域１５が形成されている。ｎ型転送チャネル領域１５は垂直転送方向に長く、撮像部１全体では、たとえば並行ストライプ状に形成されている。ｎ型転送チャネル領域１５の基板深部側に、ｐ+ 型の高濃度不純物領域１６が形成されている。このｐ+ 型高濃度不純物領域１６の存在により、基板バルク側で発生した電荷のｎ型転送チャネル領域１５への流入が防止され、その結果、とくにスミアが有効に抑制される。
なお、ｎ型の転送チャネル領域１５の基板表面側にもｐ型不純物領域を形成し、転送チャネルを埋め込み型としてもよい。この場合、基板表面準位による信号電荷のピンニングが防止され、垂直転送効率が向上する。
【００１９】
第２エピタキシャル層１３内の前記受光部４に対応した位置に、ｎ- 型の不純物領域（信号電荷蓄積領域）１８が形成されている。また、ｎ- 型の不純物領域１８の基板表面側には、正電荷が蓄積されるｐ++型不純物領域（正電荷蓄積領域）１９が形成されている。これらにより、基板垂直方向の断面がＰ++−Ｎ- −Ｎ--−Ｐ構造の、いわゆるＨＡＤ(Hole Accumulated Diode)センサと称されるフォトダイオードＰＤが形成されている。このフォトダイオードＰＤに入射された光が光電変換されて信号電荷（電子）を生成し、この信号電荷がｎ- 型の不純物領域１８内で一定時間蓄積される。また、入射光が強い場合に、余分な電荷はｐ型の不純物領域１２により形成されたＯＦＢ(Over Flow Barrier) から溢れ出し基板側に捨てられる。ＯＦＢの高さは基板１０に印加される基板電圧Ｖsub により変化させることができる。この基板電圧Ｖsub を変えることにより、信号電荷の蓄積量が変化し、蓄積時間を変更してシャッタ機能が実現される。
【００２０】
受光部４に対し図２より右側で隣接する他のセルの垂直転送部（不図示）との間、あるいは、前述した垂直転送部６に対し図２より左側で隣接する他のセルの受光部（不図示）との間に、ｐ+ 型の高濃度不純物領域からなるチャネルストップ領域１７が形成されている。チャネルストップ領域１７は、フォトダイオードＰＤを構成する不純物領域１８，１９の図２に表れていない他の２辺側にも延在している。これにより、水平方向および垂直方向のセル間で信号電荷の干渉が有効に防止されている。
【００２１】
垂直転送レジスタ６のｎ型の転送チャネル領域１５と受光部４のｎ+ 型の不純物領域１８との間に位置するｎ--型不純物領域が、読出ゲート領域となる。なお、この領域に、読出ゲートの電位障壁の高さを調整する低濃度なｐ型不純物領域を形成してもよい。
【００２２】
これらの各種不純物領域が形成されたｎ--型の第２エピタキシャル層１３上は誘電体膜１４により被覆されている。誘電体膜１４は、図２では単層に描かれているが、実際は、垂直レジスタ６，読み出しゲート部５およびチャネルストップ領域上で、上下の酸化膜（たとえば、二酸化珪素膜）と、その間に挟まれ電荷蓄積能力を有した窒化膜（たとえば、窒化珪素膜）とからなる三層構造の誘電体膜となっている。これは、主に読み出しゲート部のしきい値電圧を変化させて、アンチブルーミング特性の調整を可能にするためである。
この三層の誘電体膜１４が形成された、読出ゲート部５，垂直転送レジスタ６およびチャネルスットップ領域にかけては、たとえばポリシリコンからなる垂直転送電極２０が形成されている。この垂直転送電極２０は、とくに図示しないが、他のポリシリコン層からなる垂直転送電極と一部重なりながら垂直転送方向に繰り返して配置されている。また、垂直転送電極２０は、読出ゲート部５の制御用電極としても機能する。
垂直転送電極２０表面および受光部４における誘電体膜１４表面が、たとえばＰＳＧ，ＳｉＯ2 などからなる層間絶縁膜２１で覆われている。垂直転送電極２０の上面および側面を覆い受光部４上で開口する遮光膜２２が、層間絶縁膜２１上に形成されている。遮光膜２２は、例えばＡｌ，Ｗなどの金属材料からなる。
【００２３】
以下、このＣＣＤの製造方法について、図３（Ａ）から図６を参照して説明する。
ここで、図３（Ａ）〜（Ｃ）は撮像部全体に対応した断面図であり、図４から図６は、その１画素に対応した部分を拡大して示す水平転送方向の断面図である。
【００２４】
まず、図３（Ａ）に示すように、ＣＺ法により作製されたシリコン基板１０を用意する。シリコン基板１０は、たとえば、その主面が（１００）面であり、リンがドープされてｎ型の導電性を有し、その比抵抗が８〜１２Ω・ｃｍ程度とする。ここでは、シリコン基板１０の大きさを、直径８インチとした。
このシリコン基板１０上に結晶成長を行い、シリコン基板より低濃度のｎ- 型の第１エピタキシャル層１１を形成する。たとえば、枚葉式のＣＶＤ炉を用い１０３０℃の温度にて、比抵抗が４０〜５０Ω・ｃｍ程度のｎ- 型単結晶シリコンを８μｍほど成長させる。
【００２５】
図３（Ｂ）に示すように、このｎ- 型の第１エピタキシャル層１１の表層の一部に、ｐ型の不純物領域１２を形成する。具体的には、イオン注入時のスルー膜として用いる酸化膜を第１エピタキシャル層１１上形成し、この酸化膜上に撮像部１の全体を開口したマスク層を形成し、このマスク層を開口部を通してｐ型不純物を第１エピタキシャル層１１内にイオン注入する。たとえば、ホウ素イオンＢ+ をエネルギー７００ｅＶ，ドーズ１×１０11／ｃｍ-2にてイオン注入する。
その後、酸化膜を剥離する。
【００２６】
次に、図３（Ｃ）に示すように、ｐ型の不純物領域１２上と、その周囲に表出するｎ- 型の第１エピタキシャル層１１上とに、第１エピタキシャル層１１より低濃度で高抵抗のｎ--型の第２エピタキシャル層１３を結晶成長により形成する。たとえば、枚葉式のＣＶＤ炉を用い１１５０℃の温度にて、比抵抗が５００Ω・ｃｍより大きいｎ--型の単結晶シリコンを９〜１１μｍほど成長させる。
この第２エピタキシャル層１１の形成は、まず、製造ロットから先行ウエハを一枚選んで行う。
【００２７】
この先行ウエハに対し、図３（Ｄ）に示すＳＲ(Spreading Resistance)測定を行う。具体的には、この先行ウエハを斜め研磨してステインニング後、ＳＲ測定端子を動かし、表面からの距離の関数として抵抗の分布を調べる。この深さ方向の抵抗分布をキャリア濃度分布に変換した測定結果の例を、図７に示す。
図７に示すように、上記深さ方向のＳＲ分布の測定は、撮像部１以外のｐ型不純物領域１２が形成されていない箇所で行い、キャリア濃度に換算する。図７には、結晶成長面にＮ化があった場合の濃度分布と、結晶成長面にＮ化がなかった場合の濃度分布を重ねて示す。
【００２８】
前述したｐ型不純物領域１２の形成時に行った、洗浄，酸化，フォトリソグラフィ，イオン注入，酸化膜剥離の各工程、および、その結晶成長前の洗浄工程で、ｐ型不純物領域１２のドーパント不純物が汚染されていることがある。このことを、一般にＮ化というが、同じような汚染はｐ型不純物領域１２周囲の第１エピタキシャル層１１表面にもある。したがって、この汚染した面に、極めて低濃度（高抵抗）のエピタキシャル層１３を形成すると、その汚染の影響を受けて、高抵抗エピタキシャル層１３の界面近傍でｎ型が強まり、図７に示すようにキャリア濃度のピークが生じる。このピーク濃度Ｃ２の、Ｎ化がない場合の濃度曲線までの距離がＮ化による濃度増加分となる。
【００２９】
また、上記したＳＲ測定において、ｐ型不純物領域１２のピークキャリア濃度Ｃ１を測定しておく。本発明では、このｐ型不純物領域１２のピークキャリア濃度Ｃ１に対する、上記ピークキャリア濃度Ｃ２の比（Ｃ２／Ｃ１）を、エピタキシャル基板の良否を決めるパラメータをして用いる。このパラメータを用いる理由を、以下に述べる。
【００３０】
本発明者は、固体撮像素子の画素間混色不良がエピタキシャル基板の出来で左右されることから、混色不良の程度が良いものから悪いものまで広範囲に分布する様々な素子の履歴（プロセスデータ）を検討し、混色不良を起こした素子と同じロット内のウエハを調査した結果、Ｎ化が混色不良に大きく影響していることを突き止めた。そして、上述した濃度比（Ｃ２／Ｃ１）が、混色不良と極めて強い相関があることが見い出した。その相関図を、図８に示す。
図８は、１／３インチ，３８万画素のＣＣＤ固体撮像素子の混色不良がばらついているサンプルに着目し、その素子と同じウエハの典型的な混色不良率を縦軸とし、そのウエハと同じロット内の先行ウエハの濃度比（Ｃ２／Ｃ１）を横軸にとったグラフである。
【００３１】
このグラフから、濃度比（Ｃ２／Ｃ１）が高くなると、その値が０．２を境にして急激に混色不良率が増加することが判る。したがって、濃度比（Ｃ２／Ｃ１）を０．２以下とすることで混色不良率１％未満が達成できる。また、濃度比（Ｃ２／Ｃ１）が０．１の付近を境に混色不良が僅かずつ出始めている。したがって、より望ましくは、濃度比（Ｃ２／Ｃ１）を０．１以下とすることで混色不良率をほぼ０％に低減できる。
この濃度比（Ｃ２／Ｃ１）が０．２以下の条件では、所定のオーバーフローバリア高さとするための基板電圧Ｖsub の値が殆どばらつかないことを確認した。
【００３２】
この混色不良率と濃度比（Ｃ２／Ｃ１）との関係を、他の同じような構造を持つＣＣＤ固体撮像素子についても調べた。その結果、縦型オーバーフロードレイン構造を採用した場合、濃度比（Ｃ２／Ｃ１）がある境界値を越えると混色不良率が急増し、その境界値以下では基板電圧Ｖsub も安定しているという結論を得た。
【００３３】
上記理由により、図３（Ｄ）の濃度比（Ｃ２／Ｃ１）判断では、濃度比（Ｃ２／Ｃ１）が０．２以下の場合、その先行ウエハを行った結晶成長の装置の状態および条件が良好であると判断する。したがって、その合格した先行ウエハと同じロット内の他のウエハに対し、先行ウエハと同じ装置で同じ条件で、図３（Ｃ）に示す第２エピタキシャル層１３の形成を行う。
一方、濃度比（Ｃ２／Ｃ１）が０．２より大きい場合は、先行ウエハと同じ条件での結晶成長は行わない。そして、望ましくは、濃度比の大きさに応じて対処の仕方をかえるとよい。たとえば、濃度比が０．２を僅かに越える程度であれば、結晶成長時のＰＨ3 のドープ量などを調整することで濃度比を０．２以下にすることが可能である。しかし、濃度比がある程度の大きさまでなら、たとえば複数回洗浄するか別の洗浄法を採用するなど後続ウエハの洗浄条件を見直し、洗浄条件を単独で、あるいは成長条件と組み合せて変化させる。さらに濃度比が大きい場合は、ウエハを廃棄し、最初の第１エピタキシャル層の形成からやり直す。
なお、濃度比の判定基準は０．２以下に限らず、それより小さい値、たとえば０．１以下としてもよい。また、本例の第２エピタキシャル層１３は、フォトダイオードＰＤに赤外領域の感度を持たせるために厚く設定したが、高感度としない場合は薄くてもよい。
【００３４】
以上の工程により、第１導電型半導体（第１エピタキシャル層１１）に第２導電型半導体領域１２を有し、それらの上に第２エピタキシャル層１３を有したＣＣＤ固体撮像素子用のエピタキシャル基板が形成される。
【００３５】
図４では、まず、ｎ--型の第２エピタキシャル層１３の表面に、誘電体膜１４を形成する。誘電体膜１４は、たとえば二酸化珪素膜／窒化珪素膜／二酸化珪素膜の積層膜（ＯＮＯ膜）とする。
つぎに、ｎ--型の第２エピタキシャル層１３に各種不純物領域を形成する。具体的には、誘電体膜１４上に所定パターンのマスク層を形成し、このマスク層の開口部から誘電体膜１４をスルー膜としてｎ型またはｐ型の不純物を必要な条件にてイオン注入する。このマスク層の形成とイオン注入とを繰り返すことにより、垂直転送レジスタを構成するｎ型の転送チャネル領域１５、その下のｐ+ 型の高濃度不純物領域１６、およびｐ+ 型のチャネルストップ領域１７をそれぞれ形成する。
【００３６】
図５に示すように、誘電体膜１４上に転送電極２０を形成する。転送電極が２層の場合、第１多結晶シリコンの堆積とパターンニング、層間誘電体膜の形成、第２多結晶シリコンの堆積とパターンニングの順で行う。
【００３７】
図６に示すように、受光部４にｎ- 型の信号電荷蓄積領域１８を形成するためにｎ型不純物をイオン注入する。また、その上層にｐ+ 型の正電荷蓄積領域１９を形成するためにｐ型不純物をイオン注入する。このイオン注入は、ＯＮＯ膜（誘電体膜）１４を付けたままでもよいが、イオン注入に先立って転送電極２０をマスクとして受光部４のＯＮＯ膜１４を除去し、受光部４に単層の二酸化珪素膜を再度形成し、その単層の二酸化珪素膜をスルー膜として用いてもよい。あるいは、ＯＮＯ膜の最下層の二酸化珪素膜を残してイオン注入してもよい。
【００３８】
その後、必要に応じて活性化アニールを行う。
また、図２に示すように、転送電極２０上および受光部４の誘電体膜１４上に、たとえばＰＳＧまたはＳｉＯ2 からなる層間絶縁膜２１を堆積する。また、遮光膜２２となる金属膜を層間絶縁膜２１上に形成し、これをパターンニングして受光部４の上方で開口させる。
さらに、必要に応じて、層間絶縁膜，層内凹レンズ，カラーフィルタ，ＯＣＬ(On Chip Lens)を形成し、当該ＣＣＤを完成させる。
【００３９】
本発明の固体撮像装置の製造方法の実施形態は、上記の説明に限定されない。たとえば、ＣＺ基板に変えてＭＣＺ(Magnetic field Czochralski)法で成長させたＭＣＺ基板を用いてもよい。また、ＭＣＺ基板を用いた場合、第１エピタキシャル層１１を形成しないで、ＭＣＺ基板表面を中性子ドープしてシリコンを燐に変える処理をし、その第１導電型層にＯＦＢとなる第２導電型不純物領域１２を形成してもよい。なお、ＣＺ基板上に第１エピタキシャル層１１を形成する理由は、ＣＺ基板に直接ＯＦＢを形成すると、ＣＺ基板のドーパント濃度ムラ(striation) に起因して画像コントラストがばらつくからである。ＭＣＺ基板はこのようなドーパント濃度ムラが殆どないため、上記した方法により第１エピタキシャル層１１を省略することが可能となる。また、第１エピタキシャル層１１を設けた他の理由としては、いわゆるシャッタ電圧を調整するためである。その必要がなければ、ＭＣＺ基板を用いることを前提に第１エピタキシャル層１１の省略が可能となる。
【００４０】
エピタキシャル基板は、その形成に低抵抗基板を用いること、および／または、結晶成長に先立って低抵抗な埋め込み領域を形成することにより、エピタキシャル層より下方領域の直列抵抗を低くすることが可能である。そのため、エピタキシャル基板を用いると、素子内で所望のエネルギー障壁変化を生じさせるための駆動電圧および基板への印加電圧が低減され、低消費電力化に有利となる。
シリコンエピタキシャル基板の形成には、実用的な方法として化学気相成長（ＣＶＤ; Chemical Vapor Diposition)が用いられている。このＣＶＤは、ＳｉＣｌ4 あるいはＳｉＨＣｌ3 をソースガスとして用いる水素還元法、またはＳｉＨ2 Ｃｌ2 あるいはＳｉＨ4 をソースガスとして用いる熱分解法によって行われる。上記した第１および第２エピタキシャル層１１，１３の形成では、いずれの方法を用いてもよい。
【００４１】
また、第２導電型の不純物領域１２はイオン注入で形成したが、たとえば拡散法によっても形成できる。
【００４２】
上記の実施形態においては、第２エピタキシャル層１３内にｐ型ウエルを形成して、そのｐ型ウエル内にＣＣＤ固体撮像素子を形成してもよい。
また、ＣＣＤ以外の固体撮像装置、たとえば増幅型固体撮像装置やＣＭＯＳ型固体撮像装置等の製造にも本発明を適用し、画素間混色の抑制および基板電圧の安定化を図ることができる。
さらに、ＣＣＤ以外の固体撮像装置、さらに他の半導体装置であっても、結晶成長層を有し、その不純物濃度が低いなどの理由により結晶成長の界面付近で濃度異常が発生しやすい半導体装置に本発明は広く適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４３】
このウエハ評価方法は、ウエハプロセス内でのウエハの選別に限らず、ウエハ状態で出来上がった半製品、あるいは、パッケージングされて出来上がった固体撮像装置の製品に対する特性選別に応用できる。
具体的には、前記した濃度比（Ｃ２／Ｃ１）のデータをロットごとに蓄積しておく。ウエハ状態の半製品またはパッケージング後の製品の製造ロットは通常管理されているので、そのロットＮＯを調べれば、そのロットにおける濃度比（Ｃ２／Ｃ１）が分る。したがって、この濃度比が、たとえば０．２以下（または０．１以下）であることを、混色特性がよく基板電圧変動が小さい半製品または製品の選別基準とする。
これにより、その後の混色特性等の測定が効率よく行える。たとえば、混色特性のランク分けをする場合などでは選別効率が上がるし、濃度比０．１以下の場合に特定の測定項目を省略することも可能となる。
【００４４】
【発明の効果】
本発明の第１の観点に係る半導体装置の製造方法によれば、先行ウエハの濃度比検出結果を見て、その後の後続ウエハの結晶成長の条件に反映させたり処分を決めることができる。このため、結晶成長層の品質が高く半導体装置の特性が良く、大量の不良発生を有効に防止して、歩留りの向上を図り、製造コストを抑制することができる。また、半導体装置の製造工程の速い段階で適切な処置が取られるため、生産計画が立てやすくなる。
この製造方法を固体撮像装置に適用した場合、濃度比０．２以下を合格ウエハとすれば、混色不良を１％以下に低減できる。また、第２導電型の不純物領域により形成される電位障壁（いわゆるオーバーフローバリア）の高さを決めるために第１導電型半導体側から印加する電圧（いわゆる基板電圧）が安定する。つまり、一定の基板電圧を印加したときに、上記オーバーフローバリアの高さがばらつかない。
【００４５】
本発明の第２の観点に係る固体撮像装置の選別方法では、製造途中で得られた上記濃度比のデータを見て、完成後の固体撮像装置の特性選別ができる。これにより最終的な特性チェックの時間と費用を節約できる。
【図面の簡単な説明】
【図１】実施形態に係るＣＣＤの概略構成を示すブロック図である。
【図２】実施形態に係るＣＣＤに関し、図１のＡ−Ａ線に沿った１画素分の水平転送方向の断面図である。
【図３】（Ａ）〜（Ｃ）は、実施形態に係るＣＣＤの製造において、エピタキシャル基板の形成までを示す断面図である。（Ｄ）は、実施形態に係るＣＣＤの製造において、ＳＲ測定による濃度比判断の工程を表示した図である。
【図４】実施形態に係るＣＣＤの製造において、垂直転送部およびチャネルストップ領域で不純物領域の形成後を示す１画素分の水平転送方向の断面図である。
【図５】実施形態に係るＣＣＤの製造において、垂直転送電極形成後を示す１画素分の水平転送方向の断面図である。
【図６】実施形態に係るＣＣＤの製造において、受光部の不純物領域の形成後を示す１画素分の水平転送方向の断面図である。
【図７】本発明の実施形態に関し、ＳＲ測定に基づく深さ方向のキャリア濃度分布例を示すグラフ図である。
【図８】本発明の実施形態に関し、１／３インチ，３８万画素のＣＣＤ固体撮像素子の混色不良率と、対応する先行ウエハの濃度比（Ｃ２／Ｃ１）との関係を示すグラフである。
【符号の説明】
１…撮像部、２…水平転送部、３…出力部、４…受光部、５…読み出しゲート部、６…垂直転送部、７…画素、１０…シリコン基板（半導体基板）、１１…第１エピタキシャル層（第１導電型半導体）、１２…ｐ型不純物領域、１３…第２エピタキシャル層（結晶成長層）、１４，１４ａ…誘電体膜、１５…垂直転送チャネル領域、１６…高濃度不純物領域、１７…チャネルストップ領域、１８…信号電荷蓄積領域、１９…正電荷蓄積領域、２０…垂直転送電極、２１…層間絶縁膜、２２…遮光膜。
Claims (9)
- 第１導電型半導体の表層の一部に第２導電型の半導体領域を形成し、第２導電型の半導体領域上と、その周囲の第１導電型半導体上とに、第１，第２導電型または真性の半導体からなる結晶成長層を結晶成長させる結晶成長の工程を含み、
該結晶成長の工程が以下の諸工程、すなわち、
半導体装置の製造ロットを構成する複数のウエハのうち一枚を先行して結晶成長し、
上記第２導電型の半導体領域のピークキャリア濃度（Ｃ１）と、上記結晶成長層と上記第１導電型半導体との境界の近傍にできた濃度異常変化のピークキャリア濃度（Ｃ２）とを、上記先行して結晶成長したウエハで実測し、
上記２つのピークキャリア濃度の比（Ｃ２／Ｃ１）が所定値以下のときに、上記製造ロット内の他のウエハを、上記先行したウエハと同じ条件で結晶成長する、
各工程を含む半導体装置の製造方法。 - 上記ピークキャリア濃度の比（Ｃ２／Ｃ１）が所定値より大きいとき、その値に応じて、前処理を含む結晶成長に関係する諸条件のうち少なくとも一つの条件を上記先行したウエハの結晶成長時から変えて、上記製造ロット内の他のウエハを結晶成長する
請求項１記載の半導体装置の製造方法。 - 上記半導体装置は固体撮像装置であり、
上記第１導電型半導体は、上記固体撮像装置の第１導電型半導体基板または半導体基板上に形成した第１導電型の半導体層であり、
上記製造方法が以下の諸工程、すなわち、
第２導電型不純物を第１導電型半導体にイオン注入して、オーバフローバリア層として機能する上記第２導電型の半導体領域を形成し、
上記先行ウエハの結晶成長，上記２つのピークキャリア濃度の測定および他のウエハの結晶成長を含む上記結晶成長の工程を実行し、
上記結晶成長層に固体撮像素子を形成する
各工程を含む請求項１記載の半導体装置の製造方法。 - 上記結晶成長層の不純物濃度が、上記第２導電型の半導体領域の第２導電型不純物の濃度より低い
請求項１記載の半導体装置の製造方法。 - 上記結晶成長層の不純物濃度が、上記第２導電型の半導体領域の第２導電型不純物の濃度より低い
請求項３記載の半導体装置の製造方法。 - 上記結晶成長層を、その上面より入射した赤外光が十分吸収される範囲の所定厚さまで成長させる
請求項３記載の半導体装置の製造方法。 - 上記結晶成長の良否を決める判定基準に用いた上記ピークキャリア濃度の比（Ｃ２／Ｃ１）の値が０．２である
請求項３記載の半導体装置の製造方法。 - 第１導電型半導体の表層の一部に第２導電型の半導体領域を形成し、第２導電型の半導体領域上と、その周囲の第１導電型半導体上とに、第１，第２導電型または真性の半導体からなる結晶成長層を結晶成長させる結晶成長の工程を含むプロセスを経て製造された固体撮像装置の選別方法であって、
上記結晶成長の工程が以下の諸工程、すなわち、
半導体装置の製造ロットを構成し同じ条件の同じ製造装置を用いて製造される複数のウエハのうち一枚を先行して結晶成長し、
上記第２導電型の半導体領域のピークキャリア濃度（Ｃ１）と、上記結晶成長層と上記第１導電型半導体との境界の近傍で上記結晶成長層内にできた濃度異常変化のピークキャリア濃度（Ｃ２）とを、上記先行して結晶成長したウエハで実測する
各工程を含み、
完成後の固体撮像装置の特性の選別時に、上記２つのピークキャリア濃度の比（Ｃ２／Ｃ１）を選別基準の一つに用いる
固体撮像装置の選別方法。 - 固体撮像素子が形成された上記結晶成長層の不純物濃度が、オーバフローバリア層として機能する上記第２導電型の半導体領域の第２導電型不純物の濃度より低く、かつ、上記結晶成長層の厚さが、その上面より入射した赤外光が十分吸収される範囲内の所定厚さに設定されている固体撮像装置の選別において、上記ピークキャリア濃度の比（Ｃ２／Ｃ１）の値０．２を、混色特性が良いと予測されるウエハの選別基準の一つに用いる
請求項８記載の固体撮像装置の選別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001088405A JP4639502B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体装置の製造方法および固体撮像装置の選別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001088405A JP4639502B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体装置の製造方法および固体撮像装置の選別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289534A JP2002289534A (ja) | 2002-10-04 |
| JP4639502B2 true JP4639502B2 (ja) | 2011-02-23 |
Family
ID=18943504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001088405A Expired - Fee Related JP4639502B2 (ja) | 2001-03-26 | 2001-03-26 | 半導体装置の製造方法および固体撮像装置の選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4639502B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109021A (ja) * | 2003-09-29 | 2005-04-21 | Sony Corp | 固体撮像素子 |
| US7323731B2 (en) | 2003-12-12 | 2008-01-29 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system |
| JP4714528B2 (ja) * | 2005-08-18 | 2011-06-29 | 富士フイルム株式会社 | 固体撮像素子の製造方法および固体撮像素子 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311994A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2001035793A (ja) * | 1999-07-19 | 2001-02-09 | Hitachi Cable Ltd | 化合物半導体装置の製造方法 |
| JP2001053011A (ja) * | 1999-06-02 | 2001-02-23 | Japan Energy Corp | 化合物半導体ウエーハ及びこれを用いた半導体デバイス |
| JP2001060680A (ja) * | 1999-08-23 | 2001-03-06 | Sony Corp | 固体撮像素子およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0733319B2 (ja) * | 1987-03-10 | 1995-04-12 | 三井東圧化学株式会社 | 単結晶薄膜の製法 |
| JP2937342B2 (ja) * | 1989-03-29 | 1999-08-23 | 株式会社東芝 | アバランシェ型受光素子の製造方法 |
| JPH05198648A (ja) * | 1992-01-18 | 1993-08-06 | Sony Corp | 異常解析装置 |
| JPH06244257A (ja) * | 1993-02-16 | 1994-09-02 | Ricoh Co Ltd | 半導体基板不純物濃度の決定方法 |
| JPH07230955A (ja) * | 1994-02-18 | 1995-08-29 | Hitachi Ltd | 気相成長方法とその装置 |
| JPH10135290A (ja) * | 1996-10-25 | 1998-05-22 | Hitachi Cable Ltd | 発光ダイオード用エピタキシャルウエハの評価方法 |
| JPH11289076A (ja) * | 1998-04-02 | 1999-10-19 | Sony Corp | 固体撮像素子 |
-
2001
- 2001-03-26 JP JP2001088405A patent/JP4639502B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000311994A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2001053011A (ja) * | 1999-06-02 | 2001-02-23 | Japan Energy Corp | 化合物半導体ウエーハ及びこれを用いた半導体デバイス |
| JP2001035793A (ja) * | 1999-07-19 | 2001-02-09 | Hitachi Cable Ltd | 化合物半導体装置の製造方法 |
| JP2001060680A (ja) * | 1999-08-23 | 2001-03-06 | Sony Corp | 固体撮像素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289534A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8354693B2 (en) | Solid state imaging device and method for fabricating the same | |
| Lulé et al. | Sensitivity of CMOS based imagers and scaling perspectives | |
| US6746939B2 (en) | Production method for solid imaging device | |
| EP1681722B1 (en) | Multilayered semiconductor substrate and image sensor formed thereon for improved infrared response | |
| EP2345079B1 (en) | Back-illuminated cmos image sensors | |
| US20100233869A1 (en) | Method of fabricating epi-wafer, epi-wafer fabricated by the method, and image sensor fabricated using the epi-wafer | |
| KR20060028429A (ko) | 이미지 센서의 맞춤형 게이트 일함수 | |
| CN108183113B (zh) | 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法 | |
| JP4639502B2 (ja) | 半導体装置の製造方法および固体撮像装置の選別方法 | |
| JP2009111118A (ja) | 裏面照射型固体撮像素子およびその製造方法 | |
| WO2005119785A1 (en) | Vertical color filter sensor group and semiconductor integrated circuit fabrication method for fabricating same | |
| JPH0570946B2 (ja) | ||
| JPS61141175A (ja) | 半導体光検出装置 | |
| CN1943041A (zh) | 垂直的滤色片传感器组 | |
| JPH0570945B2 (ja) | ||
| JP2641416B2 (ja) | 光電変換装置 | |
| CN114078895B (zh) | 具有穿硅鳍片转移门的图像传感器 | |
| KR100262006B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| JPS61187267A (ja) | 固体撮像装置 | |
| US20240194719A1 (en) | Floating diffusion region formed via shared photomask and methods thereof | |
| JP2005026717A (ja) | 固体撮像素子 | |
| JP2007129031A (ja) | 半導体装置およびその評価方法 | |
| JPH05145108A (ja) | 光電変換装置の駆動方法 | |
| JPH05190825A (ja) | 固体撮像素子 | |
| JPH05145110A (ja) | 光電変換装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |