JPH07230955A - 気相成長方法とその装置 - Google Patents
気相成長方法とその装置Info
- Publication number
- JPH07230955A JPH07230955A JP2087294A JP2087294A JPH07230955A JP H07230955 A JPH07230955 A JP H07230955A JP 2087294 A JP2087294 A JP 2087294A JP 2087294 A JP2087294 A JP 2087294A JP H07230955 A JPH07230955 A JP H07230955A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- substrate
- reaction chamber
- growth
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】成長前の基板を短時間で制御性良く温度調節
し、基板表面への不純物の付着を減少させてエピタキシ
ャル膜の欠陥を低減する。 【構成】クリーニングガス中で基板を高温に加熱するこ
とによって基板表面を清浄した後、基板を成長温度まで
降温する段階で、反応室を急激に減圧することにより基
板温度を短時間で成長温度まで降温する。 【効果】基板表面清浄化からエピタキシャル成長までの
基板の降温時間を大幅な短縮が可能となり、基板表面へ
の不純物付着を低減でき、かつキャリアのプロファイル
を急峻にできる。また、デバイスの熱履歴を減少するこ
とができる。さらに降温時間の短縮によりエピタキシャ
ル成長のスループットが向上する。
し、基板表面への不純物の付着を減少させてエピタキシ
ャル膜の欠陥を低減する。 【構成】クリーニングガス中で基板を高温に加熱するこ
とによって基板表面を清浄した後、基板を成長温度まで
降温する段階で、反応室を急激に減圧することにより基
板温度を短時間で成長温度まで降温する。 【効果】基板表面清浄化からエピタキシャル成長までの
基板の降温時間を大幅な短縮が可能となり、基板表面へ
の不純物付着を低減でき、かつキャリアのプロファイル
を急峻にできる。また、デバイスの熱履歴を減少するこ
とができる。さらに降温時間の短縮によりエピタキシャ
ル成長のスループットが向上する。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンエピタキシャ
ル膜の気相成長方法及びその装置に関する。
ル膜の気相成長方法及びその装置に関する。
【０００２】
【従来の技術】シリコンの気相エピタキシャル成長を行
う場合、従来はブイ エル エス アイ ファブリケー
ション プリンシプルズ ： シリコン アンド ガリ
ウムアルセナイド(VLSI FABRICATION PRINCIPLES：SILI
CON & GALLIUM ARSENIDE），ｐ．２２９で述べられてい
るように、エピタキシャル成長を行う反応室と、反応室
にクリーニングガスやシリコン系反応ガスを供給するガ
ス供給手段と、反応室内のガスを排気する真空排気手段
とを有しているエピタキシャル成長装置において、反応
室内に設けられたサセプタ上にシリコン基板を設置し、
Ｈ2 やＨＣｌ等のクリーニングガスを流した状態でＲＦ
コイルからの誘導加熱によりサセプタを加熱し、サセプ
タからの熱輻射等により基板を１０００℃以上に加熱す
ることにより表面の自然酸化膜を除去する。表面の自然
酸化膜を除去した後、基板を成長温度になるまで降温
し、Ｈ2 等のキャリアガスと共にシリコン系ガスを反応
室に流すことによりエピタキシャル成長を行ってきた。
う場合、従来はブイ エル エス アイ ファブリケー
ション プリンシプルズ ： シリコン アンド ガリ
ウムアルセナイド(VLSI FABRICATION PRINCIPLES：SILI
CON & GALLIUM ARSENIDE），ｐ．２２９で述べられてい
るように、エピタキシャル成長を行う反応室と、反応室
にクリーニングガスやシリコン系反応ガスを供給するガ
ス供給手段と、反応室内のガスを排気する真空排気手段
とを有しているエピタキシャル成長装置において、反応
室内に設けられたサセプタ上にシリコン基板を設置し、
Ｈ2 やＨＣｌ等のクリーニングガスを流した状態でＲＦ
コイルからの誘導加熱によりサセプタを加熱し、サセプ
タからの熱輻射等により基板を１０００℃以上に加熱す
ることにより表面の自然酸化膜を除去する。表面の自然
酸化膜を除去した後、基板を成長温度になるまで降温
し、Ｈ2 等のキャリアガスと共にシリコン系ガスを反応
室に流すことによりエピタキシャル成長を行ってきた。
【０００３】
【発明が解決しようとする課題】従来法の誘導加熱によ
り基板を加熱する気相成長方法では、成長温度よりも高
い温度で基板表面の自然酸化膜を除去した後、成長温度
まで基板温度を下げるために単に出力を下げて温度が下
がるまで放置していた。しかしこの方法では、サセプタ
の熱容量が大きいために温度の低下が非常に遅く、低温
でエピタキシャル成長を行おうとすると降温時間が長く
なるので、基板表面への不純物の再付着が起り、エピタ
キシャル膜の欠陥の原因となる不純物が界面に残留して
しまうという問題があった。
り基板を加熱する気相成長方法では、成長温度よりも高
い温度で基板表面の自然酸化膜を除去した後、成長温度
まで基板温度を下げるために単に出力を下げて温度が下
がるまで放置していた。しかしこの方法では、サセプタ
の熱容量が大きいために温度の低下が非常に遅く、低温
でエピタキシャル成長を行おうとすると降温時間が長く
なるので、基板表面への不純物の再付着が起り、エピタ
キシャル膜の欠陥の原因となる不純物が界面に残留して
しまうという問題があった。
【０００４】本発明の目的は、低温エピタキシャル成長
におけるエピタキシャル膜／基板界面の残留不純物濃度
を抑制する方法、及びその装置を提供することにある。
におけるエピタキシャル膜／基板界面の残留不純物濃度
を抑制する方法、及びその装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、基板表面清浄化を行う時の反応室圧力と
エピタキシャル成長時の反応室圧力との差を利用し、基
板表面清浄化が終了した時点で瞬間的に反応室を減圧す
ることにより短時間で基板温度を成長温度まで下げ、基
板表面への不純物の付着を防止する方法である。
成するために、基板表面清浄化を行う時の反応室圧力と
エピタキシャル成長時の反応室圧力との差を利用し、基
板表面清浄化が終了した時点で瞬間的に反応室を減圧す
ることにより短時間で基板温度を成長温度まで下げ、基
板表面への不純物の付着を防止する方法である。
【０００６】
【作用】エピタキシャル成長前の基板表面清浄化のため
にＨ2 ，ＨＣｌ等のクリーニングガス中で基板を高温に
加熱した後、成長温度まで基板を降温する段階で、クリ
ーニングガスの供給を停止するのに加えて真空排気装置
により反応室を急激に減圧する。その結果、熱力学の法
則により、反応室の圧力低下とともに温度は急激に低下
するため、あらかじめ圧力変化から温度の低下量を計算
しておけば、非常に短時間で、且つ制御性良く基板温度
を成長温度まで下げることができる。
にＨ2 ，ＨＣｌ等のクリーニングガス中で基板を高温に
加熱した後、成長温度まで基板を降温する段階で、クリ
ーニングガスの供給を停止するのに加えて真空排気装置
により反応室を急激に減圧する。その結果、熱力学の法
則により、反応室の圧力低下とともに温度は急激に低下
するため、あらかじめ圧力変化から温度の低下量を計算
しておけば、非常に短時間で、且つ制御性良く基板温度
を成長温度まで下げることができる。
【０００７】
【実施例】図１は、本発明をシリコンのエピタキシャル
成長に適用した場合のシーケンスとそれに伴う基板温度
を示したものであり、図２は従来法でのエピタキシャル
成長のシーケンスとそれに伴う基板温度である。図３に
はシリコンのエピタキシャル成長を誘導加熱によって行
う気相成長装置の断面図を示してある。
成長に適用した場合のシーケンスとそれに伴う基板温度
を示したものであり、図２は従来法でのエピタキシャル
成長のシーケンスとそれに伴う基板温度である。図３に
はシリコンのエピタキシャル成長を誘導加熱によって行
う気相成長装置の断面図を示してある。
【０００８】シリコン基板５を１×１０-6Ｐａ以下の超
高真空に保たれた成長室１に導入し、サセプタ４上に設
置する。エアバルブ７を開け、ガスノズル６を通して成
長室１にＨ2 を４ｌ／min 導入し、圧力制御バルブ１２
を用いて成長室内を１０００Ｐａの圧力に保った後、ワ
ークコイル２に高周波電流を流してサセプタ４を加熱
し、その熱伝導で基板５を８５０℃に加熱する。
高真空に保たれた成長室１に導入し、サセプタ４上に設
置する。エアバルブ７を開け、ガスノズル６を通して成
長室１にＨ2 を４ｌ／min 導入し、圧力制御バルブ１２
を用いて成長室内を１０００Ｐａの圧力に保った後、ワ
ークコイル２に高周波電流を流してサセプタ４を加熱
し、その熱伝導で基板５を８５０℃に加熱する。
【０００９】基板表面にある自然酸化膜を除去した後、
ワークコイル２の出力を調整しサセプタ４の温度を下げ
始める。エアバルブ７を閉めるのと同時に圧力制御バル
ブ１２，ゲートバルブ１１を順に全開にして成長室１を
１０００Ｐａから１×10-5Ｐａまで急速に減圧する。こ
の急減圧により、通常の基板温度下降速度０.３℃／sec
に対して５.０℃／secという高速で基板が冷却され
る。その結果、減圧開始から数十秒で成長温度まで基板
温度が下がり、エアバルブ８を開けて成長ガスを成長室
１に導入し、エピタキシャル成長を開始する。
ワークコイル２の出力を調整しサセプタ４の温度を下げ
始める。エアバルブ７を閉めるのと同時に圧力制御バル
ブ１２，ゲートバルブ１１を順に全開にして成長室１を
１０００Ｐａから１×10-5Ｐａまで急速に減圧する。こ
の急減圧により、通常の基板温度下降速度０.３℃／sec
に対して５.０℃／secという高速で基板が冷却され
る。その結果、減圧開始から数十秒で成長温度まで基板
温度が下がり、エアバルブ８を開けて成長ガスを成長室
１に導入し、エピタキシャル成長を開始する。
【００１０】図４，図５は本発明を用いて成長させたエ
ピタキシャル膜／基板界面の不純物濃度分布と、従来法
を用いた場合の不純物濃度分布とを比較したものであ
る。これらの図より、酸素，炭素とも成長前に短時間で
基板を降温した本発明の方が長時間かけて降温したもの
よりも界面の濃度が低いことが分かる。
ピタキシャル膜／基板界面の不純物濃度分布と、従来法
を用いた場合の不純物濃度分布とを比較したものであ
る。これらの図より、酸素，炭素とも成長前に短時間で
基板を降温した本発明の方が長時間かけて降温したもの
よりも界面の濃度が低いことが分かる。
【００１１】図６に示す他の実施例では、基板表面清浄
化を行った後、定常時にエピタキシャル成長温度になる
ように高周波電源の出力を調整して基板を降温してい
き、基板温度が減圧に伴う温度下降分だけエピタキシャ
ル成長時の温度よりも高い温度まで下がった時点で反応
室の減圧を開始する。すると反応室の減圧が終了した時
点で基板はエピタキシャル成長温度になるので、そのま
ま反応室にシリコン系ガスを流すことによりエピタキシ
ャル成長を行うことができる。
化を行った後、定常時にエピタキシャル成長温度になる
ように高周波電源の出力を調整して基板を降温してい
き、基板温度が減圧に伴う温度下降分だけエピタキシャ
ル成長時の温度よりも高い温度まで下がった時点で反応
室の減圧を開始する。すると反応室の減圧が終了した時
点で基板はエピタキシャル成長温度になるので、そのま
ま反応室にシリコン系ガスを流すことによりエピタキシ
ャル成長を行うことができる。
【００１２】次に図７を用いて他の実施例を説明する。
第１の実施例ではエアバルブ７を閉じ真空排気装置１０
で排気し始めてから減圧できるまでに時間がかかってい
た。そこで成長室１とゲートバルブ１５で仕切られ、独
立した真空排気装置１４で超高真空に保つことができる
減圧室１３を設けることにより、エアバルブ７を閉める
のと同時にゲートバルブ１５を開けただけで反応室の圧
力が大幅に下がり排気に要する時間が大幅に短縮でき
る。そしてすぐにゲートバルブ１５を閉じ、ゲートバル
ブ１１を開け、エアバルブ８を開けて成長ガスを反応室
１に導入し、エピタキシャル成長を開始する。
第１の実施例ではエアバルブ７を閉じ真空排気装置１０
で排気し始めてから減圧できるまでに時間がかかってい
た。そこで成長室１とゲートバルブ１５で仕切られ、独
立した真空排気装置１４で超高真空に保つことができる
減圧室１３を設けることにより、エアバルブ７を閉める
のと同時にゲートバルブ１５を開けただけで反応室の圧
力が大幅に下がり排気に要する時間が大幅に短縮でき
る。そしてすぐにゲートバルブ１５を閉じ、ゲートバル
ブ１１を開け、エアバルブ８を開けて成長ガスを反応室
１に導入し、エピタキシャル成長を開始する。
【００１３】図８はさらに他の実施例を示す。本実施例
では、反応室を複数の真空排気装置１０，１７，１８，
１９を直列，並列、又はそれらの複合としてつないで排
気することにより、排気能力を大幅に上げてクリーニン
グガスの急速排気を行ってさらに降温時間の短縮を行う
ことができる。さらに反応室の真空度を向上させ不純物
ガスの分圧を下げることができ、基板表面に付着する不
純物濃度も減らすことができる。
では、反応室を複数の真空排気装置１０，１７，１８，
１９を直列，並列、又はそれらの複合としてつないで排
気することにより、排気能力を大幅に上げてクリーニン
グガスの急速排気を行ってさらに降温時間の短縮を行う
ことができる。さらに反応室の真空度を向上させ不純物
ガスの分圧を下げることができ、基板表面に付着する不
純物濃度も減らすことができる。
【００１４】
【発明の効果】本発明によれば、非常に短時間で基板を
降温することができるので基板表面への不純物の再付着
を低減しながら低温でのエピタキシャル成長が可能にな
る。さらに基板表面への不純物再付着を低減することか
ら、エピタキシャル膜の積層欠陥を減少できる。さらに
低温でエピタキシャル成長ができるためキャリアのプロ
ファイルを非常に急峻にすることができる。さらに基板
の降温時間が大幅に短縮されて基板の熱履歴を減少する
ことができる。さらに降温時間の短縮によりエピタキシ
ャル成長のスループットが向上する。
降温することができるので基板表面への不純物の再付着
を低減しながら低温でのエピタキシャル成長が可能にな
る。さらに基板表面への不純物再付着を低減することか
ら、エピタキシャル膜の積層欠陥を減少できる。さらに
低温でエピタキシャル成長ができるためキャリアのプロ
ファイルを非常に急峻にすることができる。さらに基板
の降温時間が大幅に短縮されて基板の熱履歴を減少する
ことができる。さらに降温時間の短縮によりエピタキシ
ャル成長のスループットが向上する。
【図１】本発明によるエピタキシャル成長のシーケンス
と基板温度の関係の説明図。
と基板温度の関係の説明図。
【図２】従来例のエピタキシャル成長のシーケンスと基
板温度の関係の説明図。
板温度の関係の説明図。
【図３】気相成長装置の断面図。
【図４】エピタキシャル膜／基板界面の酸素濃度の特性
図。
図。
【図５】エピタキシャル膜／基板界面の炭素濃度の特性
図。
図。
【図６】本発明の他の実施例によるエピタキシャル成長
のシーケンスと基板温度の関係の説明図。
のシーケンスと基板温度の関係の説明図。
【図７】減圧室を設けた気相成長装置の断面図。
【図８】複数の真空排気装置を設けた気相成長装置の断
面図。
面図。
１…反応室、２…高周波ワークコイル、３…ワークコイ
ルカバー、４…サセプタ、５…基板、６…ガスノズル、
７…クリーニングガス用エアバルブ、８…成長ガス用エ
アバルブ、９…マスフローコントローラ、１０，１４，
１７，１８，１９…真空排気装置、１１，１５，１６，
２０…ゲートバルブ、１２…圧力制御バルブ、１３…減
圧室。
ルカバー、４…サセプタ、５…基板、６…ガスノズル、
７…クリーニングガス用エアバルブ、８…成長ガス用エ
アバルブ、９…マスフローコントローラ、１０，１４，
１７，１８，１９…真空排気装置、１１，１５，１６，
２０…ゲートバルブ、１２…圧力制御バルブ、１３…減
圧室。
Claims (4)
- 【請求項１】半導体基板を誘導加熱により加熱し、シリ
コン系ガスを分解させてシリコンのエピタキシャル成長
を行う気相成長方法において、前記半導体基板をクリー
ニングガス中でエピタキシャル成長時よりも高温に加熱
して表面の自然酸化膜を除去する工程，クリーニングガ
スの供給を停止する工程，反応室内の前記クリーニング
ガスを強制排気して反応室を減圧することにより前記半
導体基板の温度を下げる工程，前記反応室にシリコン系
ガスを流してエピタキシャル成長を行う工程を含むこと
を特徴とする気相成長方法。 - 【請求項２】請求項１において、前記反応室の減圧によ
り前記半導体基板の温度をエピタキシャル成長温度まで
下げる気相成長方法。 - 【請求項３】クリーニングガス供給停止と同時に反応室
との間を隔てているバルブを開けて前記反応室の圧力を
下げるための減圧室を有することを特徴とする半導体製
造装置。 - 【請求項４】反応室内のガスを短時間で排気するための
真空排気装置を複数個設けたことを特徴とする半導体製
造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2087294A JPH07230955A (ja) | 1994-02-18 | 1994-02-18 | 気相成長方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2087294A JPH07230955A (ja) | 1994-02-18 | 1994-02-18 | 気相成長方法とその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230955A true JPH07230955A (ja) | 1995-08-29 |
Family
ID=12039268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2087294A Pending JPH07230955A (ja) | 1994-02-18 | 1994-02-18 | 気相成長方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230955A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000328246A (ja) * | 1999-03-17 | 2000-11-28 | Anelva Corp | 窒化チタン薄膜の作製方法及び作製装置 |
| JP2002050579A (ja) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体基板の製造方法及びその使用 |
| JP2002289534A (ja) * | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
| WO2003060970A1 (fr) * | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Procede de fabrication d'un dispositif de circuit integre a semi-conducteur |
-
1994
- 1994-02-18 JP JP2087294A patent/JPH07230955A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000328246A (ja) * | 1999-03-17 | 2000-11-28 | Anelva Corp | 窒化チタン薄膜の作製方法及び作製装置 |
| JP2002050579A (ja) * | 2000-05-25 | 2002-02-15 | Wacker Siltronic G Fuer Halbleitermaterialien Ag | 半導体基板の製造方法及びその使用 |
| JP2002289534A (ja) * | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
| WO2003060970A1 (fr) * | 2002-01-09 | 2003-07-24 | Renesas Technology Corp. | Procede de fabrication d'un dispositif de circuit integre a semi-conducteur |
| US7163849B2 (en) | 2002-01-09 | 2007-01-16 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4644943B2 (ja) | 処理装置 | |
| JP3954833B2 (ja) | バッチ式真空処理装置 | |
| JPH02225399A (ja) | エピタキシャル成長方法および成長装置 | |
| JPH01301589A (ja) | 半導体材料のエピタキシャル成長方法 | |
| JP3312553B2 (ja) | シリコン単結晶およびシリコン単結晶薄膜の製造方法 | |
| JPH07230955A (ja) | 気相成長方法とその装置 | |
| JP2003309070A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2663583B2 (ja) | シリコン基板上のヘテロエピタキシャル膜の製造方法 | |
| JPH05326477A (ja) | 半導体基板表面のハロゲン除去方法 | |
| JP3374256B2 (ja) | 熱処理装置及びそのクリーニング方法 | |
| JP3986202B2 (ja) | 選択成長方法 | |
| JP4319723B2 (ja) | エピタキシャル成長方法 | |
| CN112885708B (zh) | 一种碳化硅同质外延材料的制备方法 | |
| JPH05139881A (ja) | 分子線エピタキシヤル成長法およびその装置 | |
| JPH01212296A (ja) | Ｓｉ基板上への３―５族化合物半導体結晶の成長方法 | |
| JPH07153685A (ja) | 歪ヘテロ超格子構造の薄膜形成方法 | |
| JPH118226A (ja) | 半導体基板表面の清浄化方法及びその装置 | |
| JP2003183837A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2671360B2 (ja) | 反応性ガスエッチング方法 | |
| JPH04369224A (ja) | 半導体ウェハの洗浄方法 | |
| CN115295412A (zh) | 碳化硅器件高温快速热处理工艺及其装置 | |
| JP2000351694A (ja) | 混晶膜の気相成長方法およびその装置 | |
| JPS6179230A (ja) | 半導体基板の処理方法 | |
| JP3326595B2 (ja) | 薄膜の気相成長方法および気相成長装置 | |
| JPH0355826A (ja) | 気相成長方法 |