JPS6179230A - 半導体基板の処理方法 - Google Patents
半導体基板の処理方法Info
- Publication number
- JPS6179230A JPS6179230A JP20041684A JP20041684A JPS6179230A JP S6179230 A JPS6179230 A JP S6179230A JP 20041684 A JP20041684 A JP 20041684A JP 20041684 A JP20041684 A JP 20041684A JP S6179230 A JPS6179230 A JP S6179230A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- gas
- chamber
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 63
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 239000002245 particle Substances 0.000 claims abstract description 5
- 230000001443 photoexcitation Effects 0.000 claims description 5
- 238000011109 contamination Methods 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 238000001179 sorption measurement Methods 0.000 abstract description 10
- 150000002500 ions Chemical class 0.000 abstract description 8
- 230000010355 oscillation Effects 0.000 abstract 1
- 230000007935 neutral effect Effects 0.000 description 10
- 238000010849 ion bombardment Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 102000016942 Elastin Human genes 0.000 description 1
- 108010014258 Elastin Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920002549 elastin Polymers 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体基板のドライエツチングにおける基板
処理方法に関するものである。
処理方法に関するものである。
（従来の技術）
近年化合物半導体を用いたトランジスター、ダイオード
などの電子デバイス及びレーザ、発光ダイオード、光検
知器などの光デバイスの利用が高まり、単体デバイスの
みならず多数のデバイスを一つの基板上に一体化して形
成した集積回路の実用化が望まれている。
などの電子デバイス及びレーザ、発光ダイオード、光検
知器などの光デバイスの利用が高まり、単体デバイスの
みならず多数のデバイスを一つの基板上に一体化して形
成した集積回路の実用化が望まれている。
このようなデバイスの製造にはドライエツチングが欠か
せない技術となっている。ドライエツチングは強酸など
を用いたウェットエツチングに較べて均一性の良い微細
加工が可能であること、廃液処理の問題がないこと、エ
ツチングに気体を用いているため真空チャンバー内で試
料を加工することができ、大気により試料表面が酸化さ
れたり汚染されたりする問題が防げるなどの利点を有し
ている。
せない技術となっている。ドライエツチングは強酸など
を用いたウェットエツチングに較べて均一性の良い微細
加工が可能であること、廃液処理の問題がないこと、エ
ツチングに気体を用いているため真空チャンバー内で試
料を加工することができ、大気により試料表面が酸化さ
れたり汚染されたりする問題が防げるなどの利点を有し
ている。
現在ドライエツチングとしては平行平板のグロー放電に
よるプラズマを用いた反応性イオンエツチングや放電室
とエツチング室とを独立して設け、イオンと中性ラジカ
ルを利用した反応性イオンビームエツチングが知られて
いる。更に、最近では放電プラズマを利用する代りに１
光を基板もしくは基板をとりまく反応性ガスに照射し、
これにより発生した中性ラジカルを用いて行う光励起エ
ツチングが提案されている。
よるプラズマを用いた反応性イオンエツチングや放電室
とエツチング室とを独立して設け、イオンと中性ラジカ
ルを利用した反応性イオンビームエツチングが知られて
いる。更に、最近では放電プラズマを利用する代りに１
光を基板もしくは基板をとりまく反応性ガスに照射し、
これにより発生した中性ラジカルを用いて行う光励起エ
ツチングが提案されている。
ドライエツチングは基板表面を所望のパターンに微細加
工する技術であり、基板の加工表面の損傷や汚染が存在
しないことが望ましい。
工する技術であり、基板の加工表面の損傷や汚染が存在
しないことが望ましい。
（発明が解決しようとする問題点）
しかしながら、現在のドライエツチング技術の問題点の
一つに、エツチングガスまたは残留ガスによる加工表面
の汚染がある。前記反応性イオンエツチングや光励起エ
ツチングでは反応性ガスの使用ガス圧が０．１〜１０
）−ルと高いため、高濃度の中性ラジカルが加工表面に
吸着、堆積することがしばしばある。また、反応性イオ
ンビームエツチングの場合は到達ガス及び反応性ガス圧
が例えば１「７及び１ｆｆ４トールと前記のエツチング
法に較べて２桁ないし５桁低く、従って中性ラジカルに
よる加工表面汚染度もそれだけ低い。しかしそれでもエ
ツチング終了後基板処理室を高真空に排気する間、加工
表面に吸着する反応ガスによる汚染層が基板に形成する
電子または光デバイスの特性を劣化せしめることがある
。例えば半導体基板としてＧ（ＩＡｌｌを用い、エツチ
ングガスとしてＣｔ、を用いた反応性イオンビームエツ
チングでは反応性ガス圧が１σ４トールと低くても加工
表面にａｔが吸着し易く、従ってこのままの状態では加
工表面に電極材料を付着したり、エピタキシャル結晶成
長を行うことに問題があった。
一つに、エツチングガスまたは残留ガスによる加工表面
の汚染がある。前記反応性イオンエツチングや光励起エ
ツチングでは反応性ガスの使用ガス圧が０．１〜１０
）−ルと高いため、高濃度の中性ラジカルが加工表面に
吸着、堆積することがしばしばある。また、反応性イオ
ンビームエツチングの場合は到達ガス及び反応性ガス圧
が例えば１「７及び１ｆｆ４トールと前記のエツチング
法に較べて２桁ないし５桁低く、従って中性ラジカルに
よる加工表面汚染度もそれだけ低い。しかしそれでもエ
ツチング終了後基板処理室を高真空に排気する間、加工
表面に吸着する反応ガスによる汚染層が基板に形成する
電子または光デバイスの特性を劣化せしめることがある
。例えば半導体基板としてＧ（ＩＡｌｌを用い、エツチ
ングガスとしてＣｔ、を用いた反応性イオンビームエツ
チングでは反応性ガス圧が１σ４トールと低くても加工
表面にａｔが吸着し易く、従ってこのままの状態では加
工表面に電極材料を付着したり、エピタキシャル結晶成
長を行うことに問題があった。
この発明は上述のような従来の問題点に着目してなされ
たものであって、ドライエツチング後に半導体基板表面
に堆積する反応ガスによる汚染層の形成を抑制し、成る
いは堆積した汚染層を除去して清浄表面とする半導体基
板のドライエツチング処理方法を提供することを目的と
するものである。
たものであって、ドライエツチング後に半導体基板表面
に堆積する反応ガスによる汚染層の形成を抑制し、成る
いは堆積した汚染層を除去して清浄表面とする半導体基
板のドライエツチング処理方法を提供することを目的と
するものである。
（問題点を解決するための手段）
この発明による半導体基板のドライエツチング処理方法
は真空室内において放電プラズマまたは光励起により活
性化されたガスを用いて半導体基板にエツチングを行い
、エツチングを完了後基板を活性化されたガス粒子が基
板表面から脱離する温度に加熱し、その温度を保持した
状態で真空室内の次工程処理室へ輸送し、温度を調整し
た後に結晶成長、電極蒸着などの処理を行うことを特徴
とする。
は真空室内において放電プラズマまたは光励起により活
性化されたガスを用いて半導体基板にエツチングを行い
、エツチングを完了後基板を活性化されたガス粒子が基
板表面から脱離する温度に加熱し、その温度を保持した
状態で真空室内の次工程処理室へ輸送し、温度を調整し
た後に結晶成長、電極蒸着などの処理を行うことを特徴
とする。
であって、両室の境界面に穿設されｆｃ開口部には多孔
状のイオン引き出し電極７．ｒが設けら、：れている。
状のイオン引き出し電極７．ｒが設けら、：れている。
エツチング室−の電極の下部には牛″導体基板２を支持
する試料支持台６がある。エツチング屋−の両端には榴
送管が接続し、ゲートパルプよ、ぶがそれぞれ設けられ
、前工程処理属及び次工程処理室と気密に＊続している
。
する試料支持台６がある。エツチング屋−の両端には榴
送管が接続し、ゲートパルプよ、ぶがそれぞれ設けられ
、前工程処理属及び次工程処理室と気密に＊続している
。
エツチング室λの支持台乙には半導体基板２を設置し、
ゲートパルプｊ、ｊｔ−締め、排気管／３によル憲円を
真空とする。放電呈ｌに反応ガスをガス供給管３よル導
入し、マイク０Ｒ及び磁場（発生装置は図示せず〕の作
用によシプラズマ励振を行う。このようにして形成した
放電−、＜− 室ｌのチラズマ弘中のイオンｌ／はイオン引き出し電極
７．ｆｆによりエツチング室２へ加速されながら導かれ
、半導体基板９を照射してエツチングを行う。一方、プ
ラズマ中の中性ラジカル１２は排気管１３の方向に流れ
るため、基板を照射する。このエツチング処理の温度は
通常室温であり、反応ガスの圧力は１０”’〜１０−’
）−ルである。このようにして放電プラズマ照射中は
中性ラジカル及びエツチングガスの吸着及びイオン衝撃
により半導体基板のエツチングを行う。
ゲートパルプｊ、ｊｔ−締め、排気管／３によル憲円を
真空とする。放電呈ｌに反応ガスをガス供給管３よル導
入し、マイク０Ｒ及び磁場（発生装置は図示せず〕の作
用によシプラズマ励振を行う。このようにして形成した
放電−、＜− 室ｌのチラズマ弘中のイオンｌ／はイオン引き出し電極
７．ｆｆによりエツチング室２へ加速されながら導かれ
、半導体基板９を照射してエツチングを行う。一方、プ
ラズマ中の中性ラジカル１２は排気管１３の方向に流れ
るため、基板を照射する。このエツチング処理の温度は
通常室温であり、反応ガスの圧力は１０”’〜１０−’
）−ルである。このようにして放電プラズマ照射中は
中性ラジカル及びエツチングガスの吸着及びイオン衝撃
により半導体基板のエツチングを行う。
所定量のエツチングを行ったら、プラズマ放電を停止し
、エツチングガスの高真空排気（１０″″？〜１０″″
魯トール）を行う。プラズマ放電の停止によりイオン衝
撃が直ちと消滅するが、ラジカル及びエツチングガスの
基板への吸着が起り、基板汚染の原因となる。吸着量は
エツチングガスの高真空排気の開始時に多くなる。放電
プラズマの代りに光励起によっても中性ラジカル及びエ
ツチングガスの吸着は起る。
、エツチングガスの高真空排気（１０″″？〜１０″″
魯トール）を行う。プラズマ放電の停止によりイオン衝
撃が直ちと消滅するが、ラジカル及びエツチングガスの
基板への吸着が起り、基板汚染の原因となる。吸着量は
エツチングガスの高真空排気の開始時に多くなる。放電
プラズマの代りに光励起によっても中性ラジカル及びエ
ツチングガスの吸着は起る。
そこでこの発明ではエツチングが完了したら、半導体基
板の加熱を行う。加熱を開始する時点は通常所定量のエ
ツチングが完了したときであるが、高真空排気を行うと
きは排気開始時にガスによる汚染が大きいので、エツチ
ングが完了したときに半導体基板が所定の温度に達する
ように予じめ加熱しても良い。加熱する方法としては基
板の支持台内にヒータ、赤外線ランプなどの加熱手段を
内蔵したり、成るいは基板の輸送路上部に適当な加熱手
段を設置し、基板を直接酸るいは間接的に加熱する。基
板の加熱温度はエツチングガス粒子が基板表面から効果
的に脱離する温度であって、通常２５０℃以上であって
、２５０℃以下であると脱離が効果的に行われない。
板の加熱を行う。加熱を開始する時点は通常所定量のエ
ツチングが完了したときであるが、高真空排気を行うと
きは排気開始時にガスによる汚染が大きいので、エツチ
ングが完了したときに半導体基板が所定の温度に達する
ように予じめ加熱しても良い。加熱する方法としては基
板の支持台内にヒータ、赤外線ランプなどの加熱手段を
内蔵したり、成るいは基板の輸送路上部に適当な加熱手
段を設置し、基板を直接酸るいは間接的に加熱する。基
板の加熱温度はエツチングガス粒子が基板表面から効果
的に脱離する温度であって、通常２５０℃以上であって
、２５０℃以下であると脱離が効果的に行われない。
上述のように基板を加熱し所定温度に達したら、その状
態でゲートバルブを開き、高真空状態の次工程処理室へ
公知の手段で輸送し、次工程処理室へ移動したら、基板
の温度を調整して結晶成長、電極蒸着などの次工程処理
を行う。
態でゲートバルブを開き、高真空状態の次工程処理室へ
公知の手段で輸送し、次工程処理室へ移動したら、基板
の温度を調整して結晶成長、電極蒸着などの次工程処理
を行う。
エツチング室と次工程処理室が輸送管にて接続されてい
るときは、輸送管内も高真空に排気して基板を加熱した
状態で通過させる。
るときは、輸送管内も高真空に排気して基板を加熱した
状態で通過させる。
（作用）
放電プラズマ照射中は中性ラジカル及びエツチングガス
の吸着及びイオン衝撃で基板のエラチンクラ行い、エツ
チング処理中はイオン衝撃がエツチングガスの基板への
吸着、堆積を抑制する。所定量のエツチングを行い、放
電を停止すると共に基板に汚染層の形成を防ぐため高真
空排気を行うと、中性ラジカルの吸着及びイオン衝撃が
止まるが・エツチングガスの基板への吸着は起る。放電
の停止と共に半導体基板の加熱を開始すると、次第に基
板周面のエツチングガスは表面吸着よりも形成している
エツチングガス堆積層からの脱離の方が優勢となり、表
面汚染は除去され、高清浄な表面となる。従って、所定
のエツチングが完了する時点忙基板が所望の温度に達す
るように予しめ加熱を開始すると、イオン衝撃停止時に
おけるエツチングガスの基板への吸着は殆ど起らず、高
清浄な表面を保持することになる。
の吸着及びイオン衝撃で基板のエラチンクラ行い、エツ
チング処理中はイオン衝撃がエツチングガスの基板への
吸着、堆積を抑制する。所定量のエツチングを行い、放
電を停止すると共に基板に汚染層の形成を防ぐため高真
空排気を行うと、中性ラジカルの吸着及びイオン衝撃が
止まるが・エツチングガスの基板への吸着は起る。放電
の停止と共に半導体基板の加熱を開始すると、次第に基
板周面のエツチングガスは表面吸着よりも形成している
エツチングガス堆積層からの脱離の方が優勢となり、表
面汚染は除去され、高清浄な表面となる。従って、所定
のエツチングが完了する時点忙基板が所望の温度に達す
るように予しめ加熱を開始すると、イオン衝撃停止時に
おけるエツチングガスの基板への吸着は殆ど起らず、高
清浄な表面を保持することになる。
このようにしてエツチング室が高真空となってクリーニ
ングが完了し、また次工程処理室も同様の高真空となっ
たら、画室間のゲートバルブを開き、半導体基板を加熱
保持した状態で公知の手段を用いてゲートバルブを通っ
て次工程処理室へ移動する。次工程処理室においては、
既に高真空となっているので、基板の加熱を停止しても
表面は汚染されず、従って、基板を所定の温度に調整し
た後クリーニング処理することなく、結晶成長、電極蒸
着などの次工程処理を直ちに行うことができる。
ングが完了し、また次工程処理室も同様の高真空となっ
たら、画室間のゲートバルブを開き、半導体基板を加熱
保持した状態で公知の手段を用いてゲートバルブを通っ
て次工程処理室へ移動する。次工程処理室においては、
既に高真空となっているので、基板の加熱を停止しても
表面は汚染されず、従って、基板を所定の温度に調整し
た後クリーニング処理することなく、結晶成長、電極蒸
着などの次工程処理を直ちに行うことができる。
（実施例）
図面に示したような放電室とエツチング室を別個に設け
た反応性イオンエツチング装置を用い・エツチング室の
支持台にはＧａＡｇ基板を設置した。エツチングガスと
してＣ１，を流量１２５００Ｍ、ガスＥＥ８Ｘ１０−’
）−ルで放電室へ導入し、プラズマ励起電力３００Ｗで
プラズマを発生させた。放電室とエツチング室間に設け
られた多孔状イオン引き出し電極へは５００ Ｖの電圧
を印加して室温にてエツチングを５分間行った結果、エ
ツチング量は１μｍであった。
た反応性イオンエツチング装置を用い・エツチング室の
支持台にはＧａＡｇ基板を設置した。エツチングガスと
してＣ１，を流量１２５００Ｍ、ガスＥＥ８Ｘ１０−’
）−ルで放電室へ導入し、プラズマ励起電力３００Ｗで
プラズマを発生させた。放電室とエツチング室間に設け
られた多孔状イオン引き出し電極へは５００ Ｖの電圧
を印加して室温にてエツチングを５分間行った結果、エ
ツチング量は１μｍであった。
エツチング終了後放電を停止し、基板を４００℃に加熱
すると共にエツチング室内の排気を行った。１時間排気
処理後、エツチング室は５×１０−’ ）−ルに達した
ので、５ Ｘ １Ｏ−１０）−ルの輸送室を経由して支
持台と共１ｃＧａＡｓ基板を４００℃に加熱した状態で
５ Ｘ １０” ）−ルの蒸着室へ輸送した。蒸着室で
は１０分間基板温度を４００ ℃に維持した後に室温ま
で降温し、しがる後にクリーニング処理を行うことなく
所定の位置にＭ電極の蒸着を行った結果、電極の接合の
緒特性が向上した。
すると共にエツチング室内の排気を行った。１時間排気
処理後、エツチング室は５×１０−’ ）−ルに達した
ので、５ Ｘ １Ｏ−１０）−ルの輸送室を経由して支
持台と共１ｃＧａＡｓ基板を４００℃に加熱した状態で
５ Ｘ １０” ）−ルの蒸着室へ輸送した。蒸着室で
は１０分間基板温度を４００ ℃に維持した後に室温ま
で降温し、しがる後にクリーニング処理を行うことなく
所定の位置にＭ電極の蒸着を行った結果、電極の接合の
緒特性が向上した。
（発明の効果） ゛
以上この発明によればドライエツチングを行った後に半
導体基板をドライエツチングガスが脱離するような温度
で加熱、保持することによりエツチングガスの基板吸着
は抑制され、その状態で次工程処理室に輸送され、処理
されるので、エツチングガスにより基板加工面を汚染さ
れることなく、従って基板上特性の優れた電子デバイス
、光デバイスを形成することができる。
導体基板をドライエツチングガスが脱離するような温度
で加熱、保持することによりエツチングガスの基板吸着
は抑制され、その状態で次工程処理室に輸送され、処理
されるので、エツチングガスにより基板加工面を汚染さ
れることなく、従って基板上特性の優れた電子デバイス
、光デバイスを形成することができる。
図面はこの発明を実施するための反応性イオンエツチン
グ装置の概略図である。 ｌ・・・放電室、２・・・エツチング室、弘・・・プラ
ズマ、！、６・・・ゲートバルブ、７．ｔ・・・イオン
引き出し電極、９・・・半導体基板、１０・・・支持台
、ｌ／・・・イオン、１２・・・中性ラジカル。
グ装置の概略図である。 ｌ・・・放電室、２・・・エツチング室、弘・・・プラ
ズマ、！、６・・・ゲートバルブ、７．ｔ・・・イオン
引き出し電極、９・・・半導体基板、１０・・・支持台
、ｌ／・・・イオン、１２・・・中性ラジカル。
Claims (1)
- 真空室内において放電プラズマまたは光励起により活
性化されたガスを用いて半導体基板にドライエッチング
を行い、エッチングを完了後基板を活性化されたガス粒
子が基板表面から脱離する温度に加熱し、その温度を保
持した状態で真空室内の次工程処理室へ輸送し処理する
ことを特徴とする半導体基板の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20041684A JPS6179230A (ja) | 1984-09-27 | 1984-09-27 | 半導体基板の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20041684A JPS6179230A (ja) | 1984-09-27 | 1984-09-27 | 半導体基板の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6179230A true JPS6179230A (ja) | 1986-04-22 |
Family
ID=16423951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20041684A Pending JPS6179230A (ja) | 1984-09-27 | 1984-09-27 | 半導体基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6179230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153885A (ja) * | 1989-09-26 | 1991-07-01 | Applied Materials Inc | ウェーハの粒子汚染を減少する方法及び装置 |
| US5976328A (en) * | 1996-01-26 | 1999-11-02 | Hitachi, Ltd. | Pattern forming method using charged particle beam process and charged particle beam processing system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753939A (ja) * | 1980-09-17 | 1982-03-31 | Matsushita Electric Ind Co Ltd | Hakumakunodoraietsuchinguhoho |
| JPS57149748A (en) * | 1981-03-12 | 1982-09-16 | Anelva Corp | Treating device for substrate |
-
1984
- 1984-09-27 JP JP20041684A patent/JPS6179230A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753939A (ja) * | 1980-09-17 | 1982-03-31 | Matsushita Electric Ind Co Ltd | Hakumakunodoraietsuchinguhoho |
| JPS57149748A (en) * | 1981-03-12 | 1982-09-16 | Anelva Corp | Treating device for substrate |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153885A (ja) * | 1989-09-26 | 1991-07-01 | Applied Materials Inc | ウェーハの粒子汚染を減少する方法及び装置 |
| US5976328A (en) * | 1996-01-26 | 1999-11-02 | Hitachi, Ltd. | Pattern forming method using charged particle beam process and charged particle beam processing system |
| US6344115B1 (en) | 1996-01-26 | 2002-02-05 | Hitachi, Ltd. | Pattern forming method using charged particle beam process and charged particle beam processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329298B1 (en) | Apparatus for treating samples | |
| US4962049A (en) | Process for the plasma treatment of the backside of a semiconductor wafer | |
| JP3275043B2 (ja) | エッチングの後処理方法 | |
| US20200075313A1 (en) | Oxide Removal From Titanium Nitride Surfaces | |
| JP3122228B2 (ja) | プロセス装置 | |
| US11495437B2 (en) | Surface pretreatment process to improve quality of oxide films produced by remote plasma | |
| JPH08124902A (ja) | プラズマ処理装置 | |
| JPS63224233A (ja) | 表面処理方法 | |
| JPS6179230A (ja) | 半導体基板の処理方法 | |
| JPH03502861A (ja) | シリコンデバイスのガス清浄法 | |
| JPH05326477A (ja) | 半導体基板表面のハロゲン除去方法 | |
| JPH05343391A (ja) | 半導体装置の製造方法 | |
| JPH02143418A (ja) | 薄膜形成装置 | |
| JPH0239523A (ja) | 半導体基板への成膜方法 | |
| JP2663580B2 (ja) | シリコン表面のパッシベーション方法及び装置 | |
| JPH0492423A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02143420A (ja) | シリコン基板上のヘテロエピタキシャル膜の製造方法 | |
| JP2737613B2 (ja) | 微細パターンの形成方法 | |
| JPH05213695A (ja) | ダイヤモンド薄膜の堆積方法 | |
| JPH03276719A (ja) | デジタルエツチング方法 | |
| JPS6191930A (ja) | 半導体基板の清浄方法 | |
| JP2544129B2 (ja) | プラズマ処理装置 | |
| JPH03107480A (ja) | プラズマ処理装置 | |
| JPH02183530A (ja) | 半導体素子の作製方法 | |
| JPH0517300A (ja) | 化合物半導体基体のエツチング方法および製造方法 |