JPH07153685A - 歪ヘテロ超格子構造の薄膜形成方法 - Google Patents
歪ヘテロ超格子構造の薄膜形成方法Info
- Publication number
- JPH07153685A JPH07153685A JP29862493A JP29862493A JPH07153685A JP H07153685 A JPH07153685 A JP H07153685A JP 29862493 A JP29862493 A JP 29862493A JP 29862493 A JP29862493 A JP 29862493A JP H07153685 A JPH07153685 A JP H07153685A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- thin film
- forming
- layer
- superlattice structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 Ｓｉ／Ｓｉ−Ｇｅヘテロ界面の急峻性及び平
坦性に優れた歪超格子構造の薄膜を形成する方法を提供
する。 【構成】 下地１０上にＳｉ−Ｇｅ層１２を形成する。
続いて、反応炉内を真空排気した後、Ｓｉ−Ｇｅ層１２
上に希釈酸素系ガス及びシリコン含有ＩＶ族系水素ガス
の混合ガスを用いて所定の加熱を行ってＳｉＯx 膜１４
を形成する。その後、更に、反応炉内を真空排気した
後、所定の加熱を行ってＳｉＯx 膜１４を除去する。次
に、ＳｉＯx 膜１４が除去されたＳｉ−Ｇｅ層１２上に
シリコン（Ｓｉ）層１６を形成する。
坦性に優れた歪超格子構造の薄膜を形成する方法を提供
する。 【構成】 下地１０上にＳｉ−Ｇｅ層１２を形成する。
続いて、反応炉内を真空排気した後、Ｓｉ−Ｇｅ層１２
上に希釈酸素系ガス及びシリコン含有ＩＶ族系水素ガス
の混合ガスを用いて所定の加熱を行ってＳｉＯx 膜１４
を形成する。その後、更に、反応炉内を真空排気した
後、所定の加熱を行ってＳｉＯx 膜１４を除去する。次
に、ＳｉＯx 膜１４が除去されたＳｉ−Ｇｅ層１２上に
シリコン（Ｓｉ）層１６を形成する。
Description
【０００１】
【産業上の用分野】この発明は、歪ヘテロ超格子構造の
薄膜形成方法に関するものである。
薄膜形成方法に関するものである。
【０００２】
【従来の技術】近年、高速ヘテロバイポーラデバイス、
マイクロ波用素子或いは超格子構造素子への応用を目的
としたヘテロ超格子構造の薄膜の開発が急速に進展して
いる。
マイクロ波用素子或いは超格子構造素子への応用を目的
としたヘテロ超格子構造の薄膜の開発が急速に進展して
いる。
【０００３】ヘテロ超格子構造の薄膜の中でも、特に、
シリコン（Ｓｉ）とシリコンーゲルマニウム（Ｓｉ−Ｇ
ｅ）及びＳｉとＧｅの歪ヘテロ超格子構造の薄膜をデバ
イスに用いた例が注目されている。ＳｉとＧｅは、全率
固溶であり、任意の組成比を有するＳｉ−Ｇｅ混晶を形
成し易いという性質を有している。更に、ＳｉとＧｅと
を固溶して形成されたＳｉ−Ｇｅ混晶には、Ｓｉの格子
中にＳｉよりも大きい格子定数を有するＧｅが導入され
るため、Ｓｉ−Ｇｅ／Ｓｉ層を形成する際にＳｉ−Ｇｅ
の混晶層とＳｉ単結晶層との界面間に格子不整合（ミス
フット）に起因する非対称の内部応力が生じることが知
られいている（「シリコン系ヘテロデバイス」、丸善
（株）、平成３年７月発行、Ｐ１７７参照：以下、文献
Ｉと称する）。このため、Ｓｉ−Ｇｅ層及びＳｉ層には
格子定数の違いによる歪（格子歪）が発生する。この格
子歪に起因する電気的、光学的性質を利用して各種のデ
バイスが製作され、その応用が図られている。従来、上
述したＳｉ−Ｇｅ／Ｓｉの歪超格子構造の薄膜を形成す
る方法として分子線ビームエピタキシャル（ＭＢＥ）法
がもちいられていた。しかし、従来のＭＢＥ法によって
形成されたＳｉ−Ｇｅ／Ｓｉの歪超格子構造の薄膜にお
いて、特にヘテロ界面（Ｓｉ−Ｇｅ／Ｓｉの界面）の急
峻性或いはヘテロ界面の原子オーダでの平坦性が極めて
重要な因子となる。このＭＢＥ法により形成された歪ヘ
テロ界面の急峻性及び平坦性の劣化は、歪ヘテロ超格子
構造の薄膜をデバイス素子に用いた場合、電気的及び光
学的特性の劣化の原因となる。また、歪超格子構造の薄
膜を形成する方法として、従来は、ＭＢＥ法の他に化学
的気相成長（ＣＶＤ）法やＬＲＰ（Ｌｉｍｉｔｅｄ ｒ
ｅａｃｔｉｏｎ ｐｒｏｃｅｓｓ）法が実用化されてい
る。
シリコン（Ｓｉ）とシリコンーゲルマニウム（Ｓｉ−Ｇ
ｅ）及びＳｉとＧｅの歪ヘテロ超格子構造の薄膜をデバ
イスに用いた例が注目されている。ＳｉとＧｅは、全率
固溶であり、任意の組成比を有するＳｉ−Ｇｅ混晶を形
成し易いという性質を有している。更に、ＳｉとＧｅと
を固溶して形成されたＳｉ−Ｇｅ混晶には、Ｓｉの格子
中にＳｉよりも大きい格子定数を有するＧｅが導入され
るため、Ｓｉ−Ｇｅ／Ｓｉ層を形成する際にＳｉ−Ｇｅ
の混晶層とＳｉ単結晶層との界面間に格子不整合（ミス
フット）に起因する非対称の内部応力が生じることが知
られいている（「シリコン系ヘテロデバイス」、丸善
（株）、平成３年７月発行、Ｐ１７７参照：以下、文献
Ｉと称する）。このため、Ｓｉ−Ｇｅ層及びＳｉ層には
格子定数の違いによる歪（格子歪）が発生する。この格
子歪に起因する電気的、光学的性質を利用して各種のデ
バイスが製作され、その応用が図られている。従来、上
述したＳｉ−Ｇｅ／Ｓｉの歪超格子構造の薄膜を形成す
る方法として分子線ビームエピタキシャル（ＭＢＥ）法
がもちいられていた。しかし、従来のＭＢＥ法によって
形成されたＳｉ−Ｇｅ／Ｓｉの歪超格子構造の薄膜にお
いて、特にヘテロ界面（Ｓｉ−Ｇｅ／Ｓｉの界面）の急
峻性或いはヘテロ界面の原子オーダでの平坦性が極めて
重要な因子となる。このＭＢＥ法により形成された歪ヘ
テロ界面の急峻性及び平坦性の劣化は、歪ヘテロ超格子
構造の薄膜をデバイス素子に用いた場合、電気的及び光
学的特性の劣化の原因となる。また、歪超格子構造の薄
膜を形成する方法として、従来は、ＭＢＥ法の他に化学
的気相成長（ＣＶＤ）法やＬＲＰ（Ｌｉｍｉｔｅｄ ｒ
ｅａｃｔｉｏｎ ｐｒｏｃｅｓｓ）法が実用化されてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＭＢＥ法によって形成された歪超格子構造の薄
膜は、文献ＩＩ（文献ＩＩ：「Ｓｅｌｆ−ｌｉｍｉｔａ
ｔｉｏｎ ｉｎ ｔｈｅｓｕｒｆａｃｅ ｓｅｇｒｅｇ
ａｔｉｏｎ ｏｆ Ｇｅ ａｔｏｍｓ ｄｕｒｉｎｇ
Ｓｉ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｉ
ａｌ ｇｒｏｗｔｈ」、Ｓ．Ｆｕｋａｔｕ，Ｋ．Ｆｕｊ
ｉｔａ，Ｈ．Ｙａｇｕｃｔｉ，Ｙ．Ｓｈｉｒａｋｉ，ａ
ｎｄＲ．Ｉｔｏ、Ａｐｐｌ．Ｆｈｙｓ．Ｌｅｔｔ．５９
（１７）、２１ Ｏｃｔｏｂｅｒ １９９１ 、ＰＰ２
１０３〜２１０５ ）に開示されているようにＳｉ／Ｇ
ｅのヘテロ界面は、Ｇｅ原子の表面偏析現象によって格
子緩和を生じている。図６は、従来のＳｉ／Ｇｅ界面で
のＧｅの濃度分布特性を示している。図６の横軸にＳｉ
／Ｇｅ超格子薄膜の深さ（ｎｍ：ナノメートル）を取
り、縦軸に対数（Ｌｏｇ）でＧｅ濃度をとって表してい
る。なお、このとき使用した試料は、Ｇｅ層上に（１０
０）面を有するＳｉ層を２０ｎｍ堆積したものである。
また、この測定に使用した装置は、二次イオン質量分析
装置（ＳＩＭＳ）である。
た従来のＭＢＥ法によって形成された歪超格子構造の薄
膜は、文献ＩＩ（文献ＩＩ：「Ｓｅｌｆ−ｌｉｍｉｔａ
ｔｉｏｎ ｉｎ ｔｈｅｓｕｒｆａｃｅ ｓｅｇｒｅｇ
ａｔｉｏｎ ｏｆ Ｇｅ ａｔｏｍｓ ｄｕｒｉｎｇ
Ｓｉ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｉ
ａｌ ｇｒｏｗｔｈ」、Ｓ．Ｆｕｋａｔｕ，Ｋ．Ｆｕｊ
ｉｔａ，Ｈ．Ｙａｇｕｃｔｉ，Ｙ．Ｓｈｉｒａｋｉ，ａ
ｎｄＲ．Ｉｔｏ、Ａｐｐｌ．Ｆｈｙｓ．Ｌｅｔｔ．５９
（１７）、２１ Ｏｃｔｏｂｅｒ １９９１ 、ＰＰ２
１０３〜２１０５ ）に開示されているようにＳｉ／Ｇ
ｅのヘテロ界面は、Ｇｅ原子の表面偏析現象によって格
子緩和を生じている。図６は、従来のＳｉ／Ｇｅ界面で
のＧｅの濃度分布特性を示している。図６の横軸にＳｉ
／Ｇｅ超格子薄膜の深さ（ｎｍ：ナノメートル）を取
り、縦軸に対数（Ｌｏｇ）でＧｅ濃度をとって表してい
る。なお、このとき使用した試料は、Ｇｅ層上に（１０
０）面を有するＳｉ層を２０ｎｍ堆積したものである。
また、この測定に使用した装置は、二次イオン質量分析
装置（ＳＩＭＳ）である。
【０００５】図６から理解できるように、Ｓｉ／Ｇｅの
ヘテロ界面の深さ約１８ｎｍを境にしてＳｉ原子側に移
行した場合、Ｇｅ濃度曲線（曲線ａ）は急峻な勾配で降
下する。しかし、Ｇｅ濃度が４×１０20ｃｍ-3位からＧ
ｅ濃度曲線の勾配はなだらかに降下している（曲線
ｂ）。また、Ｇｅ濃度の急峻性の緩和は、Ｓｉ／Ｇｅの
ヘテロ界面に限らず、Ｓｉ／Ｓｉ−Ｇｅのヘテロ界面に
も生じるものと考えられる。更に、Ｓｉ／Ｓｉ−Ｇｅの
ヘテロ界面は、Ｇｅ原子の表面偏析によって界面の平坦
性が劣化することが反射高速電子線回折（ＲＨＥＥＤ）
法により確認されている。また、ＲＨＥＥＤ法の観察結
果から、Ｓｉ／Ｓｉ−Ｇｅのヘテロ界面の様子をモデル
的に表したのが図５の（Ａ）である。ヘテロ界面１８
は、Ｇｅ原子の表面偏析の影響を受けて波状の形状を示
している。更に、この表面偏析現象は、Ｓｉ−Ｇｅ層や
Ｇｅ層上にＳｉを成膜する場合にのみ発生するが、Ｓｉ
層上にＳｉ−Ｇｅ層又はＧｅ層をエピタキシャル成長す
る場合には発生しない。また、この出願に係る発明者等
は、以下のことを実験によって確認している。ヘテロ界
面の平坦性をＲＨＥＥＤ法で観察した場合、表面偏析が
発生していないとき（例えばＳｉ−Ｇｅ／Ｓｉのとき）
ＲＨＥＥＤ振動が観察され、Ｓｉ−Ｇｅの格子核は、二
次元に成長してヘテロ界面の平坦性が原子オーダで維持
される。これに対して、表面偏析が発生しているとき
（例えばＳｉ／Ｓｉ−Ｇｅのとき）ＲＨＥＥＤ振動がＳ
ｉの成膜初期に減少し、その後、Ｓｉ層の膜厚が増加す
るにしたがってＲＨＥＥＤ振動が回復するという実験デ
ータを得ている。この結果より、表面偏析原子の有無に
よってヘテロ界面に凹凸が発生する。しかし、Ｓｉの成
長にともなってＳｉ表面の平坦性が回復すると考えられ
る。しかし、上述した説明からも明らかなように、従来
のＭＢＥ法によってＳｉ／Ｓｉ−Ｇｅの超格子構造の薄
膜を形成した場合、ヘテロ界面に表面偏析を生じ、ヘテ
ロ界面の急峻性及び平坦性が劣化するという問題があっ
た。このようにヘテロ界面の急峻性及び平坦性が劣化し
た歪超格子構造の薄膜は、デバイスの電気的、光学的特
性を劣化する要因につながるため好ましくない。また、
この表面偏析現象は、ＭＢＥ法に限らず、ＣＶＤ法やＬ
ＲＰ法で超格子構造の薄膜を形成しても同様に発生する
と考えられている。
ヘテロ界面の深さ約１８ｎｍを境にしてＳｉ原子側に移
行した場合、Ｇｅ濃度曲線（曲線ａ）は急峻な勾配で降
下する。しかし、Ｇｅ濃度が４×１０20ｃｍ-3位からＧ
ｅ濃度曲線の勾配はなだらかに降下している（曲線
ｂ）。また、Ｇｅ濃度の急峻性の緩和は、Ｓｉ／Ｇｅの
ヘテロ界面に限らず、Ｓｉ／Ｓｉ−Ｇｅのヘテロ界面に
も生じるものと考えられる。更に、Ｓｉ／Ｓｉ−Ｇｅの
ヘテロ界面は、Ｇｅ原子の表面偏析によって界面の平坦
性が劣化することが反射高速電子線回折（ＲＨＥＥＤ）
法により確認されている。また、ＲＨＥＥＤ法の観察結
果から、Ｓｉ／Ｓｉ−Ｇｅのヘテロ界面の様子をモデル
的に表したのが図５の（Ａ）である。ヘテロ界面１８
は、Ｇｅ原子の表面偏析の影響を受けて波状の形状を示
している。更に、この表面偏析現象は、Ｓｉ−Ｇｅ層や
Ｇｅ層上にＳｉを成膜する場合にのみ発生するが、Ｓｉ
層上にＳｉ−Ｇｅ層又はＧｅ層をエピタキシャル成長す
る場合には発生しない。また、この出願に係る発明者等
は、以下のことを実験によって確認している。ヘテロ界
面の平坦性をＲＨＥＥＤ法で観察した場合、表面偏析が
発生していないとき（例えばＳｉ−Ｇｅ／Ｓｉのとき）
ＲＨＥＥＤ振動が観察され、Ｓｉ−Ｇｅの格子核は、二
次元に成長してヘテロ界面の平坦性が原子オーダで維持
される。これに対して、表面偏析が発生しているとき
（例えばＳｉ／Ｓｉ−Ｇｅのとき）ＲＨＥＥＤ振動がＳ
ｉの成膜初期に減少し、その後、Ｓｉ層の膜厚が増加す
るにしたがってＲＨＥＥＤ振動が回復するという実験デ
ータを得ている。この結果より、表面偏析原子の有無に
よってヘテロ界面に凹凸が発生する。しかし、Ｓｉの成
長にともなってＳｉ表面の平坦性が回復すると考えられ
る。しかし、上述した説明からも明らかなように、従来
のＭＢＥ法によってＳｉ／Ｓｉ−Ｇｅの超格子構造の薄
膜を形成した場合、ヘテロ界面に表面偏析を生じ、ヘテ
ロ界面の急峻性及び平坦性が劣化するという問題があっ
た。このようにヘテロ界面の急峻性及び平坦性が劣化し
た歪超格子構造の薄膜は、デバイスの電気的、光学的特
性を劣化する要因につながるため好ましくない。また、
この表面偏析現象は、ＭＢＥ法に限らず、ＣＶＤ法やＬ
ＲＰ法で超格子構造の薄膜を形成しても同様に発生する
と考えられている。
【０００６】この発明は、上述した問題点に鑑み行われ
たものであり、従ってこの発明の目的は、Ｓｉ／Ｓｉ−
Ｇｅヘテロ界面の急峻性及び平坦性に優れた歪超格子構
造の薄膜を形成する方法を提供することにある。
たものであり、従ってこの発明の目的は、Ｓｉ／Ｓｉ−
Ｇｅヘテロ界面の急峻性及び平坦性に優れた歪超格子構
造の薄膜を形成する方法を提供することにある。
【０００７】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、下地上に化学的気相成長（ＣＶ
Ｄ）法を用いてＳｉ／Ｓｉ−Ｇｅをエピタキシャル成長
させ、歪ヘテロ超格子構造の薄膜を形成する方法におい
て、（ａ）前記下地上にシリコン−ゲルマニウム（Ｓｉ
−Ｇｅ）層を形成する工程と、（ｂ）反応炉内を真空排
気した後、前記Ｓｉ−Ｇｅ層上に希釈酸素系ガス及びシ
リコン含有ＩＶ族系水素ガスの混合ガスを用いて、所定
の加熱を行ってＳｉＯx膜（但し、ｘは０．８＜ｘ≦
１．５）を形成する工程と、（ｃ）その後、更に反応炉
内を真空排気した後、所定の加熱を行って前記ＳｉＯx
膜を除去する工程と、（ｄ）前記ＳｉＯx 膜が除去され
た前記Ｓｉ−Ｇｅ層上にシリコン（Ｓｉ）層を形成する
工程とを含むことを特徴とする。
め、この発明によれば、下地上に化学的気相成長（ＣＶ
Ｄ）法を用いてＳｉ／Ｓｉ−Ｇｅをエピタキシャル成長
させ、歪ヘテロ超格子構造の薄膜を形成する方法におい
て、（ａ）前記下地上にシリコン−ゲルマニウム（Ｓｉ
−Ｇｅ）層を形成する工程と、（ｂ）反応炉内を真空排
気した後、前記Ｓｉ−Ｇｅ層上に希釈酸素系ガス及びシ
リコン含有ＩＶ族系水素ガスの混合ガスを用いて、所定
の加熱を行ってＳｉＯx膜（但し、ｘは０．８＜ｘ≦
１．５）を形成する工程と、（ｃ）その後、更に反応炉
内を真空排気した後、所定の加熱を行って前記ＳｉＯx
膜を除去する工程と、（ｄ）前記ＳｉＯx 膜が除去され
た前記Ｓｉ−Ｇｅ層上にシリコン（Ｓｉ）層を形成する
工程とを含むことを特徴とする。
【０００８】また、この発明の実施に当たり、好ましく
は、前記工程（ｂ）での真空度を１×１０-6〜１×１０
-4Ｐａ（パスカル）とするのが良い。
は、前記工程（ｂ）での真空度を１×１０-6〜１×１０
-4Ｐａ（パスカル）とするのが良い。
【０００９】また、この発明の実施に当たり、好ましく
は、前記工程（ｂ）で形成される前記ＳｉＯx 膜の膜厚
を１ｎｍ〜４ｎｍ（ナノメートル）とするのが良い。
は、前記工程（ｂ）で形成される前記ＳｉＯx 膜の膜厚
を１ｎｍ〜４ｎｍ（ナノメートル）とするのが良い。
【００１０】また、この発明の実施に当たり、好ましく
は、前記工程（ｃ）での真空度を最大限１×１０-8Ｐａ
とするのが良い。
は、前記工程（ｃ）での真空度を最大限１×１０-8Ｐａ
とするのが良い。
【００１１】また、この発明の実施に当たり、好ましく
は、前記工程（ｂ）のシリコン含有ＩＶ族系水素ガス
を、ＳｉＨ4 、Ｓｉ2 Ｈ6 及びＳｉ3 Ｈ8 のガス群から
選ばれた１種類又は２種類のガスとするのが良い。
は、前記工程（ｂ）のシリコン含有ＩＶ族系水素ガス
を、ＳｉＨ4 、Ｓｉ2 Ｈ6 及びＳｉ3 Ｈ8 のガス群から
選ばれた１種類又は２種類のガスとするのが良い。
【００１２】また、この発明の実施に当たり、好ましく
は、前記工程（ｂ）の希釈酸素ガスを、Ｈｅ、Ａｒ、Ｎ
ｅ及びＸｅの不活性ガス群の中から選ばれた１種類のガ
スにより希釈された酸素（Ｏ2 ）ガス又はＨｅ、Ａｒ、
Ｎｅ及びＸｅの不活性ガス群の中から選ばれた１種類の
ガスにより希釈された亜酸化窒素（Ｎ2 Ｏ）とするのが
良い。
は、前記工程（ｂ）の希釈酸素ガスを、Ｈｅ、Ａｒ、Ｎ
ｅ及びＸｅの不活性ガス群の中から選ばれた１種類のガ
スにより希釈された酸素（Ｏ2 ）ガス又はＨｅ、Ａｒ、
Ｎｅ及びＸｅの不活性ガス群の中から選ばれた１種類の
ガスにより希釈された亜酸化窒素（Ｎ2 Ｏ）とするのが
良い。
【００１３】
【作用】上述したこの発明の構成によれば、下地上にシ
リコン−ゲルマミウム（Ｓｉ−Ｇｅ）層を形成する。続
いて、反応炉内を真空排気した後、Ｓｉ−Ｇｅ層上に希
釈酸素系ガス及びシリコン含有ＩＶ族系水素ガスの混合
ガスを用い、所定の加熱を行ってＳｉＯx 膜を形成す
る。このとき、Ｓｉ−Ｇｅ層のＧｅ原子は、文献ＩＩＩ
に開示されているようにＳｉＯx 膜中に取り込まれるの
で、Ｓｉ−Ｇｅ層の表面に偏析しているＧｅ原子が減少
する（文献ＩＩＩ：「Ｒａｐｉｄ ｔｈｅｒｍａｌ ｏ
ｘｉｄａｔｉｏｎ ｏｆ ＧｅＳｉ ｓｔｒａｉｎｅｄ
ｌａｙｅｒｓ」、Ｄ．Ｎａｙａｋ，Ｋ．Ｋａｍｊｏ
ｏ，Ｊ．Ｃ．Ｓ．Ｗｏｏ，Ｊ．Ｓ．Ｐａｒｋ、ａｎｄ
Ｋ．Ｌ．Ｗａｎｇ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５
６（１）．１、Ｊａｎｕａｒｙ １９９０，Ｐ．６
８）。その後、反応炉内を真空排気した後、所定の加熱
を行ってＳｉＯx 膜を除去する。このときＳｉＯx 膜
は、文献Ｉに開示されているように、ｘの組成がｘ＝２
よりも小さい値に設定し、かつ膜厚を薄くしてあるため
ＳｉＯの酸化物となって昇華する。従って、Ｓｉ−Ｇｅ
層上に形成されたＳｉＯx 膜は除去される（文献ＩのＰ
Ｐ．１４７〜１５４参照）。また、Ｓｉ−Ｇｅ層を形成
する際に、表面に偏析していたＧｅ原子は、ＧｅＯの酸
化物となってＳｉＯx 膜と共に昇華され、表面に偏析し
たＧｅ原子が減少する。このように、ＳｉＯx が除去さ
れたＳｉ−Ｇｅ層上にＳｉ層を形成するので、Ｓｉ／Ｓ
ｉ−Ｇｅのヘテロ界面は、Ｇｅ原子の表面偏析が抑制さ
れた分、ＳＩＭＳによるＧｅ濃度曲線の急峻性が改善さ
れ、かつ、ヘテロ界面の平坦性も改善される。
リコン−ゲルマミウム（Ｓｉ−Ｇｅ）層を形成する。続
いて、反応炉内を真空排気した後、Ｓｉ−Ｇｅ層上に希
釈酸素系ガス及びシリコン含有ＩＶ族系水素ガスの混合
ガスを用い、所定の加熱を行ってＳｉＯx 膜を形成す
る。このとき、Ｓｉ−Ｇｅ層のＧｅ原子は、文献ＩＩＩ
に開示されているようにＳｉＯx 膜中に取り込まれるの
で、Ｓｉ−Ｇｅ層の表面に偏析しているＧｅ原子が減少
する（文献ＩＩＩ：「Ｒａｐｉｄ ｔｈｅｒｍａｌ ｏ
ｘｉｄａｔｉｏｎ ｏｆ ＧｅＳｉ ｓｔｒａｉｎｅｄ
ｌａｙｅｒｓ」、Ｄ．Ｎａｙａｋ，Ｋ．Ｋａｍｊｏ
ｏ，Ｊ．Ｃ．Ｓ．Ｗｏｏ，Ｊ．Ｓ．Ｐａｒｋ、ａｎｄ
Ｋ．Ｌ．Ｗａｎｇ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５
６（１）．１、Ｊａｎｕａｒｙ １９９０，Ｐ．６
８）。その後、反応炉内を真空排気した後、所定の加熱
を行ってＳｉＯx 膜を除去する。このときＳｉＯx 膜
は、文献Ｉに開示されているように、ｘの組成がｘ＝２
よりも小さい値に設定し、かつ膜厚を薄くしてあるため
ＳｉＯの酸化物となって昇華する。従って、Ｓｉ−Ｇｅ
層上に形成されたＳｉＯx 膜は除去される（文献ＩのＰ
Ｐ．１４７〜１５４参照）。また、Ｓｉ−Ｇｅ層を形成
する際に、表面に偏析していたＧｅ原子は、ＧｅＯの酸
化物となってＳｉＯx 膜と共に昇華され、表面に偏析し
たＧｅ原子が減少する。このように、ＳｉＯx が除去さ
れたＳｉ−Ｇｅ層上にＳｉ層を形成するので、Ｓｉ／Ｓ
ｉ−Ｇｅのヘテロ界面は、Ｇｅ原子の表面偏析が抑制さ
れた分、ＳＩＭＳによるＧｅ濃度曲線の急峻性が改善さ
れ、かつ、ヘテロ界面の平坦性も改善される。
【００１４】
【実施例】以下、各図面を用いて、この発明の歪ヘテロ
超格子構造の薄膜形成方法につき説明する。しかしなが
ら、図２の（Ａ）〜（Ｃ）、図３及び図５の（Ａ）〜
（Ｂ）は、この発明が理解できる程度に各構成成分の形
状、大きさ及び配置関係を示してあるにすぎず、従って
これに限定されるものではない。
超格子構造の薄膜形成方法につき説明する。しかしなが
ら、図２の（Ａ）〜（Ｃ）、図３及び図５の（Ａ）〜
（Ｂ）は、この発明が理解できる程度に各構成成分の形
状、大きさ及び配置関係を示してあるにすぎず、従って
これに限定されるものではない。
【００１５】１．この発明の薄膜形成装置 先ず、歪ヘテロ超格子構造の薄膜の形成方法の説明に先
立ち、図３を参照して薄膜形成装置の全体構成につき説
明する。この発明に用いた薄膜形成装置は、主に、反応
炉部分、排気系統部分及びガス供給系統部分から構成さ
れている。そして、反応炉部分は、金属製の反応炉（チ
ャンバ）２０を具えており、また、チャンバ２０の外壁
には冷却水管（図示せず）が配設されており、薄膜形成
時にチャンバ壁が高温になるのを防止している。また、
チャンバ２０内には試料用支持体２４を具えており、こ
の支持体２４上に試料２８を下向きに設置し、かつ試料
２８の搬入及び搬出が自在に載置できる構造になってい
る。また、反応炉２０内には、加熱機構２２を具えてお
り、この加熱機構２２は、例えば加熱用抵抗体を具え、
抵抗体をもって加熱することができるように構成されて
いる。更に、試料２８の近傍には、試料２８の表面温度
を測定するための測定手段２６を具えている。そして、
この測定手段２６を例えば熱電対を用いて加熱機構２２
の温度制御を行っている。
立ち、図３を参照して薄膜形成装置の全体構成につき説
明する。この発明に用いた薄膜形成装置は、主に、反応
炉部分、排気系統部分及びガス供給系統部分から構成さ
れている。そして、反応炉部分は、金属製の反応炉（チ
ャンバ）２０を具えており、また、チャンバ２０の外壁
には冷却水管（図示せず）が配設されており、薄膜形成
時にチャンバ壁が高温になるのを防止している。また、
チャンバ２０内には試料用支持体２４を具えており、こ
の支持体２４上に試料２８を下向きに設置し、かつ試料
２８の搬入及び搬出が自在に載置できる構造になってい
る。また、反応炉２０内には、加熱機構２２を具えてお
り、この加熱機構２２は、例えば加熱用抵抗体を具え、
抵抗体をもって加熱することができるように構成されて
いる。更に、試料２８の近傍には、試料２８の表面温度
を測定するための測定手段２６を具えている。そして、
この測定手段２６を例えば熱電対を用いて加熱機構２２
の温度制御を行っている。
【００１６】また、反応炉２０は、支持体２４を挟んで
上部（加熱機構２２側）と下部（ガスヘッド３０側）に
分離されている。更に、それぞれの部分は、独立に排気
口３２、３４を具えている。また、反応炉２０内の真空
度を測定するための真空計４６、４８を具えている。ま
た、反応炉２０内には、ガスヘッド３０を具えている。
このガスヘッド３０は、反応炉２０の外壁を貫通してガ
ス導入管５０ａ，５０ｂ及び冷却水導入管５２が配設さ
れているまた、排気系統部分は、排気手段３６、３８及
び４０を具えおり、かつ排気手段３８、４０と自動開閉
バルブ４２、４４とはそれぞれ接続されている。更に、
バルブ４２、４４は反応炉２０の排気口３２、３４と接
続されている。このため、反応炉２０内上部及び下部を
任意好適な排気状態に制御することができる。
上部（加熱機構２２側）と下部（ガスヘッド３０側）に
分離されている。更に、それぞれの部分は、独立に排気
口３２、３４を具えている。また、反応炉２０内の真空
度を測定するための真空計４６、４８を具えている。ま
た、反応炉２０内には、ガスヘッド３０を具えている。
このガスヘッド３０は、反応炉２０の外壁を貫通してガ
ス導入管５０ａ，５０ｂ及び冷却水導入管５２が配設さ
れているまた、排気系統部分は、排気手段３６、３８及
び４０を具えおり、かつ排気手段３８、４０と自動開閉
バルブ４２、４４とはそれぞれ接続されている。更に、
バルブ４２、４４は反応炉２０の排気口３２、３４と接
続されている。このため、反応炉２０内上部及び下部を
任意好適な排気状態に制御することができる。
【００１７】また、ガス供給系統部分は、自動開閉バル
ブ５４、５６、５８及び６０と自動流量コントローラ６
２、６４、６６及び６８と反応ガス供給部７０、７２、
７４及び７６を具えている。なお、反応ガス供給部７
０、７２、７４及び７６には、例えば水素希釈１０％
（濃度）シラン（ＳｉＨ4 ）ガス、水素希釈１％（濃
度）ゲルマン（ＧｅＨ4 ）ガス、ヘリウム希釈１％酸素
（Ｏ2 ）ガス及び水素ガス（Ｈ2 ）ガスが充填されてい
る。更に、ガス供給管の内部を真空排気するための自動
開閉バルブ７８、８０、８２及び８４と排気手段４１と
を具えている。そして、ガス導入管５０ａは自動開閉バ
ルブ５４、５６及び５８と接続され、更に、自動流量コ
ントローラ６２、６４及び６６を介して反応ガス供給部
７０、７２及び７４に接続されている。更に、バルブ５
４、５６、５８と反応ガス供給部７０、７２、７４との
間のガス導入管５０ａから分岐したガス導入管５０ｃ
は、バルブ７８、８０、８２及び排気手段４１に接続さ
れている。このため、排気手段４１を用いてガス供給系
統管内の排気を、反応炉２０を経ることなく独立して行
うことができる。また、バルブ５４、５６、５８を任意
好適に開閉することによって反応炉２０内に所望のガス
を混合ガス比に設定して供給することができる構成にな
っている。
ブ５４、５６、５８及び６０と自動流量コントローラ６
２、６４、６６及び６８と反応ガス供給部７０、７２、
７４及び７６を具えている。なお、反応ガス供給部７
０、７２、７４及び７６には、例えば水素希釈１０％
（濃度）シラン（ＳｉＨ4 ）ガス、水素希釈１％（濃
度）ゲルマン（ＧｅＨ4 ）ガス、ヘリウム希釈１％酸素
（Ｏ2 ）ガス及び水素ガス（Ｈ2 ）ガスが充填されてい
る。更に、ガス供給管の内部を真空排気するための自動
開閉バルブ７８、８０、８２及び８４と排気手段４１と
を具えている。そして、ガス導入管５０ａは自動開閉バ
ルブ５４、５６及び５８と接続され、更に、自動流量コ
ントローラ６２、６４及び６６を介して反応ガス供給部
７０、７２及び７４に接続されている。更に、バルブ５
４、５６、５８と反応ガス供給部７０、７２、７４との
間のガス導入管５０ａから分岐したガス導入管５０ｃ
は、バルブ７８、８０、８２及び排気手段４１に接続さ
れている。このため、排気手段４１を用いてガス供給系
統管内の排気を、反応炉２０を経ることなく独立して行
うことができる。また、バルブ５４、５６、５８を任意
好適に開閉することによって反応炉２０内に所望のガス
を混合ガス比に設定して供給することができる構成にな
っている。
【００１８】また、ガス導入管５０ｂは、バルブ６０、
自動流量コントローラ６８を介してガス供給部７６に接
続されている。
自動流量コントローラ６８を介してガス供給部７６に接
続されている。
【００１９】２．薄膜の形成方法 次に、図１の（Ａ）〜（Ｄ）、図２の（Ａ）〜（Ｄ）及
び図３を参照してこの発明の歪ヘテロ超格子構造の薄膜
の形成方法につき説明する。
び図３を参照してこの発明の歪ヘテロ超格子構造の薄膜
の形成方法につき説明する。
【００２０】図１の（Ａ）〜（Ｄ）は、この発明の実施
例を説明するための薄膜形成フローチャート図である。
なお、図１の（Ａ）は、加熱サイクル図であり、横軸に
時間（任意）を取り、縦軸に温度（℃）を取って表して
いる。また、図１の（Ｂ）〜（Ｄ）はガス供給サイクル
図であり、横軸に時間（任意）を取り、縦軸にそれぞれ
のガス流量（ＣＣＭ）を取って表している。また、図２
の（Ａ）〜（Ｄ）は、この発明の実施例で薄膜を形成す
る工程を説明するための工程図である。
例を説明するための薄膜形成フローチャート図である。
なお、図１の（Ａ）は、加熱サイクル図であり、横軸に
時間（任意）を取り、縦軸に温度（℃）を取って表して
いる。また、図１の（Ｂ）〜（Ｄ）はガス供給サイクル
図であり、横軸に時間（任意）を取り、縦軸にそれぞれ
のガス流量（ＣＣＭ）を取って表している。また、図２
の（Ａ）〜（Ｄ）は、この発明の実施例で薄膜を形成す
る工程を説明するための工程図である。
【００２１】先ず、下地１０として例えばシリコン（Ｓ
ｉ）基板を用いる。尚、このＳｉ基板面を（１００）面
とする。このＳｉ基板を薄膜形成に先立って洗浄処理を
行ってＳｉ基板表面の汚れや酸化膜を除去する。このと
きのＳｉ基板の洗浄条件を次の通りとする。まず、約１
２０℃に加熱された硫酸−過酸化水素水溶液にＳｉ基板
を約１０分間浸漬する。このとき、Ｓｉ基板には、約１
０Ａ°（Ａ°の記号は、オングストロームを表す。）の
酸化膜が形成される。その後、１％（重量）フッ化水素
（ＨＦ）溶液中にＳｉ基板を浸漬して酸化膜を完全に除
去する。このＳｉ基板を直ちに反応炉２０内の支持体２
４上に載置する。
ｉ）基板を用いる。尚、このＳｉ基板面を（１００）面
とする。このＳｉ基板を薄膜形成に先立って洗浄処理を
行ってＳｉ基板表面の汚れや酸化膜を除去する。このと
きのＳｉ基板の洗浄条件を次の通りとする。まず、約１
２０℃に加熱された硫酸−過酸化水素水溶液にＳｉ基板
を約１０分間浸漬する。このとき、Ｓｉ基板には、約１
０Ａ°（Ａ°の記号は、オングストロームを表す。）の
酸化膜が形成される。その後、１％（重量）フッ化水素
（ＨＦ）溶液中にＳｉ基板を浸漬して酸化膜を完全に除
去する。このＳｉ基板を直ちに反応炉２０内の支持体２
４上に載置する。
【００２２】続いて、薄膜形成装置の排気系統のバルブ
４２及び４４を開き、排気手段３６、３８、４０を駆動
させて反応炉２０内を清浄化する。このときの反応炉２
０内の真空度を例えば１×１０-8Ｐａ程度にする。ま
た、基板温度を約１０００℃とする（図１（Ａ）のＨ1
フロー）。
４２及び４４を開き、排気手段３６、３８、４０を駆動
させて反応炉２０内を清浄化する。このときの反応炉２
０内の真空度を例えば１×１０-8Ｐａ程度にする。ま
た、基板温度を約１０００℃とする（図１（Ａ）のＨ1
フロー）。
【００２３】次に、Ｓｉ基板の温度を温度測定手段２６
で測定しながら加熱機構２２によって炉内温度を下げ、
基板温度を例えば６５０℃〜８５０℃の範囲の好適な成
膜温度に設定する。続いて、水素希釈１０％シランガス
（ＳｉＨ4 ガス）を反応炉内に導入し、Ｓｉ基板上にシ
リコン単結晶層を形成する（図１（Ａ）のＨ2 フロ
ー）。このときのＳｉＨ4 ガスの流量を約３ＣＣＭとす
る。また、シリコン単結晶の膜厚を約１０００Ａ°とす
る。ここでは、Ｓｉ基板とこのＳｉ基板上に形成された
シリコン単結晶層を総称して下地１０と称する。
で測定しながら加熱機構２２によって炉内温度を下げ、
基板温度を例えば６５０℃〜８５０℃の範囲の好適な成
膜温度に設定する。続いて、水素希釈１０％シランガス
（ＳｉＨ4 ガス）を反応炉内に導入し、Ｓｉ基板上にシ
リコン単結晶層を形成する（図１（Ａ）のＨ2 フロ
ー）。このときのＳｉＨ4 ガスの流量を約３ＣＣＭとす
る。また、シリコン単結晶の膜厚を約１０００Ａ°とす
る。ここでは、Ｓｉ基板とこのＳｉ基板上に形成された
シリコン単結晶層を総称して下地１０と称する。
【００２４】次に、水素希釈１０％シランガスを排気手
段４１に流した状態でバルブ８０を開き、ガス供給部７
２から例えば水素希釈１％ゲルマン（ＧｅＨ4 ）ガスを
排気手段４１側へ流す。このとき、シランガスとゲルマ
ンガスの混合比が所望の流量になるように自動流量コン
トローラ６２、６４を予め調整しておく。また、水素ガ
ス供給部７６からの水素ガス流量も予め自動流量コント
ローラ６８で調整しておく。その後、バルブ７８、８
０、８２を閉じ、自動開閉バルブ５４、５６、６０を開
いてシランガス、ゲルマンガス及び、水素ガスを反応炉
２０内へ供給する。このとき、炉内の成膜温度を６００
℃〜８５０℃の範囲に設定する。また、このときのシラ
ンガスとゲルマンガスの流量をそれぞれ２．５ＣＣＭ、
２ＣＣＭとする（図１（Ａ）のＨ3 フロー）。このとき
下地１０上にＳｉ−Ｇｅ層１２が形成される（図２の
（Ａ））。この実施例では、Ｓｉ−Ｇｅ層１２のＳｉと
Ｇｅの組成比を８０対２０（Ｓｉ0.8 −Ｇｅ0.2 ）とし
た。
段４１に流した状態でバルブ８０を開き、ガス供給部７
２から例えば水素希釈１％ゲルマン（ＧｅＨ4 ）ガスを
排気手段４１側へ流す。このとき、シランガスとゲルマ
ンガスの混合比が所望の流量になるように自動流量コン
トローラ６２、６４を予め調整しておく。また、水素ガ
ス供給部７６からの水素ガス流量も予め自動流量コント
ローラ６８で調整しておく。その後、バルブ７８、８
０、８２を閉じ、自動開閉バルブ５４、５６、６０を開
いてシランガス、ゲルマンガス及び、水素ガスを反応炉
２０内へ供給する。このとき、炉内の成膜温度を６００
℃〜８５０℃の範囲に設定する。また、このときのシラ
ンガスとゲルマンガスの流量をそれぞれ２．５ＣＣＭ、
２ＣＣＭとする（図１（Ａ）のＨ3 フロー）。このとき
下地１０上にＳｉ−Ｇｅ層１２が形成される（図２の
（Ａ））。この実施例では、Ｓｉ−Ｇｅ層１２のＳｉと
Ｇｅの組成比を８０対２０（Ｓｉ0.8 −Ｇｅ0.2 ）とし
た。
【００２５】次に、直ちにバルブ５４、５６を閉めた
後、バルブ７８、８０を開けてシランガス及びゲルマン
ガスが反応炉２０へ供給されない状態にする。
後、バルブ７８、８０を開けてシランガス及びゲルマン
ガスが反応炉２０へ供給されない状態にする。
【００２６】続いて、シランガスを排気手段４１に流し
たままの状態でバルブ８２を開いてガス供給部７４から
排気手段４１へヘリウム希釈１％酸素ガスを流す。この
ときの酸素ガスの流量を１ＣＣＭとし、またシランガス
の流量を２ＣＣＭとする。また、炉内の成膜温度を６０
０℃〜８５０℃に設定する（図１（Ａ）のＨ4 フロ
ー）。なお、最適な成膜温度は、好ましくは８００℃と
するのが良い。また、このときＳｉ−Ｇｅ層１２の表面
には、極めて薄いシリコン酸化膜（ＳｉＯx 膜）１４が
形成される（図２の（Ｂ））。なお、この実施例では、
ＳｉＯx 膜のｘ組成をｘ＝１．２に設定した。しかし、
ｘの組成を好ましくは０．８＜ｘ≦１．５に設定してあ
れば良い。このときＳｉＯx 膜１４の膜厚を約１ｎｍ〜
５ｎｍの範囲に形成する。また、このＳｉＯx 膜の最適
な膜厚を好ましくは１ｎｍ程度とするのが良い。
たままの状態でバルブ８２を開いてガス供給部７４から
排気手段４１へヘリウム希釈１％酸素ガスを流す。この
ときの酸素ガスの流量を１ＣＣＭとし、またシランガス
の流量を２ＣＣＭとする。また、炉内の成膜温度を６０
０℃〜８５０℃に設定する（図１（Ａ）のＨ4 フロ
ー）。なお、最適な成膜温度は、好ましくは８００℃と
するのが良い。また、このときＳｉ−Ｇｅ層１２の表面
には、極めて薄いシリコン酸化膜（ＳｉＯx 膜）１４が
形成される（図２の（Ｂ））。なお、この実施例では、
ＳｉＯx 膜のｘ組成をｘ＝１．２に設定した。しかし、
ｘの組成を好ましくは０．８＜ｘ≦１．５に設定してあ
れば良い。このときＳｉＯx 膜１４の膜厚を約１ｎｍ〜
５ｎｍの範囲に形成する。また、このＳｉＯx 膜の最適
な膜厚を好ましくは１ｎｍ程度とするのが良い。
【００２７】また、このＳｉＯx 膜１４は、Ｓｉ−Ｇｅ
層１２の表面に形成された表面偏析のＧｅ原子を取り込
んだ酸化膜になる。
層１２の表面に形成された表面偏析のＧｅ原子を取り込
んだ酸化膜になる。
【００２８】次に、炉内の成膜温度を６５０℃〜８５０
℃の範囲に設定し、直ちにバルブ５４、５８を閉めてバ
ルブ７８、８２を開けて排気手段４１で排気する。従っ
て、シランガス及び酸素ガスは、反応炉２０内に供給さ
れない状態になる。このとき酸素ガス遮断時に不活性ガ
ス、例えばＡｒガスを炉内にパルス上に導入して制御し
ても良い（但し、Ａｒガスの供給部は図示せず）。続い
て、酸素ガス及び不活性ガスを遮断した後、反応炉内の
圧力が酸素分圧で例えば１×１０-8以下になるように真
空排気を行って超真空状態に所定の期間加熱処理する
（図１（Ａ）のＨ5 フロー）。このときＳｉ−Ｇｅ層１
２上に形成されていたＳｉＯx 膜１４は昇華除去される
（図２の（Ｃ））。このＳｉＯx 膜１４の除去される状
況は、反射型高速電子回折（ＲＨＥＥＤ）法または反応
炉内の残留ガス分析法によってモニターする。なお、Ｓ
ｉＯx 膜の薄膜形成工程のみをＵＦＶ−ＣＶＤ反応炉を
用いておこなっても良い。但し、この場合、ＵＨＶ−Ｃ
ＶＴ反応炉を複数個具え、かつ各反応炉間を超真空路で
つないだマルチチャンバ型ＵＨＶ−ＣＶＤ装置とするの
が望ましい。
℃の範囲に設定し、直ちにバルブ５４、５８を閉めてバ
ルブ７８、８２を開けて排気手段４１で排気する。従っ
て、シランガス及び酸素ガスは、反応炉２０内に供給さ
れない状態になる。このとき酸素ガス遮断時に不活性ガ
ス、例えばＡｒガスを炉内にパルス上に導入して制御し
ても良い（但し、Ａｒガスの供給部は図示せず）。続い
て、酸素ガス及び不活性ガスを遮断した後、反応炉内の
圧力が酸素分圧で例えば１×１０-8以下になるように真
空排気を行って超真空状態に所定の期間加熱処理する
（図１（Ａ）のＨ5 フロー）。このときＳｉ−Ｇｅ層１
２上に形成されていたＳｉＯx 膜１４は昇華除去される
（図２の（Ｃ））。このＳｉＯx 膜１４の除去される状
況は、反射型高速電子回折（ＲＨＥＥＤ）法または反応
炉内の残留ガス分析法によってモニターする。なお、Ｓ
ｉＯx 膜の薄膜形成工程のみをＵＦＶ−ＣＶＤ反応炉を
用いておこなっても良い。但し、この場合、ＵＨＶ−Ｃ
ＶＴ反応炉を複数個具え、かつ各反応炉間を超真空路で
つないだマルチチャンバ型ＵＨＶ−ＣＶＤ装置とするの
が望ましい。
【００２９】次に、炉内の成膜温度を６５０℃〜８５０
℃に設定し、水素希釈１０％シランガスを炉内に流す
（図１（Ａ）のＨ6 フロー）。このときＳｉ−Ｇｅ層１
２上にＳｉ層１６が形成される（図２の（Ｄ））。この
Ｓｉ層１６を形成する方法は、上述した図１（Ａ）のＨ
2 フローのＳｉ単結晶を形成するときと同様であるた
め、詳細な説明を省略する。最後に任意好適な割合で水
素ガスをガス供給部７６から反応炉２０内に導入して試
料２８を冷却した後、試料２８を反応炉２０内から取り
出す。
℃に設定し、水素希釈１０％シランガスを炉内に流す
（図１（Ａ）のＨ6 フロー）。このときＳｉ−Ｇｅ層１
２上にＳｉ層１６が形成される（図２の（Ｄ））。この
Ｓｉ層１６を形成する方法は、上述した図１（Ａ）のＨ
2 フローのＳｉ単結晶を形成するときと同様であるた
め、詳細な説明を省略する。最後に任意好適な割合で水
素ガスをガス供給部７６から反応炉２０内に導入して試
料２８を冷却した後、試料２８を反応炉２０内から取り
出す。
【００３０】図４は、この発明の実施例によって形成さ
れた歪ヘテロ超格子構造の薄膜（Ｓｉ／Ｓｉ−Ｇｅ）の
ヘテロ界面をＳＩＭＳによって観察した結果を示す。図
中、横軸に深さ（Ａ°）を取り、縦軸にＧｅの二次イオ
ン強度（個／秒）を取って表している。
れた歪ヘテロ超格子構造の薄膜（Ｓｉ／Ｓｉ−Ｇｅ）の
ヘテロ界面をＳＩＭＳによって観察した結果を示す。図
中、横軸に深さ（Ａ°）を取り、縦軸にＧｅの二次イオ
ン強度（個／秒）を取って表している。
【００３１】図４から理解できるように、Ｓｉ層の表面
から約５０Ａ°の深さにＳｉ／Ｓｉ0.8 −Ｇｅ0.2 のヘ
テロ界面がある。そして、Ｓｉ0.8 −Ｇｅ0.2 のＧｅの
イオン強度は、１×１０5 個／秒の値を示している。Ｓ
ｉ層の表面方向に向かって深さが約１０Ａ°程度移動す
るとＧｅのイオン強度は約１×１０2 個／秒まで急激に
減少する傾向を示している。
から約５０Ａ°の深さにＳｉ／Ｓｉ0.8 −Ｇｅ0.2 のヘ
テロ界面がある。そして、Ｓｉ0.8 −Ｇｅ0.2 のＧｅの
イオン強度は、１×１０5 個／秒の値を示している。Ｓ
ｉ層の表面方向に向かって深さが約１０Ａ°程度移動す
るとＧｅのイオン強度は約１×１０2 個／秒まで急激に
減少する傾向を示している。
【００３２】また、図５は、Ｓｉ／Ｓｉ−Ｇｅのヘテロ
界面をＲＨＥＥＤを用いて観測した結果をモデル的に示
した図である。図中、（Ａ）は従来のヘテロ界面の状況
を表しており、図５の（Ｂ）はこの発明の実施例のヘテ
ロ界面を示している。
界面をＲＨＥＥＤを用いて観測した結果をモデル的に示
した図である。図中、（Ａ）は従来のヘテロ界面の状況
を表しており、図５の（Ｂ）はこの発明の実施例のヘテ
ロ界面を示している。
【００３３】図５から理解できるように、従来のＭＢＥ
法で形成したＳｉ／Ｓｉ−Ｇｅの場合、ヘテロ界面１８
には表面偏析によるＧｅ原子の混入が生じる。また、Ｓ
ｉ−Ｇｅ混晶１７上に飛来するシリコン原子のＳｉ−Ｓ
ｉとＳｉ−Ｇｅとの会合エネルギーの差によってヘテロ
界面１８に凹凸が生じる。これに対して、この発明のＳ
ｉ／Ｓｉ−Ｇｅのヘテロ界面２０は、表面偏析のＧｅ原
子をヘテロ界面において昇華除去されるため、表面偏析
のＧｅ原子のＳｉ層への拡散がなく、原子オーダで平坦
なヘテロ界面２０が形成される。
法で形成したＳｉ／Ｓｉ−Ｇｅの場合、ヘテロ界面１８
には表面偏析によるＧｅ原子の混入が生じる。また、Ｓ
ｉ−Ｇｅ混晶１７上に飛来するシリコン原子のＳｉ−Ｓ
ｉとＳｉ−Ｇｅとの会合エネルギーの差によってヘテロ
界面１８に凹凸が生じる。これに対して、この発明のＳ
ｉ／Ｓｉ−Ｇｅのヘテロ界面２０は、表面偏析のＧｅ原
子をヘテロ界面において昇華除去されるため、表面偏析
のＧｅ原子のＳｉ層への拡散がなく、原子オーダで平坦
なヘテロ界面２０が形成される。
【００３４】また、この実施例では、ＳｉＯx を形成す
る際のシリコン含有ＩＶ族系水素ガスにシラン（ＳｉＨ
4 ）ガスを用いたがジシラン（Ｓｉ2 Ｈ6 ）及びトリシ
ラン（Ｓｉ3 Ｈ8 ）のガス群から選ばれて１種類のガス
又はシラン−ジシラン、ジシラン−トリシラン及びシラ
ン−トリシランの混合ガスを用いても良い。
る際のシリコン含有ＩＶ族系水素ガスにシラン（ＳｉＨ
4 ）ガスを用いたがジシラン（Ｓｉ2 Ｈ6 ）及びトリシ
ラン（Ｓｉ3 Ｈ8 ）のガス群から選ばれて１種類のガス
又はシラン−ジシラン、ジシラン−トリシラン及びシラ
ン−トリシランの混合ガスを用いても良い。
【００３５】また、この実施例では、希釈酸素ガスとし
てヘリウム（Ｈｅ）希釈酸素ガスを用いたがアルゴン
（Ａｒ），ネオン（Ｎｅ）及びキセノン（Ｘｅ）の１種
類の不活性ガスを希釈して酸素ガスとして用いても良
く、また、それぞれの不活性ガスを２種類以上混合した
希釈酸素ガスとして用いてもよい。また、酸素ガスの代
わりに上述した不活性ガスを希釈した亜酸化窒素（Ｎ2
Ｏ）ガスを用いても良い。
てヘリウム（Ｈｅ）希釈酸素ガスを用いたがアルゴン
（Ａｒ），ネオン（Ｎｅ）及びキセノン（Ｘｅ）の１種
類の不活性ガスを希釈して酸素ガスとして用いても良
く、また、それぞれの不活性ガスを２種類以上混合した
希釈酸素ガスとして用いてもよい。また、酸素ガスの代
わりに上述した不活性ガスを希釈した亜酸化窒素（Ｎ2
Ｏ）ガスを用いても良い。
【００３６】
【発明の効果】上述した説明からも明らかなように、こ
の発明の歪ヘテロ超格子構造の薄膜の形成方法によれ
ば、Ｓｉ−Ｇｅ層上にＳｉＯX 膜を形成した後、反応炉
内を真空排気（１×１０-8以下）し、所定の加熱を行っ
てＳｉＯx 膜を除去する。この際に、表面のＳｉＯの酸
化物と同様にＳｉ−Ｇｅの表面に偏析されているＧｅ原
子がＧｅＯの酸化物となって昇華されるので、ヘテロ界
面の表面に偏析しているＧｅ原子を制御できる。従っ
て、ＳｉＯx 膜が除去されたＳｉ−Ｇｅ層上にＳｉ層を
形成することによってヘテロ界面のＧｅ濃度の急峻性及
び平坦性が著しく改善される。従って、この発明の歪超
格子構造の薄膜をデバイスに応用すれば、電気的及び光
学的特性の優れたデバイスを作製することが期待でき
る。また、この発明では、ＣＶＤ法を用いて歪超格子構
造の薄膜を形成しているため、ＳｉＯx 膜の形成及び除
去が容易にできるという利点もある。
の発明の歪ヘテロ超格子構造の薄膜の形成方法によれ
ば、Ｓｉ−Ｇｅ層上にＳｉＯX 膜を形成した後、反応炉
内を真空排気（１×１０-8以下）し、所定の加熱を行っ
てＳｉＯx 膜を除去する。この際に、表面のＳｉＯの酸
化物と同様にＳｉ−Ｇｅの表面に偏析されているＧｅ原
子がＧｅＯの酸化物となって昇華されるので、ヘテロ界
面の表面に偏析しているＧｅ原子を制御できる。従っ
て、ＳｉＯx 膜が除去されたＳｉ−Ｇｅ層上にＳｉ層を
形成することによってヘテロ界面のＧｅ濃度の急峻性及
び平坦性が著しく改善される。従って、この発明の歪超
格子構造の薄膜をデバイスに応用すれば、電気的及び光
学的特性の優れたデバイスを作製することが期待でき
る。また、この発明では、ＣＶＤ法を用いて歪超格子構
造の薄膜を形成しているため、ＳｉＯx 膜の形成及び除
去が容易にできるという利点もある。
【図１】（Ａ）〜（Ｄ）は、この発明の超格子構造の薄
膜形成方法を説明するためのフローチャート図である。
膜形成方法を説明するためのフローチャート図である。
【図２】（Ａ）〜（Ｄ）は、この発明の超格子構造の薄
膜形成方法を説明するための形成工程図である。
膜形成方法を説明するための形成工程図である。
【図３】この発明の薄膜形成に使用した薄膜形成装置の
構成図である。
構成図である。
【図４】この発明で形成されたＳｉ／Ｓｉ−Ｇｅ界面の
Ｇｅ二次イオン強度特性図である。
Ｇｅ二次イオン強度特性図である。
【図５】（Ａ）〜（Ｂ）は、従来例及びこの発明の実施
例におけるＳｉ／Ｓｉ−Ｇｅヘテロ界面の平坦性を比較
したモデル図である。
例におけるＳｉ／Ｓｉ−Ｇｅヘテロ界面の平坦性を比較
したモデル図である。
【図６】従来のＳｉ／Ｓｉ−Ｇｅ界面のＧｅ濃度分布曲
線図である。
線図である。
１０：下地 １２：Ｓｉ−Ｇｅ層 １４：ＳｉＯx 膜 １６：Ｓｉ層 Ｈ1 フロー：シリコン基板のクリーニング期間 Ｈ2 フロー：シリコン単結晶形成期間 Ｈ3 フロー：Ｓｉ−Ｇｅ混晶形成期間 Ｈ4 フロー：ＳｉＯx 膜形成期間 Ｈ5 フロー：ＳｉＯx 膜除去期間 Ｈ6 フロー：Ｓｉ層形成期間 Ｈ7 フロー：水素ガスフロー期間
Claims (6)
- 【請求項１】 下地上に化学的気相成長（ＣＶＤ）法を
用いてＳｉ／Ｓｉ−Ｇｅをエピタキシャル成長させ、歪
ヘテロ超格子構造の薄膜を形成する方法において、
（ａ）前記下地上にシリコン−ゲルマニウム（Ｓｉ−Ｇ
ｅ）層を形成する工程と、（ｂ）反応炉内を真空排気し
た後、前記Ｓｉ−Ｇｅ層上に希釈酸素系ガス及びシリコ
ン含有ＩＶ族系水素ガスの混合ガスを用いて所定の加熱
を行ってＳｉＯx 膜（但し、ｘは０．８＜ｘ≦１．５）
を形成する工程と、（ｃ）その後、更に反応炉内を真空
排気した後、所定の加熱を行って前記ＳｉＯx 膜を除去
する工程と、（ｄ）前記ＳｉＯx 膜が除去された前記Ｓ
ｉ−Ｇｅ層上にシリコン（Ｓｉ）層を形成する工程とを
含むことを特徴とする歪ヘテロ超格子構造の薄膜形成方
法。 - 【請求項２】 請求項１の記載の歪ヘテロ超格子構造の
薄膜の形成方法において、 前記工程（ｂ）での真空度を１×１０-6〜１×１０-4Ｐ
ａ（パスカル）とすることを特徴とする歪ヘテロ超格子
構造の薄膜形成方法。 - 【請求項３】 請求項１の記載の歪ヘテロ超格子構造の
薄膜の形成方法において、 前記工程（ｂ）で形成される前記ＳｉＯx 膜の膜厚を１
ｎｍ〜４ｎｍ（ナノメートル）とすることを特徴とする
歪ヘテロ超格子構造の薄膜形成方法。 - 【請求項４】 請求項１の記載の歪ヘテロ超格子構造の
薄膜の形成方法において、 前記工程（ｃ）での真空度を最大限１×１０-8Ｐａとす
ることを特徴とする歪ヘテロ超格子構造の薄膜形成方
法。 - 【請求項５】 請求項１の記載の歪ヘテロ超格子構造の
薄膜の形成方法において、 前記工程（ｂ）のシリコン含有ＩＶ族系水素ガスを、Ｓ
ｉＨ4 、Ｓｉ2 Ｈ6 及びＳｉ3 Ｈ8 のガス群から選ばれ
た１種類又は２種類のガスとすることを特徴とする歪ヘ
テロ超格子構造の薄膜形成方法。 - 【請求項６】 請求項１の記載の歪ヘテロ超格子構造の
薄膜の形成方法において、 前記工程（ｂ）の希釈酸素ガスを、Ｈｅ、Ａｒ、Ｎｅ及
びＸｅの不活性ガス群の中から選ばれた１種類のガスに
より希釈された酸素（Ｏ2 ）ガス又はＨｅ、Ａｒ、Ｎｅ
及びＸｅの不活性ガス群の中から選ばれた１種類のガス
により希釈された亜酸化窒素（Ｎ2 Ｏ）ガスとすること
を特徴とする歪ヘテロ超格子構造の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29862493A JPH07153685A (ja) | 1993-11-29 | 1993-11-29 | 歪ヘテロ超格子構造の薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29862493A JPH07153685A (ja) | 1993-11-29 | 1993-11-29 | 歪ヘテロ超格子構造の薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153685A true JPH07153685A (ja) | 1995-06-16 |
Family
ID=17862145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29862493A Withdrawn JPH07153685A (ja) | 1993-11-29 | 1993-11-29 | 歪ヘテロ超格子構造の薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153685A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004533118A (ja) * | 2001-05-30 | 2004-10-28 | エーエスエム アメリカ インコーポレイテッド | 低温搬入出およびベーク |
| JP2008523584A (ja) * | 2004-12-06 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス |
| JPWO2006090645A1 (ja) * | 2005-02-24 | 2008-07-24 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| JP2017126747A (ja) * | 2016-01-15 | 2017-07-20 | アトメラ インコーポレイテッド | 酸素源としてのｎ２ｏを使用する原子層構造を包含する半導体デバイスの製造方法 |
-
1993
- 1993-11-29 JP JP29862493A patent/JPH07153685A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004533118A (ja) * | 2001-05-30 | 2004-10-28 | エーエスエム アメリカ インコーポレイテッド | 低温搬入出およびベーク |
| US7462239B2 (en) | 2001-05-30 | 2008-12-09 | Asm America, Inc. | Low temperature load and bake |
| US7837795B2 (en) | 2001-05-30 | 2010-11-23 | Asm America, Inc. | Low temperature load and bake |
| JP2008523584A (ja) * | 2004-12-06 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス |
| JP4696127B2 (ja) * | 2004-12-06 | 2011-06-08 | エヌエックスピー ビー ヴィ | 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス |
| JPWO2006090645A1 (ja) * | 2005-02-24 | 2008-07-24 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| JP2017126747A (ja) * | 2016-01-15 | 2017-07-20 | アトメラ インコーポレイテッド | 酸素源としてのｎ２ｏを使用する原子層構造を包含する半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537370B1 (en) | Process for obtaining a layer of single-crystal germanium on a substrate of single-crystal silicon, and products obtained | |
| JP2948414B2 (ja) | 基板上にＧｅを堆積させる方法および半導体デバイスの製造方法 | |
| Racanelli et al. | Temperature dependence of growth of Ge x Si1− x by ultrahigh vacuum chemical vapor deposition | |
| US4900372A (en) | III-V on Si heterostructure using a thermal strain layer | |
| US7259084B2 (en) | Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer | |
| Hu et al. | Effects of hydrogen surface pretreatment of silicon dioxide on the nucleation and surface roughness of polycrystalline silicon films prepared by rapid thermal chemical vapor deposition | |
| JP3312553B2 (ja) | シリコン単結晶およびシリコン単結晶薄膜の製造方法 | |
| JPH07153685A (ja) | 歪ヘテロ超格子構造の薄膜形成方法 | |
| US5286334A (en) | Nonselective germanium deposition by UHV/CVD | |
| US6251183B1 (en) | Rapid low-temperature epitaxial growth using a hot-element assisted chemical vapor deposition process | |
| JPH0737823A (ja) | 半導体膜形成方法及び半導体膜形成装置 | |
| JPH0722330A (ja) | 歪ヘテロエピタキシャル層の形成方法 | |
| JPH0645257A (ja) | 半導体薄膜形成方法 | |
| JPH05326419A (ja) | 半導体薄膜の形成方法 | |
| JPH06232042A (ja) | Ｓｉ−Ｇｅ薄膜の形成方法 | |
| Mizushima et al. | Oxide-mediated solid phase epitaxy (OMSPE) of Silicon: a new low-temperature epitaxy technique using intentionally grown native oxide | |
| Jung et al. | GexSil-x Layers Grown by Rapid Thermal Processing Chemical Vapor Deposition | |
| JPH05109630A (ja) | 半導体薄膜の形成方法 | |
| JPH118226A (ja) | 半導体基板表面の清浄化方法及びその装置 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| Nishizawa et al. | Surface morphology investigation of Si thin film grown by temperature modulation Si molecular-layer epitaxy | |
| JP2001351869A (ja) | シリコンウェーハおよびその製造方法 | |
| JPH0669131A (ja) | 半導体薄膜形成方法 | |
| Kuiper et al. | Room-Temperature HF Vapour-Phase Cleaning for LPCVD EPI of Si and SiGe | |
| JPH06333840A (ja) | 歪みヘテロエピタキシャル層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |