JP2008523584A - 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス - Google Patents

半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス Download PDF

Info

Publication number
JP2008523584A
JP2008523584A JP2007543957A JP2007543957A JP2008523584A JP 2008523584 A JP2008523584 A JP 2008523584A JP 2007543957 A JP2007543957 A JP 2007543957A JP 2007543957 A JP2007543957 A JP 2007543957A JP 2008523584 A JP2008523584 A JP 2008523584A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
atoms
type
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007543957A
Other languages
English (en)
Other versions
JP4696127B2 (ja
Inventor
ミュニエル−バイラールド フィリップ
ヘー アー フイツィンヒ ヘンドリク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008523584A publication Critical patent/JP2008523584A/ja
Application granted granted Critical
Publication of JP4696127B2 publication Critical patent/JP4696127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、エピタキシャル層の製造に関し、半導体基板を用立てるステップと、第１の深さを有するＳｉ−Ｇｅ層を半導体基板上に設けるステップと、第１の深さよりも十分に深い第２の深さを有し、かつ、ｎ型のドーパント材料でドープした層を、半導体基板に設けるステップと、Ｇｅ原子およびｎ型原子が、二酸化シリコン／シリコン界面にて二酸化シリコンによって半導体基板内へ押し込まれるように、二酸化シリコン層を形成すべく酸化処理を行うステップであって、ｎ型原子が、Ｇｅ原子よりも深く半導体基板内に押し込まれて、その結果頂部層のｎ型原子の濃度を低減させるようにするステップと、二酸化シリコン層を取り除くステップと、半導体基板上にシリコンのエピタキシャル層を、外方拡散またはオートドーピングを低減させて成長させるステップとを含む。

Description

本発明は、半導体基板上にエピタキシャル層を成長させる方法に関する。
現在では、半導体基板上に成長させたエピタキシャル層の内部、またはその上部に、多くの半導体デバイスを製造している。半導体基板上にこのようなエピタキシャル層を成長させるには、高濃度のドープ基板（例えば、１Ｅ１９−１Ｅ２１ａｔｏｍｓ／ｃｍ３）の上、またはこのような基板の一部分の上に、低濃度のドープ層（例えば、１Ｅ１４−１Ｅ１７ａｔｏｍｓ／ｃｍ３）をエピタキシャル堆積する必要がある。基板は、ドーパントで均一にドープすることができ、あるいは、基板に複数の埋込み層を設けることもできる。このような埋込み層は、所定の位置にある。それらは、基板全体で同一の導電型、すなわちｐ型またはｎ型とするか、あるいは、基板上の異なる位置に、導電型が交互に異なる埋め込み層を設けることができる。基板上へのエピタキシャル堆積中には、ドーパントが次のような幾つかの原因により成長中のエピタキシャル層に不慮に入り込むおそれがある。
‐外方拡散：これは、高濃度のドープ基板から成長中のエピタキシャル層の中への、ドーパントの固体拡散源に関連する
‐気相オートドーピング：これは、高濃度のドープ基板から基板の周囲のスペースへのドーパントの蒸発、および、成長中のエピタキシャル層内への同じドーパントの再結合に関連する
当業者には既知のように、縦方向と横方向のオートドーピングにはしばしば差異が生じる。外方拡散およびオートドーピングが発生しない場合には、ドーピング濃度が、高濃度のドープ基板から低濃度のドープエピタキシャル層へと急激に変化する。この状態は、エピタキシャル層内に作成するデバイスの性能の観点からは、好適な状態である。しかしながら、外方拡散およびオートドーピングのために、ドーピング濃度は所望どおりの急激な変化ではなくなってしまう。
オートドーピングおよび／または外方拡散を防ぐべく、多くの試みがなされてきた。ＵＳ２００３／００８２８８２には、オートドーピングおよび／または外方拡散を防ぐ一方法が開示されている。この先行技術文献には、例えば、高濃度のホウ素（Ｂ）を含む基板内の埋め込みコレクタ領域の上に、拡散障壁を用いる方法が開示されている。この拡散障壁は、例えばシリコンゲルマニウムカーボン（ＳｉＧｅＣ）を含む。このような拡散障壁は、基板上にエピタキシャル層が成長する際に、埋め込み層からのホウ素の外方拡散を防ぐものとして知られている。このような拡散障壁は、埋め込み層内の他のｐ型材料に対しても用いることができる。しかしながら、例えばヒ素（Ａｓ）やリン（Ｐ）のようなｎ型材料に対する拡散障壁として、ＳｉＧｅＣを用いることはできない。これは、ＡｓやＰのようなｎ型材料は、ＳｉＧｅＣ内へ拡散し易いからである。
本発明の目的は、半導体基板上にエピタキシャル層を成長させる方法であって、あらかじめドーパントでドープした半導体基板内への、ｎ型ドーパントのオートドーピングおよび／または外方拡散を低下させる方法を提供することにある。
この目的のために、本発明は、請求項１にかかる方法を提供する。
請求項２は、請求項１に記載の方法とは別の方法を規定する。
本発明は、Ａｓのようなｎ型原子はＳｉＧｅ（Ｃ）層の中へ拡散し易いにもかかわらず、基板頂部のＳｉ−Ｘ層内の、Ｇｅを含み得るＸ原子を用いることにより、基板上にエピタキシャル層を成長する間にｎ型のドーパントがドープ基板から逃れるのを、かなり防止することができる、という認識に基づいて成したものである。以下に詳細に述べる通り、これは、Ｘ原子を用いて、エピタキシャル層の成長前にｎ型ドーパントをドープ基板の深くへ押し込み、基板表面の薄い頂部層におけるｎ型ドーパントの量を低減することで、達成することができる。この、半導体基板の表面から基板の内部へとｎ型原子を押し込むＸ原子の作用は、酸化処理によるもので、この酸化処理により、前記基板にＳｉ−Ｘ層を設けた後で、かつ、エピタキシャル層を成長させる前に、基板上に二酸化シリコン（ＳｉＯ２）層が形成される。これは、酸化処理中に、ＳｉＯ２／Ｓｉ界面において、Ａｓのようなドーパント原子の所定量が、Ｘ原子と置き換えられると言うことで立証することができる。従って、前記ＳｉＯ２を除去すると、頂部層に含まれるｎ型ドーパントは低減している。この後にこの基板上にエピタキシャル層を成長させると、基板の頂部層にはほとんどｎ型のドーパントが存在しないため、ｎ型ドーパントのオートドーピングおよび／または外方拡散が、より少なくなる。
本発明を、幾つかの実施態様つき説明するが、これらの実施態様は本発明の範囲を制限するものではなく、ただ本発明を例示したに過ぎない。
本発明による方法の一例を、図１ａ〜１ｆにつき説明する。
図１ａは、ｐ型基板１を示している。このｐ型基板１は、その全体がｐ型の、より大きな基板の一部としてもよい。あるいは、ｐ型基板１は、様々なｐ型の部分およびｎ型の部分を有するような、より大きな基板の一部としてもよい。ほとんどの場合、ｐ型基板１は、典型的には１Ｅ１５ａｔｏｍｓ／ｃｍ３のレベルにまでドープする。ドーパントは例えばホウ素（Ｂ）とすることができるが、基板１は真性タイプのものとすることもできる。さらに別の方法として、基板をｎ型のものにすることができるが、これは一般的ではない。基板１は、例えば絶縁層上、または同種の別の層（図示せず）上の薄層としてもよい。
次の処理において、図１ｂのように、基板１上に薄層５を成長させる。この薄層５は、Ｓｉ−Ｘを含み、ここでＸは、例えばＧｅを含む。Ｘは、多少のカーボンＣを含むこともできる。Ｇｅを用いる場合は、Ｇｅの量を１０ａｔ％とすることができる。しかしながら、後の処理中にひずみ層の緩和が生じない限り、他の量のＧｅを用いることができる。典型的な値は、５〜３０ａｔ％の範囲にある。
層５は、５〜１５ｎｍの厚さにすることができる。しかしながら、本発明は、層５をそのような厚さに限定するものではない。
同じく図１ｂに示す次の処理においては、薄層５上にＳｉの真性層７を成長させる。この真性層７は、１８０ｎｍの厚さにすることができるが、これは一例に過ぎない。
Ｘ＝Ｇｅの場合、層５および７は、同一のエピタキシャル成長処理で成長させることができる。ＳｉＧｅは、温度９７３Ｋ（７００℃）、圧力５３２パスカル（４０トル）、Ｈ２＝２０ｓｌｍ、ＳｉＨ２Ｃｌ２＝２０ｓｃｃｍ、ＧｅＨ４＝４０ｓｃｃｍでのエピタキシャル成長処理で成長させることができる。ＳｉＧｅ層５の厚さは、２５秒または１分１５秒の堆積時間に対して、それぞれ５ｎｍまたは１５ｎｍとなる。その後、同じ温度および圧力条件の下で、ＳｉＨ２Ｃｌ２に変えて、ＳｉＨ４を、４分２５秒間、２００ｓｃｃｍ供給して、Ｓｉ層７を成長させる。
次に、同じく図１ｂに示すように、層７の上にＳｉＯ２の薄層２を形成する。これは例えば、ドライ酸化処理によって行うことができる。このＳｉＯ２層２の厚さは、２０ｎｍとすることができる。しかしながら、このＳｉＯ２層の厚さは、必要に応じて、他の任意の厚さにすることができる。
ＳｉＯ２層２を形成した後に、ｎ型の注入処理を行う。図１ｃの例では、注入ドーパントとしてＡｓを用いる。しかしながら、代わりにＰまたは任意の他の適切なｎ型のドーパントを用いてもよい。Ａｓ原子は、エネルギーＥ＝５０ｋｅＶ、ドーズ量１Ｅ１６ｃｍ−２で注入することができる。しかしながら、他の数量を用いてもよく、例えば、エネルギーを１０〜１５０ｋｅＶ、さらに、ドーズ量を１Ｅ１５〜２Ｅ１６ｃｍ−２とすることもできる。
図１ｄに示すように、埋め込み層３が、Ｓｉ−Ｘ層５よりも深く基板１内に広がることになる。ここで、図１ｄに示すように、基板１、Ｓｉ−Ｘ層５、および真性Ｓｉ層７は全て、例えばＡｓのようなドーパント原子を含むことに留意すべきである。
ｎ型のドーパントを基板に注入して、埋め込み層３を形成した後、例えばストリッピングによって、ＳｉＯ２層２を除去する。層２としてはＳｉＯ２を用いるのが好適かもしれないが、本発明はＳｉＯ２を用いることに限定するものではない。他の適切な絶縁層２を代わりに用いてもよい。
ＳｉＯ２層２を除去した後、他のＳｉＯ２層（図示せず）を、約１０ｎｍの厚さに、例えばドライ酸化によって成長させる。このＳｉＯ２層は、次に続くアニール処理のためのキャッピング層として作用する。このアニール処理は、温度約１３７３Ｋ（約１１００℃）で５０分間行う。必要に応じて、他の温度および時間を用いてもよい。
次の処理においては、図１ｅに示すように、ＳｉＯ２層９を基板上に成長させる。この処理は、約１３２３Ｋ（約１０５０℃）でのウェット酸化処理によって、１８０ｎｍ厚のＳｉ層７をＳｉＯ２層９に変換することによって行うことができる。この場合、ＳｉＯ２層の厚さは約２５０ｎｍにすることができる。しかしながら、必要に応じて、ＳｉＯ２層９は他の厚さにしてもよい。ＳｉＯ２層９の成長中には、若干の影響が生じる。まず第一に、Ｓｉ層７内のｎ型ドーパントが、基板内に押し込まれる。ある時点に、成長しているＳｉＯ２がＳｉ−Ｘ層５に達する。このＳｉ−Ｘ層５がＳｉＧｅを含む場合、Ｇｅ原子が、ＳｉＯ２とＳｉの界面において基板１内に押し込まれる。しかしながら、例えばＡｓのようなｎ型原子も、ＳｉＯ２／Ｓｉ界面において基板１内に押し込まれる。これらの原子が移動したため、ＳｉＧｅ層はこれから５’で示し、さらに、埋め込み層をこれからは３’で示す。Ｇｅ原子が、Ａｓのようなｎ型ドーパント原子よりも基板１内に押し込まれにくいことは明らかであり、結果として、Ａｓ原子はＧｅ原子よりもより深く基板１内に押し込まれる。Ｇｅは、Ａｓも占めることになる位置を制するようになるため、ＳｉＯ２／Ｓｉ界面において、Ｇｅは高濃度となり、Ａｓの濃度は減少することになる。同時に、ＳｉＧｅ層５内の、Ｇｅの量があまり多くない個所、すなわちかかる界面から離れた個所で、Ａｓが容易にＳｉＧｅ層内に拡散する。この結果、層５’の頂部層は、ｎ型ドーパントの濃度が減少し、Ｇｅ濃度が増加することになる。
図１ｆにつき、基板１の上にエピタキシャル層を形成する方法における次の処理を説明する。まず第一に、ＳｉＯ２層９を除去する。これは例えば、２ｖｏｌ％のＨＦ水溶液にて４０分間のＨＦディップ処理し、次いで、約１２７３Ｋ（約１０００℃）の温度で３０秒間、Ｈ２＝６０ｓｌｍ、Ｐ＝５３２パスカル（４０トル）のＨ２ベーキングによって行うことができる。他の濃縮、温度、および時間を用いてもよい。ＳｉＯ２層９を除去する別の方法も、同じく用いることができる。次に、例えば、温度１２７３Ｋ（約１０００℃）で、３０秒間、Ｈ２＝６０ｓｌｍ、Ｐ＝５３２パスカル（４０トル）、ＳｉＨ２Ｃｌ２＝３００ｓｃｃｍにて、エピタキシャル層６を基板上に成長させる。この場合、エピタキシャル層６の厚さは、３４０ｎｍとし、真性とするのが好適である。他の厚さを用いてもよい。同様に、他の温度および時間を用いてもよい。
図２は、エピタキシャル層６の成長後の上面から、μｍ単位での深さの関数として測定したＡｓの、ａｔ．ｃｍ−３単位での濃度特性を示している。図３は、図２における深さ０．１５〜０．３５μｍの部分の拡大図を示しており、これも参照する。
図２および図３から明らかなように、埋め込み層３’と比べて、０．３４μｍ下方に延在するエピタキシャル層６内では、Ａｓの濃度は大幅に低減されている。エピタキシャル層６の成長中の、エピタキシャル層６内へのＡｓの外方拡散は、完全には阻止されないが、かなり低減される。この特性は、特に、１５ｎｍのＳｉＧｅ層５を用いた場合に、Ａｓの外方拡散が層６のエピタキシャル成長よりも遅くなることにより、従来技術によるよりも外方拡散が少なくなることを示している。
さらに、上述したように、ＳｉＯ２層９の成長中に、ＡｓはＳｉＧｅ層５’内のＧｅの量があまり多くない個場、すなわち、ＳｉＯ２とＳｉとの界面の所ではなく、かかる界面から多少離れた個所の、ＳｉＧｅ層５’内に容易に拡散した。Ｇｅが豊富な領域より下のＳｉＧｅ層内へのＡｓの拡散能力が高いことにより、さらに、Ｓｉ内へのＧｅの全溶解度により、ＳｉＯ２層９と埋め込み層３’との界面において、規則正しい配列のＳｉＧｅ層が形成される。この高規則性のＳｉＧｅ層は、極めて平坦な界面を形成し、後のエピタキシャル成長にとって優れた基部となる。
従って、本発明の概念は、基板内のｎ型ドーパントを、ＳｉＯ２／Ｓｉ界面にて「より高い」偏析特性を有する他の原子Ｘと置き換える、ことにある。これには、以下の利点がある：
ＳｉＯ２層とＳｉ基板１との間に挟まれたＳｉ−Ｘ層５，５’によって、ＳｉＯ２／Ｓｉ界面の粗さが制御される。これにより、高濃度のｎ型ドーパント（または注入ドーズ）を用いることができるようになる；
埋め込み層の頂部層におけるｎ型ドーパントの量を減らすことにより、オートドーピングおよび／または外方拡散を低減できる。
図１ｆに示すような半導体基板は、中間製品を形成する。埋め込み層３’は、ｐｎｐトランジスタにおけるコレクタとして用いることができる。当業者には既知のように、全ての異なる（半導体の）構成要素は、エピタキシャル層６の内部または頂部に作成することができる。
上に示したように、ｎ型の埋め込み層の形成にＳｉＧｅ層を用いることができる。上述したような方法は、例えばＵＳ２００３／００８２８８２に記載されているような、オートドーピングおよび／または外方拡散を低減したｐ型の埋め込み層の形成において、随意所定量のＣを有するＳｉＧｅ層を用いる方法と互換性がある。しかしながら、このＳｉＧｅ層は、その方法の場合全く異なる方法で用いられていることに留意すべきであり、すなわち、ＳｉＧｅ層をｐ型の埋め込み層の上に用いる場合、このＳｉＧｅ層は、拡散障壁として用いられ、その後にエピタキシャル層を成長させる際に変わらぬ位置にある。本発明のように、Ｇｅおよびドーパント原子が、成長するＳｉＯ２層によってＳｉ基板内に押し込まれることはない。
図１ａ〜１ｆを参照して説明した処理工程は、ただの例示である。当業者には明らかなように、幾つかの変更を行うことが可能である。
例えば、図１ｂおよび図１ｃに示す処理は逆にすることができ、言い換えれば、埋め込み層３は、ＳｉＧｅ層５（またはＧｅ以外の任意の適切な原子種）を基板１上に設ける前に、最初に形成してもよい。これは例えば、基板１上に直接絶縁層２を設け、その後、図１ｃにつき説明したように、例えばＡｓでのｎ型の注入処理を実行することによって行うことができる。その後、この絶縁層２を除去して、ＳｉＧｅ層５並びにＳｉ層７を形成することができる。これらの処理を行う場合に、ＳｉＧｅ層５は、図１ａ〜１ｄを参照して説明した方法に比べ、より少ないｎ型ドーパントを含むことになり得る。
バイポーラトランジスタは、本発明により形成するエピタキシャル層内に形成することができ、かかるエピタキシャル層は、ｎ型埋め込み層のエッジにおいてより急勾配なドーピング特性を有する。これは、バイポーラトランジスタの動作周波数を増加させるため非常に有利であり、その周波数は、２００ＧＨｚよりも高くすることができる。
要するに、本発明によって、以下の利点が一度に得られる：
１．エピタキシャル層の成長中の、オートドーピングおよび／または外方拡散が低減する；
２．エピタキシャル層の成長前の、埋め込み層の表面粗さを低減し、これは、エピタキシャル層、並びに、後にエピタキシャル層の内部およびその上に形成するデバイスの、質の向上へと繋がる；さらに、
３．ｎ型の埋め込み層のエッジにおけるドーピング特性が、従来と比べより急勾配となる。
エピタキシャル層をシリコン基板上に外方拡散および／またはオートドーピングを低減させて成長させる、本発明による方法の一工程段を示す図である。 エピタキシャル層をシリコン基板上に外方拡散および／またはオートドーピングを低減させて成長させる、本発明による方法の一工程段を示す図である。 エピタキシャル層をシリコン基板上に外方拡散および／またはオートドーピングを低減させて成長させる、本発明による方法の一工程段を示す図である。 エピタキシャル層をシリコン基板上に外方拡散および／またはオートドーピングを低減させて成長させる、本発明による方法の一工程段を示す図である。 エピタキシャル層をシリコン基板上に外方拡散および／またはオートドーピングを低減させて成長させる、本発明による方法の一工程段を示す図である。 エピタキシャル層をシリコン基板上に外方拡散および／またはオートドーピングを低減させて成長させる、本発明による方法の一工程段を示す図である。 基板内および基板の頂部のエピタキシャル層内の、ｎ型ドーパント濃度の測定特性図である。 図２の一部の拡大図である。

Claims (10)

  1. 半導体製品の形成方法であって、
    ‐半導体基板を用立るステップと、
    ‐Ｘを所定の原子種として、第１の深さを有するＳｉ−Ｘ層を、前記半導体基板の少なくとも一部の上に設けるステップと、
    ‐ｎ型のドーパント材料でドープし、かつ前記第１の深さより十分に深い第２の深さを有するドープ層を、前記半導体基板の前記少なくとも一部に設けるステップと、
    ‐前記半導体基板の内部に、二酸化シリコン／シリコン界面を有する二酸化シリコン層を形成するための酸化処理を行うステップであって、前記Ｘ原子は、前記二酸化シリコン／シリコン界面にて、前記ｎ型の原子よりも高い偏析特性を有するような原子を選択して、Ｘ原子およびｎ型の原子が、前記二酸化シリコン／シリコン界面にて、前記二酸化シリコン層によって、前記半導体基板内へ押し込まれるようにするステップと、
    ‐前記二酸化シリコン層を除去するステップと、
    ‐前記半導体基板上にシリコンのエピタキシャル層を成長させるステップと、
    を含む、半導体製品の形成方法。
  2. シリコン半導体基板の形成方法であって、
    ‐半導体基板を用立るステップと、
    ‐前記半導体基板の少なくとも一部に、ｎ型のドーパント材料でドープした、第１の深さを有するドープ層を設けるステップと、
    ‐Ｘを所定の原子種として、前記第１の深さより十分に浅い第２の深さを有するＳｉ−Ｘ層を、前記半導体基板の前記少なくとも一部の上に設けるステップと、
    ‐前記半導体基板の内部に、二酸化シリコン／シリコン界面を有する二酸化シリコン層を形成するための酸化処理を行うステップであって、前記Ｘ原子は、前記二酸化シリコン／シリコン界面にて、前記ｎ型の原子よりも高い偏析特性を有するような原子を選択して、前記Ｘ原子およびｎ型の原子が、前記二酸化シリコン／シリコン界面にて、前記二酸化シリコンによって、前記半導体基板内へ押し込まれるようにするステップと、
    ‐前記二酸化シリコン層を除去するステップと、
    ‐前記半導体基板上にシリコンのエピタキシャル層を成長させるステップと、
    を含む、シリコン半導体基板の形成方法。
  3. 前記Ｘ原子種がＧｅを含む、請求項１または２に記載の方法。
  4. 前記ｎ型のドーパント材料が、ＡｓまたはＰの少なくとも１つである、請求項１〜３のいずれか１項に記載の方法。
  5. 前記半導体基板の前記少なくとも一部にドープ層を設けるステップが、
    ‐前記半導体基板の前記少なくとも一部の上に、所定の厚さの絶縁層を設けるサブステップと、
    ‐前記ドープ層を形成するのに、前記絶縁層を介して前記ｎ型ドーパント材料を注入処理するサブステップと、
    ‐前記絶縁層を除去するサブステップと、
    を含む、請求項１〜４のいずれか１項に記載の方法。
  6. 前記絶縁層が二酸化シリコンを含む、請求項５に記載の方法。
  7. 前記Ｓｉ−Ｘ層が所定濃度のＣを含む、請求項１〜６のいずれか１項に記載の方法。
  8. 前記エピタキシャル層が、前記埋め込み層におけるドーパント濃度よりも低濃度のｎ型ドーパント材料を含む、請求項１〜７のいずれか１項に記載の方法。
  9. 前記半導体基板に、前記ｐ型の埋め込み層上のｐ型のドープ層およびｐ型のエピタキシャル層を有する少なくとも１つの他の部分を設けるステップを含む、請求項１〜８のいずれか１項に記載の方法。
  10. 請求項１〜９のいずれか１項に記載の方法によって製造した半導体デバイス。
JP2007543957A 2004-12-06 2005-11-29 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス Expired - Fee Related JP4696127B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04106310 2004-12-06
EP04106310.8 2004-12-06
PCT/IB2005/053945 WO2006061731A1 (en) 2004-12-06 2005-11-29 Method of producing an epitaxial layer on a semiconductor substrate and device produced with such a method

Publications (2)

Publication Number Publication Date
JP2008523584A true JP2008523584A (ja) 2008-07-03
JP4696127B2 JP4696127B2 (ja) 2011-06-08

Family

ID=36143482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007543957A Expired - Fee Related JP4696127B2 (ja) 2004-12-06 2005-11-29 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス

Country Status (6)

Country Link
US (1) US7923339B2 (ja)
EP (1) EP1825503B1 (ja)
JP (1) JP4696127B2 (ja)
CN (1) CN100533685C (ja)
TW (1) TW200625459A (ja)
WO (1) WO2006061731A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138073A (ja) * 2013-01-16 2014-07-28 Tokyo Electron Ltd シリコン酸化物膜の成膜方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US8305829B2 (en) 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8482073B2 (en) 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
CN102412271A (zh) * 2011-09-15 2012-04-11 上海晶盟硅材料有限公司 外延片衬底、外延片及半导体器件
US8889461B2 (en) 2012-05-29 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. CIS image sensors with epitaxy layers and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153685A (ja) * 1993-11-29 1995-06-16 Oki Electric Ind Co Ltd 歪ヘテロ超格子構造の薄膜形成方法
JP2821628B2 (ja) * 1989-11-10 1998-11-05 ソニー株式会社 半導体装置の製造方法
JPH11500873A (ja) * 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
JPH1167666A (ja) * 1997-06-30 1999-03-09 Internatl Business Mach Corp <Ibm> ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256550A (en) 1988-11-29 1993-10-26 Hewlett-Packard Company Fabricating a semiconductor device with strained Si1-x Gex layer
JP3074834B2 (ja) 1991-09-17 2000-08-07 日本電気株式会社 シリコンヘテロ接合バイポーラトランジスタ
EP0762484B1 (en) 1995-08-31 2004-04-14 Texas Instruments Incorporated Method of forming an epitaxial layer with minimal autodoping
EP0818829A1 (en) 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolar transistor and method of fabricating it
JP3189878B2 (ja) * 1997-07-16 2001-07-16 日本電気株式会社 バイポーラトランジスタ
JP3658745B2 (ja) * 1998-08-19 2005-06-08 株式会社ルネサステクノロジ バイポーラトランジスタ
US6346453B1 (en) * 2000-01-27 2002-02-12 Sige Microsystems Inc. Method of producing a SI-GE base heterojunction bipolar device
US6576535B2 (en) * 2001-04-11 2003-06-10 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
JP2004538646A (ja) 2001-08-07 2004-12-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バイポーラトランジスタ及びその製造方法
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
US6764918B2 (en) * 2002-12-02 2004-07-20 Semiconductor Components Industries, L.L.C. Structure and method of making a high performance semiconductor device having a narrow doping profile

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821628B2 (ja) * 1989-11-10 1998-11-05 ソニー株式会社 半導体装置の製造方法
JPH07153685A (ja) * 1993-11-29 1995-06-16 Oki Electric Ind Co Ltd 歪ヘテロ超格子構造の薄膜形成方法
JPH11500873A (ja) * 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
JPH1167666A (ja) * 1997-06-30 1999-03-09 Internatl Business Mach Corp <Ibm> ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138073A (ja) * 2013-01-16 2014-07-28 Tokyo Electron Ltd シリコン酸化物膜の成膜方法

Also Published As

Publication number Publication date
EP1825503B1 (en) 2012-08-22
US7923339B2 (en) 2011-04-12
CN100533685C (zh) 2009-08-26
TW200625459A (en) 2006-07-16
US20090305488A1 (en) 2009-12-10
CN101073148A (zh) 2007-11-14
WO2006061731A1 (en) 2006-06-15
JP4696127B2 (ja) 2011-06-08
EP1825503A1 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
JP4696127B2 (ja) 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス
US6576535B2 (en) Carbon doped epitaxial layer for high speed CB-CMOS
US6559021B2 (en) Method of producing a Si-Ge base heterojunction bipolar device
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
US5620907A (en) Method for making a heterojunction bipolar transistor
US6713359B1 (en) Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC
US20020094658A1 (en) Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter EPI layer
US6586297B1 (en) Method for integrating a metastable base into a high-performance HBT and related structure
US6852610B2 (en) Semiconductor device and method for manufacturing the same
US7498620B1 (en) Integration of phosphorus emitter in an NPN device in a BiCMOS process
US6130144A (en) Method for making very shallow junctions in silicon devices
JPH05183046A (ja) Ｐｎｐ装置用ｐ埋め込み層の製造方法
JP2003297844A (ja) 半導体装置，及び，半導体装置の製造方法
US6080631A (en) Method for manufacturing self-alignment type bipolar transistor having epitaxial base layer
JP2000077425A (ja) バイポーラトランジスタ
US6642096B2 (en) Bipolar transistor manufacturing
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
TW425604B (en) Complementary bipolar/CMOS epitaxial structure and process
JP2950241B2 (ja) 電界効果トランジスタの製造方法
US7794540B2 (en) Method of manufacturing a semiconductor device
WO2007000718A2 (en) Doping profile improvement of in-situ doped n-type emitters
JPH04273130A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees