JP2014138073A - シリコン酸化物膜の成膜方法 - Google Patents

シリコン酸化物膜の成膜方法 Download PDF

Info

Publication number
JP2014138073A
JP2014138073A JP2013005743A JP2013005743A JP2014138073A JP 2014138073 A JP2014138073 A JP 2014138073A JP 2013005743 A JP2013005743 A JP 2013005743A JP 2013005743 A JP2013005743 A JP 2013005743A JP 2014138073 A JP2014138073 A JP 2014138073A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
silicon oxide
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013005743A
Other languages
English (en)
Other versions
JP6030455B2 (ja
Inventor
Hiroki Murakami
博紀 村上
Toshiyuki Ikeuchi
俊之 池内
Jun Sato
潤 佐藤
Yuichiro Morozumi
友一朗 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013005743A priority Critical patent/JP6030455B2/ja
Priority to KR1020140004097A priority patent/KR101743321B1/ko
Priority to US14/154,341 priority patent/US9472394B2/en
Priority to TW103101510A priority patent/TWI551710B/zh
Priority to CN201410021187.3A priority patent/CN103928316B/zh
Publication of JP2014138073A publication Critical patent/JP2014138073A/ja
Application granted granted Critical
Publication of JP6030455B2 publication Critical patent/JP6030455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 少なくとも界面ラフネスが良好なシリコン酸化物膜を得ることが可能なシリコン酸化物膜の成膜方法を提供すること。
【解決手段】 被処理体の被処理面である下地上にシリコン膜３を形成する工程（ステップ２）と、シリコン膜３を酸化し、下地上にシリコン酸化物膜５を形成する工程（ステップ４）と、を具備し、ステップ２とステップ４との間に、シリコン膜３を酸化する前に、シリコン膜３が形成された被処理体を、少なくとも酸化成分を含む雰囲気中に暴露する工程（ステップ３）を備える。
【選択図】図３

Description

この発明は、シリコン酸化物膜の成膜方法に関する。
近時、半導体集積回路装置の微細化が進展している。このような微細化の進展により、半導体集積回路装置に使用される各種薄膜においては、更なる薄膜化、および膜質の更なる良質化が要請されている。
例えば、特許文献１には、薄い酸化膜等の絶縁膜を形成する絶縁膜の形成方法が記載されている。
特開２００３−２９７８２２号公報
更なる薄膜化のためには、薄膜の表面ラフネスの改善が重要である。表面ラフネスが悪いと、薄膜化しても均一な膜厚を得難くなるためである。
また、薄膜に要求される新たな課題として、下地との界面ラフネスの改善も重要になってきた。界面ラフネスが悪いと、下地と薄膜との界面に界面準位が生じ、電子や正孔の移動度を悪化させたり、電荷がトラップされたりする。
特許文献１には、薄い酸化膜の形成や、薄い酸化膜の電気的特性の向上については記載があるものの、表面ラフネスを改善すること、および界面ラフネスを改善することについては、何等記載されていない。
この発明は、少なくとも界面ラフネスが良好なシリコン酸化物膜を得ることが可能なシリコン酸化物膜の成膜方法を提供する。
この発明の一態様に係るシリコン酸化物膜の成膜方法は、（１）被処理体の被処理面である下地上にシリコン膜を形成する工程と、（２）前記シリコン膜を酸化し、前記下地上にシリコン酸化物膜を形成する工程と、を具備し、前記（１）工程と前記（２）工程との間に、（３）前記シリコン膜を酸化する前に、前記シリコン膜が形成された前記被処理体を、少なくとも酸化成分を含む雰囲気中に暴露する工程を備える。
この発明によれば、少なくとも界面ラフネスが良好なシリコン酸化物膜を得ることが可能なシリコン酸化物膜の成膜方法を提供できる。
この発明の一実施形態に係るシリコン酸化物膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す縦断面図 図１に示す成膜装置の水平断面図 この発明の一実施形態に係るシリコン酸化物膜の成膜方法の一例を示す流れ図 （Ａ）図〜（Ｄ）図は一実施形態に係るシリコン酸化物膜の成膜方法の主要な工程を示す断面図 シリコン基板を処理室から引き出した状態を示す縦断面図 参考例に係る成膜方法にて成膜したシリコン酸化物膜の断面を示す図面代用写真 一実施形態に係るシリコン酸化物膜の成膜方法にて成膜したシリコン酸化物膜５の断面を示す図面代用写真 表面ラフネスを調べた結果を示す図
以下、この発明の一実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
最初に、この発明の一実施形態に係るシリコン酸化物膜の成膜方法を実施することが可能な成膜装置の一例について説明する。
（成膜装置）
図１はこの発明の一実施形態に係るシリコン酸化物膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す縦断面図、図２は図１に示す成膜装置の水平断面図である。
図１および図２に示すように、成膜装置１００は、下端が開口された有天井の円筒体状の処理室１０１を有している。処理室１０１の全体は、例えば、石英により形成されている。処理室１０１内の天井には、石英製の天井板１０２が設けられている。処理室１０１の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
マニホールド１０３は処理室１０１の下端を支持している。マニホールド１０３の下方からは、縦型ウエハボート１０５が処理室１０１内に挿入される。縦型ウエハボート１０５は、複数本の図示せぬ支持溝が形成されたロッド１０６を複数本有しており、上記支持溝に被処理体として複数枚、例えば、５０〜１００枚の半導体基板、本例では、シリコン基板１の周縁部の一部を支持させる。これにより、縦型ウエハボート１０５には、シリコン基板１が多段に載置される。
縦型ウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置される。テーブル１０８は、マニホールド１０３の下端開口部を開閉する、例えば、ステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。回転軸１１０の貫通部には、例えば、磁性流体シール１１１が設けられ、回転軸１１０を気密にシールしつつ回転可能に支持している。蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えば、Ｏリングよりなるシール部材１１２が介設されている。これにより処理室１０１内のシール性が保持されている。回転軸１１０は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられている。これにより、縦型ウエハボート１０５および蓋部１０９等は、一体的に昇降されて処理室１０１内に対して挿脱される。
成膜装置１００は、処理室１０１内に、処理に使用するガスを供給する処理ガス供給機構１１４、および処理室１０１内に、不活性ガスを供給する不活性ガス供給機構１１５を有している。
本例の処理ガス供給機構１１４は、アミノシラン系ガス供給源１１７ａ、アミノ基を含まないシラン系ガス供給源１１７ｂ（以下、シラン系ガス供給源１１７ｂと略す）、および酸化剤ガス供給源１１７ｃを含んでいる。また、不活性ガス供給機構１１５は、不活性ガス供給源１２０を含んでいる。
アミノシラン系ガス供給源１１７ａから供給されるアミノシラン系ガスは、後述するシード層の形成に利用され、その一例はジイソプロピルアミノシラン（ＤＩＰＡＳ）である。シラン系ガス供給源１１７ｂから供給されるアミノ基を含まないシラン系ガスは、同じく後述するシリコン膜の形成に利用され、その一例はジシラン（Ｓｉ２Ｈ６）である。酸化剤ガス供給源１１７ｃから供給される酸化剤ガスは、同じく後述するシリコン膜の酸化に利用され、その一例は酸素（Ｏ２）と水素（Ｈ２）との混合ガスである。不活性ガス供給源１２０から供給される不活性ガスは処理室１０１内に供給される希釈や、処理室１０１内のパージ処理等に利用され、その一例は窒素（Ｎ２）ガスである。
アミノシラン系ガス供給源１１７ａは、流量制御器１２１ａおよび開閉弁１２２ａを介して、分散ノズル１２３ａに接続されている。また、シラン系ガス供給源１１７ｂは、流量制御器１２１ｂおよび開閉弁１２２ｂを介して分散ノズル１２３ｂ（図１には図示せず。図２参照）に接続されている。また、酸化剤ガス供給源１１７ｃは、流量制御器１２１ｃおよび開閉弁１２２ｃを介して分散ノズル１２３ｃに接続されている。
分散ノズル１２３ａ〜１２３ｃは石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２３ａ〜１２３ｃの垂直部分には、複数のガス吐出孔１２４が所定の間隔を隔てて形成されている。これにより、各ガスは、ガス吐出孔１２４から水平方向に処理室１０１内に向けて略均一に吐出される。
上記処理室１０１の側壁の一部には、プラズマ生成機構１４０が形成されている。プラズマ生成機構１４０は、処理室１０１の外壁に気密に溶接されたプラズマ区画壁１４１を備えている。プラズマ区画壁１４１は、例えば、石英により形成される。プラズマ区画壁１４１は断面凹部状をなし、処理室１０１の側壁に形成された開口１４２を覆う。開口１４２は、縦型ウエハボート１０５に支持されている全てのシリコン基板１を上下方向においてカバーできるように、上下方向に細長く、例えば、処理室１０１の側壁を削りとることによって形成される。本例においては、プラズマ区画壁１４１により規定される内側空間、すなわち、プラズマ生成空間の内部に、酸化剤ガスを吐出する分散ノズル１２３ｃを配置する。
プラズマ生成機構１４０には、プラズマ区画壁１４１の両側壁の外面に、上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極１４３と、例えば、一対のプラズマ電極１４３それぞれに給電ライン１４４を介して接続され、一対のプラズマ電極１４３に高周波電力を供給する高周波電源１４５とが備えられている。高周波電源１４５は、一対のプラズマ電極１４３に対し、例えば、１３．５６ＭＨｚの高周波電圧を印加する。これにより、プラズマ区画壁１４１により規定されたプラズマ生成空間内に、高周波電界が印加される。分散ノズル１２３ｃから吐出された酸化剤ガスは、高周波電界が印加されたプラズマ生成空間内においてプラズマ化され、例えば、酸素ラジカルやヒドロキシラジカル等を含んだプラズマガスとして、開口１４２を介して処理室１０１の内部へと供給される。なお、成膜装置１００においては、一対のプラズマ電極１４３への高周波電力の供給を止めれば、分散ノズル１２３ｃから吐出された酸化剤ガスをプラズマ化させないまま、処理室１０１の内部へと供給することも可能である。
プラズマ区画壁１４１の外側には、これを覆うようにして、例えば、石英よりなる絶縁保護カバー１４６が取り付けられている。絶縁保護カバー１４６の内側部分には、図示せぬ冷媒通路が設けられており、例えば、冷却された窒素ガスを流すことによりプラズマ電極１４３を冷却し得るようになっている。
不活性ガス供給源１２０は、流量制御器１２１ｄおよび開閉弁１２２ｄを介して、ノズル１２８に接続されている。ノズル１２８は、マニホールド１０３の側壁を貫通し、その先端から不活性ガスを、水平方向に吐出させる。
分散ノズル１２３ａ〜１２３ｃに対して反対側に位置する処理室１０１の側壁部分には、処理室１０１内を排気するための排気口１２９が設けられている。排気口１２９は処理室１０１の側壁を上下方向へ削りとることによって細長く形成されている。処理室１０１の排気口１２９に対応する部分には、排気口１２９を覆うように断面がコの字状に成形された排気口カバー部材１３０が溶接により取り付けられている。排気口カバー部材１３０は、処理室１０１の側壁に沿って上方に延びており、処理室１０１の上方にガス出口１３１を規定している。ガス出口１３１には、真空ポンプ等を含む排気機構１３２が接続される。排気機構１３２は、処理室１０１内を排気することで処理に使用した処理ガスの排気、および処理室１０１内の圧力を処理に応じた処理圧力とする。
処理室１０１の外周には筒体状の加熱装置１３３が設けられている。加熱装置１３３は、処理室１０１内に供給されたガスを活性化するとともに、処理室１０１内に収容された被処理体、本例ではシリコン基板１を加熱する。
成膜装置１００の各部の制御は、例えばマイクロプロセッサ（コンピュータ）からなるコントローラ１５０により行われる。コントローラ１５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うタッチパネルや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１５１が接続されている。
コントローラ１５０には記憶部１５２が接続されている。記憶部１５２は、成膜装置１００で実行される各種処理をコントローラ１５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラム、すなわちレシピが格納される。レシピは、例えば、記憶部１５２の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１５１からの指示等にて記憶部１５２から読み出され、読み出されたレシピに従った処理をコントローラ１５０が実行することで、成膜装置１００は、コントローラ１５０の制御のもと、所望の処理を実施する。
この発明の一実施形態に係るシリコン酸化物膜の成膜方法は、図１および図２に示したような成膜装置１００によって実施することができる。以下、この発明の一実施形態に係るシリコン酸化物膜の成膜方法を説明する。
（一実施形態）
（シリコン酸化物膜の成膜方法）
図３はこの発明の一実施形態に係るシリコン酸化物膜の成膜方法の一例を示す流れ図、図４Ａ〜図４Ｄは一実施形態に係るシリコン酸化物膜の成膜方法の主要な工程を示す断面図である。
まず、図３のステップ１に示すように、下地上、本例ではシリコン基板（シリコンウエハ＝シリコン単結晶）上にシード層を形成する。シード層の形成方法の一例は次の通りである。
図４Ａに示すように、シリコン基板１を、図１および図２に示した成膜装置１００の処理室１０１の内部へと挿入する。次いで、処理室１０１の内部において加熱装置１３３を用いてシリコン基板１を加熱する。そして、加熱したシリコン基板１の主表面にシード層原料ガスとして、分散ノズル１２３ａから、例えば、アミノシラン系ガスを流す。これにより、アミノシラン系ガスに含まれたシリコン成分が、シリコン基板１の主表面上に吸着され、シード層２が形成される。シード層２の形成に使用されるアミノシラン系ガスの詳細な例については後述するが、本例ではジイソプロピルアミノシラン（ＤＩＰＡＳ）を用いた。
シード層２を形成する際の処理条件の一例は、
ＤＩＰＡＳ流量： ２００ｓｃｃｍ
処 理 時 間： １ｍｉｎ
処 理 温 度： ４００℃
処 理 圧 力： １３３．３Ｐａ（１Ｔｏｒｒ）
である。
シード層２を形成する工程は、シリコン原料をシリコン基板１の表面に吸着させやすくする工程である。本明細書では、シード層２を形成すると記載しているが、実際にはほとんど成膜されることはない。シード層２の厚さは、好ましくは単原子層レベルの厚さ程度であることがよい。具体的なシード層２の厚さを言及するならば、０．１ｎｍ以上０．３ｎｍ以下である。
次に、図３のステップ２および図４Ｂに示すように、シード層２上にシリコン膜３を形成する。具体的には、シード層２が形成されたシリコン基板１を、引き続き加熱装置１３３を用いて加熱し、加熱したシリコン基板１の表面にシリコン原料ガスとして、分散ノズル１２３ｂから、例えば、アミノ基を含まないシラン系ガスを流す。これにより、アミノ基を含まないシラン系ガスに含まれたシリコン成分がシード層２上に堆積され、シリコン成分がＣＶＤ成長してシード層２上にシリコン膜３が形成される。シリコン膜３の形成に使用されるアミノ基を含まないシラン系ガスの詳細な例については後述するが、本例ではジシラン（Ｓｉ２Ｈ６）を用いた。
シリコン膜３を形成する際の処理条件の一例は、
Ｓｉ２Ｈ６流量： ２００ｓｃｃｍ
処 理 時 間： ６ｍｉｎ
処 理 温 度： ４００℃
処 理 圧 力： １３３．３Ｐａ（ １Ｔｏｒｒ）
である。
上記処理条件においては、２ｎｍ程度の薄いアモルファスのシリコン膜３が形成される。また、本例では、シリコン膜３はアモルファスシリコンになっているが、シリコン膜３は、アモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコンであってもよいし、アモルファスシリコンとナノ結晶シリコンが混在したシリコンであってもよい。さらには、多結晶シリコンであってもよい。ただし、以降形成されるシリコン酸化物膜表面の“表面粗さ”を考慮すると、多結晶シリコンよりもナノ結晶シリコン、ナノ結晶シリコンよりもアモルファス−ナノ結晶混在シリコン、アモルファス−ナノ結晶混在シリコンよりもアモルファスシリコンが選ばれることがよいであろう。
次に、図３のステップ３および図４Ｃに示すように、シリコン膜３が形成されたシリコン基板１を大気暴露する。具体的には、図５に示すように、シリコン基板１を縦型ウエハボート１０５ごと、処理室１０１の内部からその外部へと引き出す。これにより、シリコン膜３が形成されたシリコン基板１が大気に暴露される。
大気暴露する際の処理条件の一例は、
処 理 時 間： １〜６００ｍｉｎ
処 理 温 度： 室温（例えば２５℃）
処 理 圧 力： 大気圧
である。
ここで、大気中の主な成分を、以下に示す（ＩＳＯ２５３３：１９７５より引用）。
窒素（Ｎ２） ： ７８．０８４容積％
酸素（Ｏ２） ： ２０．９４８容積％
二酸化炭素（ＣＯ２）： ０．０３６容積％
メタン（ＣＨ４） ： ０．０００２容積％（２ｐｐｍ）
なお、その他の成分については、本明細書においては省略する。
実際の大気としては、これらの成分に、約０．５容積％の水蒸気（Ｈ２Ｏ）が加わる（ただし、乾燥大気を使用しない場合）。
成膜直後のシリコン膜３は、まだ、緻密、かつ、状態が強固に安定している膜であるとは言いにくい。このため、成膜直後のシリコン膜３を大気暴露させると、シリコン膜３の膜中には、上記大気中の成分が浸透していく、と考えられる。つまり、成膜直後のシリコン膜３を大気暴露することによって、シリコン膜３の膜中には、大気中に薄く含まれている酸化成分、例えば、約２１容積％と薄く含まれている酸素や水蒸気が取り込まれることとなる。取り込まれた酸素や水蒸気の多くは、シリコン膜３の膜中に取り込まれたままで存在するか、あるいはその一部はシリコンと化合し、極めて弱い初期酸化をシリコン膜中３に発生させる、と考えられる。これに加え、大気中に極めて微量に含まれた二酸化炭素や、炭素と水素との化合物、例えば、有機成分であるメタン等もシリコン膜３中に取り込まれることとなる。
また、シリコン膜３を大気暴露することで、シリコン膜３の表面には、図４Ｃに示すように薄い自然酸化膜４が形成されて、シリコン膜３の表面が薄い自然酸化膜４で被覆される。
このように、一実施形態においては、シリコン基板１を処理室１０１の内部から引き出して大気暴露させ、酸化前のシリコン膜３の膜中に、酸素や水蒸気の酸化成分に加え、二酸化炭素や、炭素と水素との化合物、例えば、メタン等の有機成分を、予め取り込ませる。また、シリコン膜３の表面を自然酸化膜４で被覆する。上記酸化成分、二酸化炭素、および炭素と水素との化合物、例えば、メタン等の有機成分を取り込ませ、かつ、薄い自然酸化膜４で被覆されたシリコン膜３を、再び処理室１０１の内部へと戻す。
次に、図３のステップ４、および図４Ｄに示すように、大気暴露されたシリコン膜３およびシード層２を酸化し、シリコン基板１上にシリコン酸化物膜５を形成する。具体的には、大気暴露されたシリコン膜３を有したシリコン基板１を、加熱装置１３３を用いて加熱し、加熱したシリコン基板１の表面に、プラズマ生成機構１４０により生成した、酸素ラジカルやヒドロキシラジカル等を含むガスを、開口１４２を介して処理室１０１の内部へと供給する。
シリコン酸化物膜５を形成する際の処理条件の一例は、
酸 化 方 法： 減圧ラジカル酸化法
酸 化 剤ガス： Ｏ２／Ｈ２
酸 化 時 間： ３０ｍｉｎ
酸 化 温 度： ６００℃
処 理 圧 力： １３３．３Ｐａ（ １Ｔｏｒｒ）
である。
（界面ラフネスの改善）
このようにして形成したシリコン酸化物膜５の、シリコン基板１との界面ラフネスを調べてみた。図６は参考例に係る成膜方法にて成膜したシリコン酸化物膜５の断面を示す図面代用写真（透過電子顕微鏡写真）、図７は一実施形態に係るシリコン酸化物膜の成膜方法にて成膜したシリコン酸化物膜５の断面を示す図面代用写真（透過電子顕微鏡写真）である。
＜参考例＞
図６に示すように、シリコン膜３を成膜した後、同一処理室内で連続してシリコン膜３を酸化してシリコン酸化物膜５を形成した場合、シリコン酸化物膜５とシリコン基板１との界面における界面ラフネスが大きい。
＜一実施形態＞
これに対して、図７に示すように、シリコン膜３を成膜した後、シリコン膜３を大気暴露し、大気暴露されたシリコン膜３を酸化してシリコン酸化物膜５を形成した場合には、図６に示した参考例に比較して界面ラフネスは小さくなっている。
このような界面ラフネスの改善については、次のように推論することができる。
一実施形態に係るシリコン酸化物膜の成膜方法によれば、酸化する前に、シリコン膜３が大気暴露されている。このため、膜中には、酸化成分（大気中に約２１容積％程度含まれている酸素や水蒸気）、二酸化炭素（大気中に約０．０３〜０．０４容積％程度含まれている）、および炭素と水素との化合物、例えば、メタン等の有機成分（メタンは大気中に、約２ｐｐｍ＝０．０００２容積％程度含まれている）が取り込まれることとなる。
つまり、酸化を開始した時点においては、膜中に、微量の酸化成分が、既に取り込まれていることになる。このため、酸化開始初期の段階から、シリコン膜３の表面からだけではなく、その膜の内部や、シリコン膜３のシリコン基板１との界面側からも酸化が進行するようになる。例えば、シリコン膜３の表面からシリコン基板１の界面に向かって一方通行的に酸化が進行していく場合には、シリコン膜３中を酸化剤が、いわば“くさび状”に侵入していく。このため、酸化の過程において、まだ、酸化が進行していない深部（界面付近）にあるシリコン膜３に対し、このシリコン膜３を押し広げようとする物理的な力を加えてしまうことになる。このため、界面付近のシリコン膜３にはマイグレーション（シリコン原子どうしが離れること）が発生しやすい状態となる。
これに比較して、シリコン膜３の表面、内部、界面からも酸化が進行する、とするならば、シリコン膜３の内部には、表面のみから酸化が一方通行的に進行する場合に比較して、物理的な力が、シリコン膜３の全体により均等に加わるようになる。この結果、界面付近のシリコン膜３に対し、マイグレーションを発生させ難い環境を与えることができる。このようにシリコン膜３にマイグレーションが発生し難くなる結果、界面ラフネスを改善することが可能となる。
このようなシリコン膜３を酸化して形成したシリコン酸化物膜５は、下地との界面ラフネスが小さいものとなる。界面ラフネスが小さいシリコン酸化物膜５は、下地、本例ではシリコン基板１とシリコン酸化物膜５との界面に界面準位が生じ難くなる。よって、電子や正孔の移動度を悪化させたり、電荷がトラップされたりすることが少なく、電気的な特性が安定したシリコン酸化物膜５を得ることができる。よって、電子製品、例えば、半導体集積回路装置への適用に好適なシリコン酸化物膜５を得ることができる、という利点を得ることができる。
また、シリコン膜３中に、極微量のメタン等の有機成分が取り込まれることによる作用については、次のように推論することができる。
例えば、メタン（ＣＨ４）がヒドロキシラジカル（ＯＨ）と反応すると、水（Ｈ２Ｏ）とメチル基（ＣＨ３）とに分解される。また、酸化中は、熱、および／又は高周波電界等のエネルギーが印加されている。このため、メチル基（ＣＨ３）は、さらに水素が離れ、メチレン基（ＣＨ２）になることもある。メチル基やメチレン基が、シリコン膜３の内部でシリコン（Ｓｉ）と反応すると、有機シリコン化合物を形成することになる。メチル基やメチレン基は、例えば、物理的な力が加わって結合が切れてしまったシリコン原子があったならば、これを、有機シリコン化合物として、再度結びつける力を与えることができる。このような現象には、シリコン膜３へのマイグレーションの発生を抑制する作用がある。
さらに、シリコン膜３をアモルファス状態で成膜した場合には、アモルファスなシリコン膜３の内部には水素原子が含まれる。シリコン膜３を酸化する際には、処理室１０１の内部が、シリコン膜３の酸化温度まで昇温されることになる。このため、アモルファスなシリコン膜３の内部においては、水素原子とシリコン原子との結合が切れ、水素原子の脱離が発生する。水素原子の脱離が発生したアモルファスシリコン膜３においては、脱離した水素原子の部分にシリコン原子が移動する。これもまた、シリコン膜３にマイグレーションを発生させる要因の一つである。
このような水素原子の脱離に起因したシリコン膜３のマイグレーションについても、シリコン膜３の内部に、炭素と水素との化合物、例えば、メタン等の有機成分、メチル基、メチレン基等から離脱した水素が存在していれば、脱離した水素原子を補完することができる。このため、アモルファスなシリコン膜３において発生し得る水素原子の脱離に起因したシリコン膜３のマイグレーションについても、よりよく抑制できる、という利点も得ることができる。
なお、有機シリコン化合物が形成されても、結果的に、酸化によりシリコン酸化物となればよいので問題はない。また、有機成分が分解されて生成された水（Ｈ２Ｏ）等は、シリコン膜３の内部で、そのまま酸化剤となり、シリコン膜３の内部で酸化を促進させる作用がある。
また、取り込まれた二酸化炭素（ＣＯ２）は、安定な物質である。このため、顕著な作用は考えにくいとも言えるが、強いエネルギーが加わっているプラズマ生成空間内部では、炭素（Ｃ）と酸素（Ｏ２）とに分離することも十分に考えられる。もし、炭素と酸素とに分離したのであれば、炭素については、メチル基やメチレン基と同様に、結合が切れてしまったシリコン原子どうしを、シリコン炭化物として再度結びつける作用がある。もちろん、シリコン炭化物が形成されても、有機シリコン化合物と同様に、結果的に、酸化によりシリコン酸化物となればよいので問題はない。また、酸素についても、シリコン膜３の内部で、そのまま酸化剤となるので、シリコン膜３の内部からの酸化を促進させる作用を得ることができる。
ただし、多量の炭素の存在は、シリコン酸化物膜５の絶縁性を劣化させる要因ともなり得る。このため、二酸化炭素は分解させないような条件にて酸化を行うことがよい。また、大気暴露で使用される大気雰囲気から、二酸化炭素を除去しておいてもよい。
さらに、一実施形態に係るシリコン酸化物膜の成膜方法によれば、シリコン膜３を大気暴露するので、シリコン膜３の表面は、薄い自然酸化膜４によって被覆される。シリコン膜３の表面を被覆する自然酸化膜４は、酸化剤の、シリコン膜３中への急激な侵入、および表面での急速な酸化を防ぐ、いわば緩衝層としての役割を果たす。例えば、成膜直後のシリコン膜３を、シリコン膜３の表面がベアなシリコンの状態のままで酸化すると、酸化剤は、シリコン膜３中に急速に侵入するとともに、表面に急速な酸化を発生させる。酸化剤の急激な侵入や、表面での急速な酸化は、酸化が進行していない界面付近のシリコン膜３に対し、より大きな物理的な力を加える一つの要因となり得る。このため、シリコン膜３にマイグレーションが起きやすい状態を発生し得る。
この点、シリコン膜３の表面が、薄い自然酸化膜４で被覆される一実施形態によれば、シリコン膜３中への酸化剤の急速な侵入、および表面への急速な酸化の双方を抑制することができる。よって、シリコン膜３の表面を、薄い自然酸化膜４で被覆しない場合に比較して、シリコン膜３にマイグレーションが発生する可能性を、より低減することができる。
（表面ラフネスの改善）
次に、シリコン酸化物膜５の表面ラフネスの改善について説明する。この表面ラフネスの改善は、特に、シリコン膜３を形成する前に、シード層２を形成することから得られる利点である。表面ラフネスＲａを調べた結果を、図８に示す。図８には、シード層２を形成しなかった場合（シード層無し）のシリコン酸化物膜５の表面ラフネスＲａと、シード層２を形成した場合（シード層有り）のシリコン酸化物膜５の表面ラフネスＲａとが示されている。
図８に示すように、シード層無しの場合のシリコン酸化物膜５の表面ラフネスＲａは、“Ｒａ＝１．１７８ｎｍ”であった。これに対し、シード層有りの場合のシリコン酸化物膜５においては“Ｒａ＝０．２３１ｎｍ”であった。
このようにシリコン膜３を成膜する前に、下地の表面上にシード層２を形成しておくことで、表面ラフネスも良好なシリコン酸化物膜５を得ることができる。
なお、表面ラフネスＲａの測定方法は、次の通りである。
測定装置：原子間力顕微鏡（ＡＦＭ）
測定範囲：１μｍ×１μｍ
ラフネス：平均面粗さＲａ
また、一実施形態は、以下のように変形することが可能である。
（シード層原料ガスの変形）
シード層原料ガスとなるアミノシラン系ガスとしては、以下のものを使用することができる。
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
ＢＤＥＡＳ（ビスジエチルアミノシラン）
ＤＰＡＳ（ジプロピルアミノシラン）
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
また、シード層原料ガスとしては、高次シラン系ガスを用いることもできる。
高次シラン系ガスとしては、トリシラン以上の高次シラン系ガスがよい。トリシラン以上の高次シラン系ガスの例としては、
・ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物
・ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
を挙げることができる。
上記ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物としては、具体的には、
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つを含むガスを挙げることができる。
また、上記ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物としては、具体的には
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくとも一つを含むガスを挙げることができる。
さらに、シード層原料ガスとしては、クロロシラン系ガスを用いることもできる。
クロロシラン系ガスの例としては、
・ＳｉｍＨ２ｍ＋２（ただし、ｍは１以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したもの
を挙げることができる。
上記ＳｉｍＨ２ｍ＋２（ただし、ｍは１以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したものとしては、具体的には、
モノクロロシラン（ＳｉＨ３Ｃｌ）
ジクロロシラン（ＳｉＨ２Ｃｌ２）
モノクロロジシラン（Ｓｉ２Ｈ５Ｃｌ）
ジクロロジシラン（Ｓｉ２Ｈ４Ｃｌ２）
テトラクロロジシラン（Ｓｉ２Ｈ２Ｃｌ４）
ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）
オクタクロロトリシラン（Ｓｉ３Ｃｌ８）
の少なくとも一つを含むガスを挙げることができる。
また、クロロシラン系ガスとしては、
・ＳｉｎＨ２ｎ（ただし、ｎは２以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したもの
についても挙げることができる。
上記ＳｉｎＨ２ｎ（ただし、ｎは２以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したものとしては、具体的には、
モノクロロジシレン（Ｓｉ２Ｈ３Ｃｌ）
ジクロロジシレン（Ｓｉ２Ｈ２Ｃｌ２）
モノクロロシクロトリシラン（Ｓｉ３Ｈ５Ｃｌ）
ジクロロシクロトリシラン（Ｓｉ３Ｈ４Ｃｌ２）
の少なくとも一つを含むガスを挙げることができる。
クロロシラン系ガスを用いたときの利点は、例えば、クロロシラン系ガスが、上記高次シラン系ガスと同様にカーボンを含まない無機シリコン原料であるので、絶縁性を劣化させるカーボンコンタミネーションを防ぐことができることである。
また、クロロシラン系ガスは、上記高次シラン系ガスに比較して、より高密度にシリコン原子を下地に吸着させることができるので、シード効果も高い。
さらに、シード層原料ガスとなるアミノシラン系ガスとしては、アミノシラン系ガスの分子式中にシリコンを２つ以上含むアミノシラン系ガスも使用することができる。分子式中にシリコンを２つ以上含むアミノシラン系ガスの例としては、
（（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ＋２-ｎ-ｍ（Ｒ３）ｍ …（Ａ）、又は
（（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ-ｎ-ｍ（Ｒ３）ｍ …（Ｂ）
ただし、前記（Ａ）および前記（Ｂ）式において、
ｎはアミノ基の数で１〜６の自然数
ｍはアルキル基の数で０および１〜５の自然数
Ｒ１、Ｒ２、Ｒ３＝ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７
Ｒ１＝Ｒ２＝Ｒ３、又は同じでなくてもよい
Ｒ３＝Ｃｌ、又はＦでもよい
Ｘは２以上の自然数
の式で表わされるシリコンのアミノ化合物を挙げることができる。
例えば、上記（Ａ）式で表わされるアミノシラン系ガスの具体例としては、
ヘキサキスエチルアミノジシラン（Ｓｉ２Ｈ６Ｎ６（Ｅｔ）６）
ジイソプロピルアミノジシラン（Ｓｉ２Ｈ５Ｎ（ｉＰｒ）２）
ジイソプロピルアミノトリシラン（Ｓｉ３Ｈ７Ｎ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシラン（Ｓｉ２Ｈ４ＣｌＮ（ｉＰｒ）２）
ジイソプロピルアミノトリクロロシラン（Ｓｉ３Ｈ６ＣｌＮ（ｉＰｒ）２）
の少なくとも一つを含むガスを挙げることができる。
なお、塩素（Ｃｌ）についてはフッ素（Ｆ）に置換することもできる。
また、例えば、上記（Ｂ）式で表わされるアミノシラン系ガスの具体例としては、
ジイソプロピルアミノジシレン（Ｓｉ２Ｈ３Ｎ（ｉＰｒ）２）
ジイソプロピルアミノシクロトリシラン（Ｓｉ３Ｈ５Ｎ（ｉＰｒ）２）
ジイソプロピルアミノジクロロジシレン（Ｓｉ２Ｈ２ＣｌＮ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシクロトリシラン（Ｓｉ３Ｈ４ＣｌＮ（ｉＰｒ）２）
の少なくとも一つを含むガスを挙げることができる。
なお、塩素（Ｃｌ）についてはフッ素（Ｆ）に置換することもできる。
このように、シード層２の原料ガスとなるアミノシラン系ガスとしては、アミノシラン系ガス、トリシラン以上の高次シラン系ガス、クロロシラン系ガス、および分子式中にシリコンを２つ以上含むアミノシラン系ガスの少なくとも１つを含むガスを選ぶことができる。
（シリコン膜原料ガスの変形）
シリコン膜原料ガスとなるアミノ基を含まないシラン系ガスとしては以下のものを使用することができる。
モノシラン（ＳｉＨ４）
ジシラン（Ｓｉ２Ｈ６）
また、シリコン膜原料ガスとしては、アミノシラン系ガスを用いることもできる。アミノシラン系ガスの例としては、上述したアミノシラン系ガスを用いることができる。
なお、アミノシラン系ガスをシリコン膜原料ガスとして用いる場合は、例えば、シード層２を、トリシラン以上の高次シラン系ガスを用いて形成した際に利用されることがよい。
さらに、シリコン膜原料ガスとしてモノシラン（ＳｉＨ４）ガスを用いてシリコン膜３を形成した場合には、シード層原料ガスとしてジシラン（Ｓｉ２Ｈ６）以上の高次シラン系ガスを用いることも可能である。
また、シリコン膜原料ガスとして、クロロシラン系ガスを用いることもできる。
クロロシラン系ガスの例としては、シード層原料ガスと同様に、ＳｉｍＨ２ｍ＋２（ただし、ｍは１以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したものを挙げることができる。このようなクロロシラン系ガスとしては、上述したクロロシラン系ガスを用いることができる。
また、クロロシラン系ガスは、ＳｉｎＨ２ｎ（ただし、ｎは１以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したものであってもよい。
クロロシラン系ガスは、シラン系ガスと同様に無機シリコン原料である。このため、成膜されるシリコン膜３中へのカーボンコンタミネーションを防ぐことができ、シリコン膜３を酸化して形成されるシリコン酸化物膜５においては、無機シリコン原料を用いずにシリコン膜３を成膜した場合に比較して、絶縁性の劣化をよりよく抑制することができる、という利点を得ることができる。
このように、シリコン膜３の原料ガスとしては、ジシラン以下の低次シラン系ガス、アミノシラン系ガス、およびクロロシラン系ガスの少なくとも１つを含むガスを選ぶことができる。
（大気暴露の変形）
一実施形態においては、シリコン膜３が形成されたシリコン基板１を処理室１０１から引き出して、大気暴露した。しかし、処理室１０１からシリコン基板１を引き出すばかりでなく、処理室１０１にシリコン基板１を収容した状態で、処理室１０１の内部に大気雰囲気を導入するようにしてもよい。
処理室１０１に大気雰囲気を導入する場合には、処理室１０１内の汚染を防ぐために、例えば、金属粒子やナトリウム等を充分に除去した清浄度が高い大気雰囲気を導入することが好ましい。
また、大気だけでなく、大気成分と酷似した、いわば人工大気雰囲気を生成し、この人工大気雰囲気にシリコン膜３が形成されたシリコン基板１を暴露する、もしくは処理室１０１内に供給するようにしてもよい。人工大気雰囲気の一例としては、
窒素（Ｎ２）ガス： 約８０容積％
酸素（Ｏ２）ガス： 約２０容積％
である。このような人工大気雰囲気に有機成分を含むガスを、約０．０００２容積％（２ｐｐｍ）程度添加することもよいであろう。添加する有機成分を含むガスの例を挙げるならば、メタン（ＣＨ４）ガスである。
なお、窒素ガスと酸素ガスとの容積比率であるが、大気成分に近いものであればよく、約８：２に限られるものではない。上記利点を損なうことがない範囲としては、実用的な観点から述べるとするならば、例えば、窒素ガスと酸素ガスとの容積比率が、約９：１〜約７：３の間である。このような雰囲気に、例えば、約０．０００２容積％（２ｐｐｍ）程度の有機成分を含むガス、例えば、メタンガスを含ませても良い。もちろん有機成分を含むガスの混合割合も、約０．０００２容積％（２ｐｐｍ）に限られることはない。上述した利点を損なうことがない範囲としては、約０．０００１容積％〜約０．０００３容積％（約１ｐｐｍ〜約３ｐｐｍ）が実用的であろう。
（シード層形成時の処理温度の好適な範囲）
シード層形成時の処理温度の好適な範囲は、３００℃以上６００℃以下である。
（シード層形成時の処理圧力の好適な範囲）
シード層形成時の処理圧力の好適な範囲は、１３．３Ｐａ（０．１Ｔｏｒｒ）以上６６５Ｐａ（５Ｔｏｒｒ）以下である。
（シード層原料ガス流量の好適な範囲）
シード層原料ガス流量の好適な範囲は、１０ｓｃｃｍ以上５００ｓｃｃｍ以下である。
（酸化工程の変形）
一実施形態においては、ステップ４の酸化工程に、減圧ラジカル酸化法を用いた。酸化方法は、減圧ラジカル酸化法に限られることはなく、例えば、酸化剤ガスをプラズマ化するプラズマ酸化法や、プラズマを用いない熱酸化法であってもよい。また、酸化剤としてオゾンを用いたオゾン酸化や、酸化剤として水蒸気を用いたウェット酸化なども用いることができる。
また、酸化剤ガスとして、酸素（Ｏ２）ガスと水素（Ｈ２）ガスとの混合雰囲気を用いたが、酸素（Ｏ２）ガス、オゾン（Ｏ３）ガス、一酸化二窒素（Ｎ２Ｏ）ガス、一酸化窒素（ＮＯ）ガスを用いることも可能である。
以上、この発明を一実施形態に従って説明したが、この発明は、上記実施形態に限定されることは無く、その趣旨を逸脱しない範囲で種々変形可能である。また、この発明の実施形態は、上記一実施形態が唯一の実施形態でもない。
例えば、上記実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではない。
また、下地としては、シリコン基板１を例示したが、下地は、シリコン基板１に限られるものではない。例えば、シリコン窒化膜であってもよいし、多結晶シリコン膜であってもよい。もちろん、タングステンや銅などの内部配線層を構成するような金属膜であってもよい。さらには、キャパシタなどの誘電体膜として使用されるようなタンタル酸化膜などシリコン酸化膜よりも高い比誘電率を持つ誘電体膜であってもよい。
また、厚み方向でどこまで酸化するのか、については、シリコン膜３、およびシード層２については全て酸化することがよい。途中でシリコンを残すことがないようにするためである。
また、下地がシリコン基板１のように酸化し易い材料であった場合、場合によっては、シリコン膜３、およびシード層２を全て酸化しきり、さらに下地まで、例えば、シリコン基板１まで酸化を進めることも可能である。このように下地まで酸化を進めた場合であっても、界面ラフネスについては良好なものを得ることができる。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
１…シリコン基板、２…シード層、３…シリコン膜、４…自然酸化膜、５…シリコン酸化物膜

Claims (14)

  1. （１） 被処理体の被処理面である下地上にシリコン膜を形成する工程と、
    （２） 前記シリコン膜を酸化し、前記下地上にシリコン酸化物膜を形成する工程と、を具備し、
    前記（１）工程と前記（２）工程との間に、
    （３） 前記シリコン膜を酸化する前に、前記シリコン膜が形成された前記被処理体を、少なくとも酸化成分を含む雰囲気中に暴露する工程を備えることを特徴とするシリコン酸化物膜の成膜方法。
  2. 前記少なくとも酸化成分を含む雰囲気は、大気であることを特徴とする請求項１に記載のシリコン酸化物膜の成膜方法。
  3. 前記少なくとも酸化成分を含む雰囲気は、窒素ガスと酸素ガスとの容積比率が９：１〜７：３の範囲となるように混合された混合雰囲気であることを特徴とする請求項１に記載のシリコン酸化物膜の成膜方法。
  4. 前記混合雰囲気に、１ｐｐｍ〜３ｐｐｍの有機成分を含むガスを含ませることを特徴とする請求項３に記載のシリコン酸化物膜の成膜方法。
  5. 前記（１）工程が、
    （４） 前記被処理体の被処理面である下地上にシード層を形成する工程と、
    （５） 前記シード層上に前記シリコン膜を形成する工程と、
    を備えていることを特徴とする請求項１から請求項４のいずれか一項に記載のシリコン酸化物膜の成膜方法。
  6. 前記シード層は、前記下地上にアミノシラン系ガス、トリシラン以上の高次シラン系ガス、クロロシラン系ガス、および分子式中にシリコンを２つ以上含むアミノシラン系ガスの少なくとも１つを吸着させることで形成されることを特徴とする請求項５に記載のシリコン酸化物膜の成膜方法。
  7. 前記シリコン膜は、前記シード層上にジシラン以下の低次シラン系ガス、アミノシラン系ガス、およびクロロシラン系ガスの少なくとも１つを含むガスを供給することで形成されることを特徴とする請求項５に記載のシリコン酸化物膜の成膜方法。
  8. 前記アミノシラン系ガスが、
    ＢＡＳ（ブチルアミノシラン）
    ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
    ＤＭＡＳ（ジメチルアミノシラン）
    ＢＤＭＡＳ（ビスジメチルアミノシラン）
    ＴＤＭＡＳ（トリジメチルアミノシラン）
    ＤＥＡＳ（ジエチルアミノシラン）
    ＢＤＥＡＳ（ビスジエチルアミノシラン）
    ＤＰＡＳ（ジプロピルアミノシラン）
    ＤＩＰＡＳ（ジイソプロピルアミノシラン）
    の少なくとも一つを含むガスから選ばれることを特徴とする請求項６に記載のシリコン酸化物膜の成膜方法。
  9. 前記トリシラン以上の高次シラン系ガスが、
    ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、又はＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物を少なくとも一つ含むことを特徴とする請求項６に記載のシリコン酸化物膜の成膜方法。
  10. 前記クロロシラン系ガスが、
    ＳｉｍＨ２ｍ＋２（ただし、ｍは１以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したもの、又はＳｉｎＨ２ｎ（ただし、ｎは２以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したものを少なくとも一つ含むことを特徴とする請求項６に記載のシリコン酸化物膜の成膜方法。
  11. 前記分子式中にシリコンを２つ以上含むアミノシラン系ガスが、
    （（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ＋２-ｎ-ｍ（Ｒ３）ｍ 又は
    （（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ-ｎ-ｍ（Ｒ３）ｍ
    （ただし、ｎはアミノ基の数で１〜６の自然数
    ｍはアルキル基の数で０および１〜５の自然数
    Ｒ１、Ｒ２、Ｒ３＝ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７
    Ｒ１＝Ｒ２＝Ｒ３、又は同じでなくてもよい
    Ｒ３＝Ｃｌ、又はＦでもよい
    Ｘは２以上の自然数）
    の式で表わされるシリコンのアミノ化合物を少なくとも一つ含むことを特徴とする請求項６に記載のシリコン酸化物膜の成膜方法。
  12. ジシラン以下の低次シラン系ガスが、
    モノシラン（ＳｉＨ４）
    ジシラン（Ｓｉ２Ｈ６）
    の少なくとも一つを含むガスから選ばれることを特徴とする請求項７に記載のシリコン酸化物膜の成膜方法。
  13. 前記アミノシラン系ガスが、
    ＢＡＳ（ブチルアミノシラン）
    ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
    ＤＭＡＳ（ジメチルアミノシラン）
    ＢＤＭＡＳ（ビスジメチルアミノシラン）
    ＴＤＭＡＳ（トリジメチルアミノシラン）
    ＤＥＡＳ（ジエチルアミノシラン）
    ＢＤＥＡＳ（ビスジエチルアミノシラン）
    ＤＰＡＳ（ジプロピルアミノシラン）
    ＤＩＰＡＳ（ジイソプロピルアミノシラン）
    の少なくとも一つを含むガスから選ばれることを特徴とする請求項７に記載のシリコン酸化物膜の成膜方法。
  14. 前記クロロシラン系ガスが、
    ＳｉｍＨ２ｍ＋２（ただし、ｍは１以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したもの、又はＳｉｎＨ２ｎ（ただし、ｎは２以上の自然数）の式で表されるシリコンの水素化物の水素原子の少なくとも１つを塩素原子に置換したものを少なくとも一つ含むことを特徴とする請求項７に記載のシリコン酸化物膜の成膜方法。
JP2013005743A 2013-01-16 2013-01-16 シリコン酸化物膜の成膜方法 Active JP6030455B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013005743A JP6030455B2 (ja) 2013-01-16 2013-01-16 シリコン酸化物膜の成膜方法
KR1020140004097A KR101743321B1 (ko) 2013-01-16 2014-01-13 실리콘 산화물막의 성막 방법
US14/154,341 US9472394B2 (en) 2013-01-16 2014-01-14 Method of forming silicon oxide film
TW103101510A TWI551710B (zh) 2013-01-16 2014-01-15 矽氧化物膜的成膜方法
CN201410021187.3A CN103928316B (zh) 2013-01-16 2014-01-16 硅氧化物膜的成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013005743A JP6030455B2 (ja) 2013-01-16 2013-01-16 シリコン酸化物膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2014138073A true JP2014138073A (ja) 2014-07-28
JP6030455B2 JP6030455B2 (ja) 2016-11-24

Family

ID=51146498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013005743A Active JP6030455B2 (ja) 2013-01-16 2013-01-16 シリコン酸化物膜の成膜方法

Country Status (5)

Country Link
US (1) US9472394B2 (ja)
JP (1) JP6030455B2 (ja)
KR (1) KR101743321B1 (ja)
CN (1) CN103928316B (ja)
TW (1) TWI551710B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016040794A (ja) * 2014-08-12 2016-03-24 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
JP7458296B2 (ja) 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947710B2 (ja) * 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102364476B1 (ko) * 2020-05-08 2022-02-18 주식회사 한솔케미칼 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143039A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Treating method of semiconductor wafer with heat
JPH09232306A (ja) * 1996-02-20 1997-09-05 Sony Corp 半導体装置の製造方法
JPH11135492A (ja) * 1997-11-04 1999-05-21 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11283923A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP2001015504A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
US20060046512A1 (en) * 2004-08-31 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100810A (ja) * 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008523584A (ja) * 2004-12-06 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス
US7470594B1 (en) * 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
US20120028437A1 (en) * 2010-07-29 2012-02-02 Tokyo Electron Limited Trench-filling method and film-forming system
JP2012138492A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd カーボン膜上への酸化物膜の成膜方法及び成膜装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210878A (ja) 1984-04-04 1985-10-23 Hitachi Ltd 半導体装置の製造方法
JPS61152043A (ja) 1984-12-25 1986-07-10 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS62166527A (ja) 1986-01-20 1987-07-23 Sanyo Electric Co Ltd シリコン酸化膜の形成方法
JPH0878403A (ja) 1994-09-01 1996-03-22 Toyota Motor Corp 半導体装置及び半導体装置における素子分離領域の形成方法
JPH1126361A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd アライメントマーク及びアライメントマーク用凹部の隠蔽方法
JP4001498B2 (ja) 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
JP4158607B2 (ja) * 2003-06-09 2008-10-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP4563113B2 (ja) 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP4694209B2 (ja) 2005-01-05 2011-06-08 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
CN101271840A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 栅氧化层的制作方法及半导体器件的制作方法
EP2091070A1 (en) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2012138500A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd タングステン膜又は酸化タングステン膜上への酸化シリコン膜の成膜方法及び成膜装置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143039A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Treating method of semiconductor wafer with heat
JPH09232306A (ja) * 1996-02-20 1997-09-05 Sony Corp 半導体装置の製造方法
JPH11135492A (ja) * 1997-11-04 1999-05-21 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11283923A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp 薄膜半導体装置の製造方法
US6297172B1 (en) * 1999-06-07 2001-10-02 Sony Corporation Method of forming oxide film
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP2001015504A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
US20060046512A1 (en) * 2004-08-31 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100810A (ja) * 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008523584A (ja) * 2004-12-06 2008-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体基板上にエピタキシャル層を形成する方法およびこの方法によって形成するデバイス
US20090305488A1 (en) * 2004-12-06 2009-12-10 Koninklijke Philips Electronics N.V. Method of producing an epitaxial layer on semiconductor substrate and device produced with such a method
US7470594B1 (en) * 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
US20120028437A1 (en) * 2010-07-29 2012-02-02 Tokyo Electron Limited Trench-filling method and film-forming system
JP2012049509A (ja) * 2010-07-29 2012-03-08 Tokyo Electron Ltd トレンチの埋め込み方法および成膜システム
JP2012138492A (ja) * 2010-12-27 2012-07-19 Tokyo Electron Ltd カーボン膜上への酸化物膜の成膜方法及び成膜装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016040794A (ja) * 2014-08-12 2016-03-24 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
JP7458296B2 (ja) 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Also Published As

Publication number Publication date
JP6030455B2 (ja) 2016-11-24
KR20140092772A (ko) 2014-07-24
US20140199853A1 (en) 2014-07-17
CN103928316A (zh) 2014-07-16
KR101743321B1 (ko) 2017-06-02
US9472394B2 (en) 2016-10-18
CN103928316B (zh) 2018-04-17
TW201435129A (zh) 2014-09-16
TWI551710B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
KR101759157B1 (ko) 산화 실리콘막의 성막 방법
JP6030455B2 (ja) シリコン酸化物膜の成膜方法
US9865451B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101670182B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101534638B1 (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
KR101323088B1 (ko) 반도체 장치의 제조 방법, 클리닝 방법 및 기판 처리 장치
JP5829196B2 (ja) シリコン酸化物膜の成膜方法
JP6124724B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2019527483A (ja) 炭素ドープケイ素含有膜のための組成物およびそれを用いた方法
US20140038429A1 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
US20110312192A1 (en) Film formation method and film formation apparatus
JP2014222777A (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP2017022276A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6339236B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6211941B2 (ja) 成膜方法および成膜装置
JP2015146430A (ja) アモルファスシリコン膜の成膜方法および成膜装置
JP6345136B2 (ja) 炭素含有シリコン窒化物膜の成膜方法および成膜装置
JP2009277686A (ja) 絶縁膜の成膜方法および絶縁膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250