JPS61152043A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61152043A JPS61152043A JP27931084A JP27931084A JPS61152043A JP S61152043 A JPS61152043 A JP S61152043A JP 27931084 A JP27931084 A JP 27931084A JP 27931084 A JP27931084 A JP 27931084A JP S61152043 A JPS61152043 A JP S61152043A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- silicon
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、表面平坦化技術を用いて集積回路を形成す
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
従来、第2図に示す様に絶縁膜7にリンガラス(通称P
8G)′t−用い、そnを高温で熱処理する事に依り半
導体表面を平坦化し九半導体装置の製造方法が知らnて
いた。
8G)′t−用い、そnを高温で熱処理する事に依り半
導体表面を平坦化し九半導体装置の製造方法が知らnて
いた。
しかし、従来の半導体装置の製造方法は、表面を平坦化
するためにリンガラス絶縁膜7を約1000℃位の高温
で数10分間、熱処理する几め、トランジスタの一部を
形成する不純物拡散層2の不純物が熱拡散せざるを得す
、そ:nt−考慮に入nてパターン設計すると、トラン
ジスタの専有面積が、広くなり、トランジスタの微細化
、−回路の高集積化には同かなかつ比。
するためにリンガラス絶縁膜7を約1000℃位の高温
で数10分間、熱処理する几め、トランジスタの一部を
形成する不純物拡散層2の不純物が熱拡散せざるを得す
、そ:nt−考慮に入nてパターン設計すると、トラン
ジスタの専有面積が、広くなり、トランジスタの微細化
、−回路の高集積化には同かなかつ比。
そこで、本発明の半導体装置の製造方法は、従来のこの
様な欠点を解決するため、比較的低温で、凹凸を有す半
導体基板の表面を絶縁膜を被ってその表面をなだらかに
しようとしたものである。
様な欠点を解決するため、比較的低温で、凹凸を有す半
導体基板の表面を絶縁膜を被ってその表面をなだらかに
しようとしたものである。
上記問題点を解決するために、本発明は、凹凸を有する
半導体基板表面に被覆性の良い非晶質シリコンをプラズ
マ雰囲気で堆積させ、その非晶質シリコン層を酸化雰囲
気中で、低温酸化する事に依り、不純物の熱拡散を防止
する様にし比。
半導体基板表面に被覆性の良い非晶質シリコンをプラズ
マ雰囲気で堆積させ、その非晶質シリコン層を酸化雰囲
気中で、低温酸化する事に依り、不純物の熱拡散を防止
する様にし比。
非晶質シリコンをプラズマ雰囲気で形成すると半導体表
面の凹凸をきnいに被覆し、その表面もなだらかになる
。この非晶質シリコンは、多結晶シリコンに比べ、低温
でも充分酸化する九め、この非晶質シリコンを低温でウ
ェット酸化する事に依って半導体表面を平坦化しかつ絶
縁化している。酸化温度が低温の次め、その酸化による
不純物の熱拡散は、はとんどなくトランジスタの微細化
、及び高集積化が、容易となる。
面の凹凸をきnいに被覆し、その表面もなだらかになる
。この非晶質シリコンは、多結晶シリコンに比べ、低温
でも充分酸化する九め、この非晶質シリコンを低温でウ
ェット酸化する事に依って半導体表面を平坦化しかつ絶
縁化している。酸化温度が低温の次め、その酸化による
不純物の熱拡散は、はとんどなくトランジスタの微細化
、及び高集積化が、容易となる。
以下にこの発明の実施例を図面に基いて詳細に説明する
。第1図b)K於いて単結晶シリコン基板1に、不純物
を拡散させ、トランジスタのソース、ドレインとなる不
純物拡散層2′f、通常の半導体技術を用いて形成する
。その上にシリコン酸化膜8を、熱酸化法や、OVD法
と、フォトリソ技術を用い形成する。さらにその後、ト
ランジスタのゲート及び配線の役割をする多結晶シリコ
ン配線4f、OVD法と、フォトリソ技術を用い形成す
る。この多結晶シリコン配線4迄を形成し終えた段階で
の表面状態は、2〜8000Aから7〜8000Aの比
較的急峻な凹凸が形成さnている。
。第1図b)K於いて単結晶シリコン基板1に、不純物
を拡散させ、トランジスタのソース、ドレインとなる不
純物拡散層2′f、通常の半導体技術を用いて形成する
。その上にシリコン酸化膜8を、熱酸化法や、OVD法
と、フォトリソ技術を用い形成する。さらにその後、ト
ランジスタのゲート及び配線の役割をする多結晶シリコ
ン配線4f、OVD法と、フォトリソ技術を用い形成す
る。この多結晶シリコン配線4迄を形成し終えた段階で
の表面状態は、2〜8000Aから7〜8000Aの比
較的急峻な凹凸が形成さnている。
この凹凸を充分被覆する様にこの表面に約4000ムの
非晶質シリコンIJ45を、プラズマ雰囲気中でシラン
ガスを分解する事に依り堆積させる。この後、約600
℃でウェット酸化する事に依り第1図Cb)に示す様に
非晶質シリコン膜5が完全に酸化させ、シリコン酸化膜
6を形成する。この時、多結晶シリコン配線4はほとん
ど酸化さnなかった。シリコン酸化膜6の表面はなだら
かな起伏を有する表面状態を示し、第2図のリンガラス
絶縁!g!を用い比表面状態と遜色なかつ九。
非晶質シリコンIJ45を、プラズマ雰囲気中でシラン
ガスを分解する事に依り堆積させる。この後、約600
℃でウェット酸化する事に依り第1図Cb)に示す様に
非晶質シリコン膜5が完全に酸化させ、シリコン酸化膜
6を形成する。この時、多結晶シリコン配線4はほとん
ど酸化さnなかった。シリコン酸化膜6の表面はなだら
かな起伏を有する表面状態を示し、第2図のリンガラス
絶縁!g!を用い比表面状態と遜色なかつ九。
比較的低温な熱工程で、急峻な凹凸を被覆し、平坦な表
面状態をもつ絶縁膜が形成でき、多M配線を容易にする
とともに、不純物の熱拡散−をおさえ、半導体装置の微
細化、高集積化を促進するとともに、トランジスタの閾
値制御も容易和する効果がある。
面状態をもつ絶縁膜が形成でき、多M配線を容易にする
とともに、不純物の熱拡散−をおさえ、半導体装置の微
細化、高集積化を促進するとともに、トランジスタの閾
値制御も容易和する効果がある。
第1図(ロ)、の)は、この発明の半導体装置の製造方
法の工程順の断面図、第2図は従来の半導体装置の製造
方法により作らnた半導体装置の断面図である。 50.非晶質シリコン膜 61.シリコン酸化膜 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 第1図(b)
法の工程順の断面図、第2図は従来の半導体装置の製造
方法により作らnた半導体装置の断面図である。 50.非晶質シリコン膜 61.シリコン酸化膜 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務 第1図(b)
Claims (2)
- (1)凹凸の表面を有する半導体基板に非晶質シリコン
を堆積させ、前記非晶質シリコンを酸化させる事により
、前記非晶質シリコンを酸化シリコンにかえて絶縁膜と
し、前記半導体基板の表面が前記絶縁膜で被う事により
、起伏のゆるやか表面となす半導体装置の製造方法。 - (2)前記非晶質シリコンをシランガスをグロー放電し
て堆積させた事を特徴とする特許請求の範囲第1項記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27931084A JPS61152043A (ja) | 1984-12-25 | 1984-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27931084A JPS61152043A (ja) | 1984-12-25 | 1984-12-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61152043A true JPS61152043A (ja) | 1986-07-10 |
Family
ID=17609379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27931084A Pending JPS61152043A (ja) | 1984-12-25 | 1984-12-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61152043A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066587A (ja) * | 2004-08-26 | 2006-03-09 | Hitachi Kokusai Electric Inc | シリコン酸化膜の形成方法 |
US9472394B2 (en) | 2013-01-16 | 2016-10-18 | Tokyo Electron Limited | Method of forming silicon oxide film |
-
1984
- 1984-12-25 JP JP27931084A patent/JPS61152043A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066587A (ja) * | 2004-08-26 | 2006-03-09 | Hitachi Kokusai Electric Inc | シリコン酸化膜の形成方法 |
US9472394B2 (en) | 2013-01-16 | 2016-10-18 | Tokyo Electron Limited | Method of forming silicon oxide film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
JPS61152043A (ja) | 半導体装置の製造方法 | |
KR100361536B1 (ko) | 반도체소자의층간절연막형성방법 | |
JPH0562967A (ja) | 半導体装置の製造方法 | |
JPH0379864B2 (ja) | ||
JPH0528501B2 (ja) | ||
JPH039572A (ja) | 半導体装置の製造方法 | |
JP2739593B2 (ja) | 半導体装置の製造法 | |
JPH03116968A (ja) | 半導体装置の製造方法 | |
JPH09213942A (ja) | 半導体装置およびその製造方法 | |
JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
JPS6218719A (ja) | 半導体装置の製造方法 | |
JPH035656B2 (ja) | ||
KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS61100936A (ja) | 半導体装置の製造方法 | |
JPH0274031A (ja) | 半導体装置の製造方法 | |
JPS58155767A (ja) | Mos型半導体装置の製造方法 | |
JPH03133129A (ja) | 半導体装置の製造方法 | |
JPH02117132A (ja) | 半導体装置の製造方法 | |
JPS6312169A (ja) | 半導体装置の製造方法 | |
JPH05308068A (ja) | 半導体装置の製造方法 | |
JPH0314232A (ja) | 半導体装置の製造方法 | |
JPS63179546A (ja) | 半導体集積回路装置の製造方法 |