JPH02117132A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02117132A JPH02117132A JP27221988A JP27221988A JPH02117132A JP H02117132 A JPH02117132 A JP H02117132A JP 27221988 A JP27221988 A JP 27221988A JP 27221988 A JP27221988 A JP 27221988A JP H02117132 A JPH02117132 A JP H02117132A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- film
- etching
- wiring layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 238000007665 sagging Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に異方性エツ
チングによる半導体基板上のパターン形成方法に関する
。
チングによる半導体基板上のパターン形成方法に関する
。
従来、この種の異方性エツチングによるパターン形成は
、−層膜の場合、フォトレジスト膜をマスクにして一回
の異方性エツチングにより、パターン形成を行っていた
。又、材質の異なる二層膜以上の膜のパターン形成では
、個々の材質に合ったエツチング条件を使用して、数回
に分けて異方性エツチングを行っていた。
、−層膜の場合、フォトレジスト膜をマスクにして一回
の異方性エツチングにより、パターン形成を行っていた
。又、材質の異なる二層膜以上の膜のパターン形成では
、個々の材質に合ったエツチング条件を使用して、数回
に分けて異方性エツチングを行っていた。
上述した従来の異方性エツチングにより形成されたパタ
ーン形状は、第３図（ａ）の断面図に示すように、フォ
トレジスト膜３４をマスクにして異方性エツチングし、
絶縁膜３２を介してＳｉ基板３１上に＾１配線層３３を
形成している。この際、入１配線層３３の側壁は垂直と
なるため、その上層に絶縁膜を形成する場合、その平坦
性は極めて悪くなる。
ーン形状は、第３図（ａ）の断面図に示すように、フォ
トレジスト膜３４をマスクにして異方性エツチングし、
絶縁膜３２を介してＳｉ基板３１上に＾１配線層３３を
形成している。この際、入１配線層３３の側壁は垂直と
なるため、その上層に絶縁膜を形成する場合、その平坦
性は極めて悪くなる。
又、例えば第３図（ｂ）の断面図に示すように、Ｎ型多
結晶９９３２層３７とＷＳｉ１３８（タングステンシリ
サイドＮ）の二層膜構造のように、下層膜のフォトレジ
スト膜からのサイドエツチング量が上層膜のそれに比べ
て大きい場合、上層膜のＷＳｉＳｉ層膜８層膜のＮ型多
結晶シリコンＮ３７の個々の膜に合ったエツチング条件
を使って異方性エツチングを行っても、個々の膜のフォ
トレジスト膜３４からのサイドエツチング量が異なるた
め、ひさし状になってしまうという欠点があった。
結晶９９３２層３７とＷＳｉ１３８（タングステンシリ
サイドＮ）の二層膜構造のように、下層膜のフォトレジ
スト膜からのサイドエツチング量が上層膜のそれに比べ
て大きい場合、上層膜のＷＳｉＳｉ層膜８層膜のＮ型多
結晶シリコンＮ３７の個々の膜に合ったエツチング条件
を使って異方性エツチングを行っても、個々の膜のフォ
トレジスト膜３４からのサイドエツチング量が異なるた
め、ひさし状になってしまうという欠点があった。
本発明は、異方性エツチングによって半導体基板上にパ
ターンを形成する半導体装置の製造方法において、前記
異方性エツチングにて除去する部分以外の部分にフォト
レジスト膜を形成する工程と、前記フォトレジスト膜を
マスクにして前記除去する部分の厚さを途中まで異方性
エツチングする工程と、前記フォトレジスト膜をだらず
熱処理工程と、この熱処理されたフォトレジスト膜をマ
スクにし残りの前記除去する部分を異方性エツチングに
より除去する工程とを有する半導体装置の製造方法であ
る。
ターンを形成する半導体装置の製造方法において、前記
異方性エツチングにて除去する部分以外の部分にフォト
レジスト膜を形成する工程と、前記フォトレジスト膜を
マスクにして前記除去する部分の厚さを途中まで異方性
エツチングする工程と、前記フォトレジスト膜をだらず
熱処理工程と、この熱処理されたフォトレジスト膜をマ
スクにし残りの前記除去する部分を異方性エツチングに
より除去する工程とを有する半導体装置の製造方法であ
る。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例の製造工
程を示す縦断面図である。まず、同図（ａ）に示すよう
に、Ｓｉ基板ｌｌ上に絶縁膜１２． ＡＩ配線層１３を
形成後、フォトリソグラフィーによりフォトレジスト膜
１４を形成する。次に、同図（ｂ）に示すように、フォ
トレジスト膜１４をマスクにし異方性エツチングにより
１配線層１３の厚さを途中までエツチングする。
程を示す縦断面図である。まず、同図（ａ）に示すよう
に、Ｓｉ基板ｌｌ上に絶縁膜１２． ＡＩ配線層１３を
形成後、フォトリソグラフィーによりフォトレジスト膜
１４を形成する。次に、同図（ｂ）に示すように、フォ
トレジスト膜１４をマスクにし異方性エツチングにより
１配線層１３の厚さを途中までエツチングする。
次に、同図（Ｃ）に示すように、窒素雰囲気中で２００
℃、６０分の熱処理を行うと、フォトレジスト膜１４は
だれて最初のパターン寸法より少し幅が広がる。この増
加分の制御は、温度と時間で行うことができる。次に、
同図（ｄ）に示すように、だれたフォトレジスト１１４
をマスクにして異方性エツチングを行うと、＾１配線層
１３は、最初のエツチングにより形成された段部より、
フォトレジスト膜１４がだれた分、外側に段部が形成さ
れる。
℃、６０分の熱処理を行うと、フォトレジスト膜１４は
だれて最初のパターン寸法より少し幅が広がる。この増
加分の制御は、温度と時間で行うことができる。次に、
同図（ｄ）に示すように、だれたフォトレジスト１１４
をマスクにして異方性エツチングを行うと、＾１配線層
１３は、最初のエツチングにより形成された段部より、
フォトレジスト膜１４がだれた分、外側に段部が形成さ
れる。
第２図（ａ）、（ｂ）は本発明の第２の実施例を示す縦
断面図である。まず、同図（ａ）に示すように、Ｓｉ基
板２１上に絶縁膜２２を介してＮ型多結晶９９１７層２
７とＷＳｉＳｉ層膜８層を形成し、ＷＳｉＪ１２８をフ
ォトレジスト膜２４をマスクとして異方性エツチングす
る。
断面図である。まず、同図（ａ）に示すように、Ｓｉ基
板２１上に絶縁膜２２を介してＮ型多結晶９９１７層２
７とＷＳｉＳｉ層膜８層を形成し、ＷＳｉＪ１２８をフ
ォトレジスト膜２４をマスクとして異方性エツチングす
る。
次に、同図（ｂ）に示すように、２００℃の窒素雰囲気
中でフォトレジスト膜２４をだらし、Ｎ型多結晶９９１
７層２７とＷＳｉ／１２８との異方性エツチングによる
フォトレジスト膜２４からのサイドエツチング量の差分
に相当するパターン寸法を増加させた後、Ｎ型多結晶９
９１７層２７を異方性エツチングする。
中でフォトレジスト膜２４をだらし、Ｎ型多結晶９９１
７層２７とＷＳｉ／１２８との異方性エツチングによる
フォトレジスト膜２４からのサイドエツチング量の差分
に相当するパターン寸法を増加させた後、Ｎ型多結晶９
９１７層２７を異方性エツチングする。
以上の形成方法により、サイドエツチング量の異なるＷ
Ｓ ｉ層膜８とＮ型多結晶９９１７層２７を垂直にエ
ツチングすることができる。
Ｓ ｉ層膜８とＮ型多結晶９９１７層２７を垂直にエ
ツチングすることができる。
以上説明したように本発明は、異方性エツチングにてパ
ターンを形成する際に、エツチング工程を２回に分け、
その２回の工程間にフォトレジスト膜の寸法をたらして
広げる熱処理工程を加、えることによって、−層膜構造
の場合には、１回目のエツチングによる段部より２回目
のエツチングによる段部を外側に出すことができるため
、後の工程の絶縁膜の平坦化を改善することができる。
ターンを形成する際に、エツチング工程を２回に分け、
その２回の工程間にフォトレジスト膜の寸法をたらして
広げる熱処理工程を加、えることによって、−層膜構造
の場合には、１回目のエツチングによる段部より２回目
のエツチングによる段部を外側に出すことができるため
、後の工程の絶縁膜の平坦化を改善することができる。
又、二層膜構造で、下層膜の方がフォトレジスト膜から
のサイドエツチング量が上層膜のそれよりも大きい場合
、そのエツチング量の差分に相当するフォトレジスト膜
の寸法を広げることによって、ひさし形状を改善できる
効果がある。
のサイドエツチング量が上層膜のそれよりも大きい場合
、そのエツチング量の差分に相当するフォトレジスト膜
の寸法を広げることによって、ひさし形状を改善できる
効果がある。
第１図（ａ）〜（ｄ）は本発明の第１の実施例の製造工
程を示す縦断面図、第２図（ａ）、（ｂ）は本発明の第
２の実施例の製造工程を示す縦断面図、第３図（ａ）、
（ｂ）はそれぞれ従来の形成方法で得られるパターン形
状の縦断面図である。 １１、２１．３１・・・Ｓｉ基板、 １２．２２．．３
２・・・絶縁膜、１３、３３・・・ＡＩ配線層、 １．
４．２４．３４・・・フォトレジスト膜、 ２７．３７
・・・Ｎ型多結晶シリコン層、 ２８゜３８・・・ＷＳ
ｉ層。
程を示す縦断面図、第２図（ａ）、（ｂ）は本発明の第
２の実施例の製造工程を示す縦断面図、第３図（ａ）、
（ｂ）はそれぞれ従来の形成方法で得られるパターン形
状の縦断面図である。 １１、２１．３１・・・Ｓｉ基板、 １２．２２．．３
２・・・絶縁膜、１３、３３・・・ＡＩ配線層、 １．
４．２４．３４・・・フォトレジスト膜、 ２７．３７
・・・Ｎ型多結晶シリコン層、 ２８゜３８・・・ＷＳ
ｉ層。
Claims (1)
- 異方性エッチングによって半導体基板上にパターンを形
成する半導体装置の製造方法において、前記異方性エッ
チングにて除去する部分以外の部分にフォトレジスト膜
を形成する工程と、前記フォトレジスト膜をマスクにし
て前記除去する部分の厚さを途中まで異方性エッチング
する工程と、前記フォトレジスト膜をだらす熱処理工程
と、この熱処理されたフォトレジスト膜をマスクにし残
りの前記除去する部分を異方性エッチングにより除去す
る工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27221988A JPH02117132A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27221988A JPH02117132A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117132A true JPH02117132A (ja) | 1990-05-01 |
Family
ID=17510775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27221988A Pending JPH02117132A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117132A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268156A (ja) * | 1993-03-17 | 1994-09-22 | Nec Corp | 薄膜キャパシタおよびその製造方法 |
-
1988
- 1988-10-27 JP JP27221988A patent/JPH02117132A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268156A (ja) * | 1993-03-17 | 1994-09-22 | Nec Corp | 薄膜キャパシタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02117132A (ja) | 半導体装置の製造方法 | |
| JP2741964B2 (ja) | 半導体装置の製造方法 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| JPS594172A (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPS61152043A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6112031A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 | |
| JPH01286364A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS639748B2 (ja) | ||
| JPS59181645A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPH05129294A (ja) | 半導体装置の製造方法 | |
| JPH05335297A (ja) | 半導体装置の製造方法 | |
| JPH01179362A (ja) | 半導体素子製造方法 | |
| JPH0437064A (ja) | 半導体装置の製造方法 |