JPH0666312B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0666312B2 JPH0666312B2 JP58005083A JP508383A JPH0666312B2 JP H0666312 B2 JPH0666312 B2 JP H0666312B2 JP 58005083 A JP58005083 A JP 58005083A JP 508383 A JP508383 A JP 508383A JP H0666312 B2 JPH0666312 B2 JP H0666312B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- semiconductor
- semiconductor device
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （ａ） 発明の技術分野 本発明は半導体素子を絶縁膜を介して多層構造に積層形
成した半導体装置の製造方法の改良に関する。
成した半導体装置の製造方法の改良に関する。
（ｂ） 技術の背景 最近IC,LSI等の半導体装置は、益々高密度に集積化して
形成することが望まれ、そのため例えばシリコン（Si）
のような半導体基板上に、IC,LSI等の半導体素子を形成
後、該基板上に絶縁膜を介して多結晶Si膜を形成する。
次いで該多結晶Si膜をレーザアニール等の熱処理によつ
て単結晶化し、該単結晶層上に半導体素子を形成し、該
半導体素子と前記Si基板に形成した半導体素子間を接続
した後再びその上に絶縁膜を形成して、順次上記の工程
を繰り返して、多層構造に半導体装置を積層形成する方
法が試みられるようになつてきた。
形成することが望まれ、そのため例えばシリコン（Si）
のような半導体基板上に、IC,LSI等の半導体素子を形成
後、該基板上に絶縁膜を介して多結晶Si膜を形成する。
次いで該多結晶Si膜をレーザアニール等の熱処理によつ
て単結晶化し、該単結晶層上に半導体素子を形成し、該
半導体素子と前記Si基板に形成した半導体素子間を接続
した後再びその上に絶縁膜を形成して、順次上記の工程
を繰り返して、多層構造に半導体装置を積層形成する方
法が試みられるようになつてきた。
（ｃ） 従来技術と問題点 第１図はこのような半導体装置を形成する際の従来の製
造方法の工程を示す断面図である。
造方法の工程を示す断面図である。
図示するように例えばSi基板１に二酸化シリコン（Si
O2）膜２を基板の熱酸化によつて形成後、その上にＰ型
の多結晶Si膜を化学的気相成長（CVD）法によつて形成
する。
O2）膜２を基板の熱酸化によつて形成後、その上にＰ型
の多結晶Si膜を化学的気相成長（CVD）法によつて形成
する。
次いで多結晶Si膜をレーザアニールして単結晶Si膜とな
し、更に半導体素子形成予定領域上に所定パターンの窒
化シリコン（Si3N4）膜を形成後、該Si3N4膜をマスクと
して基板を加熱して該単結晶Si膜の一部を酸化して素子
間分離SiO2膜３を所定のパターンに形成する。次いでゲ
ート用SiO2膜６を形成後、CVD法およびプラズマエツチ
ング法を用いて所定のパターンのゲート用電極７を形成
する。
し、更に半導体素子形成予定領域上に所定パターンの窒
化シリコン（Si3N4）膜を形成後、該Si3N4膜をマスクと
して基板を加熱して該単結晶Si膜の一部を酸化して素子
間分離SiO2膜３を所定のパターンに形成する。次いでゲ
ート用SiO2膜６を形成後、CVD法およびプラズマエツチ
ング法を用いて所定のパターンのゲート用電極７を形成
する。
次いで該SiO2膜３で画定された領域内の単結晶Si膜に燐
（Ｐ）原子をイオン注入してMOSトランジスタのソース
領域４およびドレイン領域５を形成する。
（Ｐ）原子をイオン注入してMOSトランジスタのソース
領域４およびドレイン領域５を形成する。
次に該基板上に層間絶縁膜としてのSiO2膜８をCVD法に
よつて形成してから、ドレイン領域５上プラズマエツチ
ング法等を用いて該絶縁膜８中に接続用孔９を形成して
いる。
よつて形成してから、ドレイン領域５上プラズマエツチ
ング法等を用いて該絶縁膜８中に接続用孔９を形成して
いる。
その後該基板上に２層目の多結晶Si膜10を形成し、この
多結晶Si膜を単結晶化してその上に形成する半導体素子
と第１層目の単結晶化したSi膜に形成した半導体素子と
を接続するようにしている。
多結晶Si膜を単結晶化してその上に形成する半導体素子
と第１層目の単結晶化したSi膜に形成した半導体素子と
を接続するようにしている。
ところで従来の方法では接続用孔９を形成した上に多結
晶Si膜10を形成すると該接続用孔の部分では多結晶Si膜
10が折れ曲がったりするおそれが生じていた。
晶Si膜10を形成すると該接続用孔の部分では多結晶Si膜
10が折れ曲がったりするおそれが生じていた。
あるいは上記多結晶Si膜10を単結晶化しようとした場合
は、段差のために単結晶化の際の熱処理で亀裂が発生す
るおそれが生じる。また上部の多結晶Si膜10を熱処理す
る際、下部のドレイン領域５より不純物原子が拡散して
その部分の多結晶Si膜10の抵抗値が低下したり、導電型
を変化させたりして該多結晶Si膜10中に形成する素子の
歩留が低下する欠点を生じる。
は、段差のために単結晶化の際の熱処理で亀裂が発生す
るおそれが生じる。また上部の多結晶Si膜10を熱処理す
る際、下部のドレイン領域５より不純物原子が拡散して
その部分の多結晶Si膜10の抵抗値が低下したり、導電型
を変化させたりして該多結晶Si膜10中に形成する素子の
歩留が低下する欠点を生じる。
（ｄ） 発明の目的 本発明は上述した欠点を除去し、第１層のシリコン膜に
形成した半導体素子と絶縁膜を介して形成した第２層の
シリコン膜における半導体素子を接続する際、第２層の
シリコン膜が接続用孔の部分で折れ曲つたり亀裂を生じ
ることがなく、また第１層のSi膜における半導体素子形
成用不純物が前記接続用孔を通じて第２層のSi膜に導入
されないようにした新規な三次元の半導体装置の製造方
法の提供を目的とするものである。
形成した半導体素子と絶縁膜を介して形成した第２層の
シリコン膜における半導体素子を接続する際、第２層の
シリコン膜が接続用孔の部分で折れ曲つたり亀裂を生じ
ることがなく、また第１層のSi膜における半導体素子形
成用不純物が前記接続用孔を通じて第２層のSi膜に導入
されないようにした新規な三次元の半導体装置の製造方
法の提供を目的とするものである。
（ｅ） 発明の構成 かかる目的を達成するための本発明の半導体装置の製造
方法は、第１層の半導体層に半導体素子を形成後、前記
第１層の半導体層上に絶縁膜を介して第２層の半導体層
を形成し、該第２層の半導体層を溶融固化し、該第２層
の半導体層より前記第１層の半導体層に形成した半導体
素子に到達する接続用孔を形成し、該接続用孔を導電性
部材で充填して前記第１層の半導体層に形成した半導体
素子と前記第２層の半導体層に形成すべき半導体素子と
を接続することを特徴とする。さらに前記接続用孔の上
面での口径を、下面の口径よりも大きく形成することを
特徴とするものである。
方法は、第１層の半導体層に半導体素子を形成後、前記
第１層の半導体層上に絶縁膜を介して第２層の半導体層
を形成し、該第２層の半導体層を溶融固化し、該第２層
の半導体層より前記第１層の半導体層に形成した半導体
素子に到達する接続用孔を形成し、該接続用孔を導電性
部材で充填して前記第１層の半導体層に形成した半導体
素子と前記第２層の半導体層に形成すべき半導体素子と
を接続することを特徴とする。さらに前記接続用孔の上
面での口径を、下面の口径よりも大きく形成することを
特徴とするものである。
（ｆ） 発明の実施例 以下図面を用いて本発明の一実施例につき詳細に説明す
る。第２図より第６図までは本発明の半導体装置の製造
方法の第１の実施例の工程を説明するための断面図で第
７図より第９図までは本発明の半導体装置の製造方法の
第２の実施例の工程を説明するための断面図で特に第３
図より第９図までは形成される半導体装置のドレイン領
域近傍の要部断面図である。ここで第２図以降において
第１図と同等のものには同一の符号を付す。
る。第２図より第６図までは本発明の半導体装置の製造
方法の第１の実施例の工程を説明するための断面図で第
７図より第９図までは本発明の半導体装置の製造方法の
第２の実施例の工程を説明するための断面図で特に第３
図より第９図までは形成される半導体装置のドレイン領
域近傍の要部断面図である。ここで第２図以降において
第１図と同等のものには同一の符号を付す。
まず第２図に示すように前述のシリコン基板１上にSiO2
膜２をCVD法により形成し、次いで該基板上に多結晶シ
リコン膜をCVD法により形成する。その後該多結晶Si膜
をレーザアニールして単結晶化し次いで該多結晶Si膜の
一部を酸化して素子間分離用SiO2膜３を形成してから、
半導体素子形成予定領域にゲートSiO2膜６を形成してか
ら、ポリシリコンゲート電極７を形成後、Ｎ型の不純物
の燐（Ｐ）原子をイオン注入してソース領域４およびド
レイン領域５をそれぞれ形成する。次いで層間絶縁膜と
してのSiO2膜８を形成し、更にその上に第２層の多結晶
Si膜10を形成する。
膜２をCVD法により形成し、次いで該基板上に多結晶シ
リコン膜をCVD法により形成する。その後該多結晶Si膜
をレーザアニールして単結晶化し次いで該多結晶Si膜の
一部を酸化して素子間分離用SiO2膜３を形成してから、
半導体素子形成予定領域にゲートSiO2膜６を形成してか
ら、ポリシリコンゲート電極７を形成後、Ｎ型の不純物
の燐（Ｐ）原子をイオン注入してソース領域４およびド
レイン領域５をそれぞれ形成する。次いで層間絶縁膜と
してのSiO2膜８を形成し、更にその上に第２層の多結晶
Si膜10を形成する。
ここで本発明の方法が従来の方法と異なる点は前述の層
間絶縁膜のSiO2膜８に接続用孔形成のための窓開きをあ
らかじめ行わずに第２層の多結晶Si膜10を形成する点に
ある。
間絶縁膜のSiO2膜８に接続用孔形成のための窓開きをあ
らかじめ行わずに第２層の多結晶Si膜10を形成する点に
ある。
次いで第３図に示すように該基板上にホトレジスト膜11
を形成後、写真蝕刻法を用いて該ホトレジスト膜を所定
パターンに形成する。
を形成後、写真蝕刻法を用いて該ホトレジスト膜を所定
パターンに形成する。
その後該基板を反応性イオンエツチング装置内に導入
し、該装置内を排気後アルゴン（Ar）ガスと四弗化炭素
（CF4）ガスを導入して前記パターニングせるホトレジ
スト膜11をマスクとして下部の第２層の単結晶化された
Si膜10をイオンエツチングする。この際Arガスの流量、
基板と電極間に印加される電圧を調整することで上部に
なる程開口部分がテーパー状に拡がつた、接続用孔12が
形成される。次いで別の反応性イオンエツチング装置内
で新たにArガスと三弗化メタン（CHF3）ガスを導入し
て、前述のホトレジスト膜11およびテーパエッチングさ
れた単結晶化されたSi膜10をマスクとして反応性イオン
エツチングを行い下部のSiO2よりなる絶縁膜８をエツチ
ングする。このようにして形成した状態を第４図に示
す。
し、該装置内を排気後アルゴン（Ar）ガスと四弗化炭素
（CF4）ガスを導入して前記パターニングせるホトレジ
スト膜11をマスクとして下部の第２層の単結晶化された
Si膜10をイオンエツチングする。この際Arガスの流量、
基板と電極間に印加される電圧を調整することで上部に
なる程開口部分がテーパー状に拡がつた、接続用孔12が
形成される。次いで別の反応性イオンエツチング装置内
で新たにArガスと三弗化メタン（CHF3）ガスを導入し
て、前述のホトレジスト膜11およびテーパエッチングさ
れた単結晶化されたSi膜10をマスクとして反応性イオン
エツチングを行い下部のSiO2よりなる絶縁膜８をエツチ
ングする。このようにして形成した状態を第４図に示
す。
次にこのようにして形成したSi基板をスパツタリング装
置内に導入し、モリブデン（Mo）ターゲツトと燐（Ｐ）
ドープのSiよりなるターゲツトを用いて基板上にモリブ
デンシリサイド（MoSi2）膜13をCO−Sputter法によつて
被着形成する。ここで第５図に示すように単結晶化され
たSi膜10をテーパエツチングしているので、このように
窓開きされたエツチング孔内に形成されるMoSi2膜13の
表面は平坦になり、エツチング孔がテーパー状になつて
いない場合のように蒸着されたMoSi2層がエツチング孔
の中央部で高く盛り上つて形成されるようなことはな
い。
置内に導入し、モリブデン（Mo）ターゲツトと燐（Ｐ）
ドープのSiよりなるターゲツトを用いて基板上にモリブ
デンシリサイド（MoSi2）膜13をCO−Sputter法によつて
被着形成する。ここで第５図に示すように単結晶化され
たSi膜10をテーパエツチングしているので、このように
窓開きされたエツチング孔内に形成されるMoSi2膜13の
表面は平坦になり、エツチング孔がテーパー状になつて
いない場合のように蒸着されたMoSi2層がエツチング孔
の中央部で高く盛り上つて形成されるようなことはな
い。
次にホトレジスト膜11をアセトンのようなレジスト膜除
去剤によつて除去するとともにいわゆるリフトオフによ
つてその上のMoSi2膜13をも同時に除去する。
去剤によつて除去するとともにいわゆるリフトオフによ
つてその上のMoSi2膜13をも同時に除去する。
その後接続孔近傍をレーザ、電子ビーム等で熱処理して
燐ドープMoSi2の蒸着層をシンタリングし抵抗率を低め
る。この熱処理でＰの原子がMoSi2層内から第２層のSi
膜中に拡散して抵抗の低い部分13Aが形成される。そし
てこの抵抗値はMoSi2膜の熱処理温度で容易に好みの値
に制御できる。このような方法で接続用孔を形成し、そ
の中をMoSi2のような導体層で埋めれば第２層の単結晶
化されたSi膜が接続用孔の上部で段差を生じたり、亀裂
を生じたりするようなことがなくなり、平坦な表面を有
する三次元の半導体装置が得られ、形成される半導体装
置の歩留が向上する利点を生じる。またあらかじめ層間
絶縁膜上に第２層の多結晶Si膜を形成してから、それを
レーザアニール等の処理によつて単結晶化し、その後に
絶縁膜を窓開きしているので従来の方法におけるように
第２層の多結晶Si膜を単結晶化する際の熱処理によつて
第１層のSi膜からの不純物が、上部第２層のSi膜に拡散
するような不都合が避けられ、半導体装置形成の歩留が
向上する。また前述した第１の実施例の他に第２の実施
例として第７図に示すように第２層の多結晶Si膜10の上
部に熱酸化によりSiO2膜21を形成後、その上に所定パタ
ーンのホトレジスト膜（図示せず）を塗布し、該ホトレ
ジスト膜をマスクとして反応性イオンエツチング法によ
り、所定パターンの接続孔22を開口する。その後第８図
に示すようにCVD法により燐が添加されている導電性の
ポリSi膜23を全面に基板上に形成する。
燐ドープMoSi2の蒸着層をシンタリングし抵抗率を低め
る。この熱処理でＰの原子がMoSi2層内から第２層のSi
膜中に拡散して抵抗の低い部分13Aが形成される。そし
てこの抵抗値はMoSi2膜の熱処理温度で容易に好みの値
に制御できる。このような方法で接続用孔を形成し、そ
の中をMoSi2のような導体層で埋めれば第２層の単結晶
化されたSi膜が接続用孔の上部で段差を生じたり、亀裂
を生じたりするようなことがなくなり、平坦な表面を有
する三次元の半導体装置が得られ、形成される半導体装
置の歩留が向上する利点を生じる。またあらかじめ層間
絶縁膜上に第２層の多結晶Si膜を形成してから、それを
レーザアニール等の処理によつて単結晶化し、その後に
絶縁膜を窓開きしているので従来の方法におけるように
第２層の多結晶Si膜を単結晶化する際の熱処理によつて
第１層のSi膜からの不純物が、上部第２層のSi膜に拡散
するような不都合が避けられ、半導体装置形成の歩留が
向上する。また前述した第１の実施例の他に第２の実施
例として第７図に示すように第２層の多結晶Si膜10の上
部に熱酸化によりSiO2膜21を形成後、その上に所定パタ
ーンのホトレジスト膜（図示せず）を塗布し、該ホトレ
ジスト膜をマスクとして反応性イオンエツチング法によ
り、所定パターンの接続孔22を開口する。その後第８図
に示すようにCVD法により燐が添加されている導電性の
ポリSi膜23を全面に基板上に形成する。
その後ポリSi膜23を研磨又はエツチングし更に開口部22
内のポリSi膜23を残してその下の保護膜のSiO2膜21をも
併せてエツチングして除去する。このようにした後、そ
の後の工程で第２層のSi膜10に燐原子をイオン注入して
ソースドレイン領域を形成する際の熱処理工程によつて
開孔部22内のポリSi膜23中の燐原子が開孔部の周囲に拡
がり、高濃度の燐原子が添加されたポリSi膜23Aが形成
され、この第２層のSi膜10上に形成された半導体素子と
接続がとれるようになる。
内のポリSi膜23を残してその下の保護膜のSiO2膜21をも
併せてエツチングして除去する。このようにした後、そ
の後の工程で第２層のSi膜10に燐原子をイオン注入して
ソースドレイン領域を形成する際の熱処理工程によつて
開孔部22内のポリSi膜23中の燐原子が開孔部の周囲に拡
がり、高濃度の燐原子が添加されたポリSi膜23Aが形成
され、この第２層のSi膜10上に形成された半導体素子と
接続がとれるようになる。
（ｇ） 発明の効果 以上述べたように本発明の半導体装置の製造方法によれ
ば第１層のSi層と第２層のSi膜とに形成した半導体素子
を接続する接続用孔の部分で第２層のSi膜に亀裂が生ず
るようなことはなくなり、また第１層のSi膜の半導体素
子形成用不純物又は配線用金属原子が第２層のSi膜に拡
散してくるような事故もなくなり形成される三次元半導
体装置の歩留が向上する利点を生じる。
ば第１層のSi層と第２層のSi膜とに形成した半導体素子
を接続する接続用孔の部分で第２層のSi膜に亀裂が生ず
るようなことはなくなり、また第１層のSi膜の半導体素
子形成用不純物又は配線用金属原子が第２層のSi膜に拡
散してくるような事故もなくなり形成される三次元半導
体装置の歩留が向上する利点を生じる。
第１図は従来の半導体装置の製造方法の工程を説明する
ための断面図、第２図より第６図までは本発明の半導体
装置の製造方法の第１の実施例を示す断面図、第７図よ
り第９図までは本発明の半導体装置の製造方法の第２の
実施例を示す断面図である。 図において１はSi基板、2,21はSiO2膜、３は素子間分離
用SiO2膜、４はソース領域、５はドレイン領域、６はゲ
ート用SiO2膜、７はポリSiゲート電極、８は層間絶縁
膜、９は接続用孔、10は単結晶化されたSi膜、11はホト
レジスト膜、12,22はエツチング孔、13,13AはMoSi2層、
23,23Aは接続用ドープトポリSi層を示す。
ための断面図、第２図より第６図までは本発明の半導体
装置の製造方法の第１の実施例を示す断面図、第７図よ
り第９図までは本発明の半導体装置の製造方法の第２の
実施例を示す断面図である。 図において１はSi基板、2,21はSiO2膜、３は素子間分離
用SiO2膜、４はソース領域、５はドレイン領域、６はゲ
ート用SiO2膜、７はポリSiゲート電極、８は層間絶縁
膜、９は接続用孔、10は単結晶化されたSi膜、11はホト
レジスト膜、12,22はエツチング孔、13,13AはMoSi2層、
23,23Aは接続用ドープトポリSi層を示す。
Claims (2)
- 【請求項１】第１層の半導体層に半導体素子を形成後、
前記第１層の半導体層上に絶縁膜を介して第２層の半導
体層を形成し、該第２層の半導体層を溶融固化し、該第
２層の半導体層より前記第１層の半導体層に形成した半
導体素子に到達する接続用孔を形成し、該接続用孔を導
電性部材で充填して前記第１層の半導体層に形成した半
導体素子と前記第２層の半導体層に形成すべき半導体素
子とを接続することを特徴とする半導体装置の製造方
法。 - 【請求項２】前記接続用孔の上面での口径を、下面の口
径よりも大きく形成することを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005083A JPH0666312B2 (ja) | 1983-01-13 | 1983-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58005083A JPH0666312B2 (ja) | 1983-01-13 | 1983-01-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59129441A JPS59129441A (ja) | 1984-07-25 |
| JPH0666312B2 true JPH0666312B2 (ja) | 1994-08-24 |
Family
ID=11601489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58005083A Expired - Lifetime JPH0666312B2 (ja) | 1983-01-13 | 1983-01-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666312B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163971A (ja) * | 1988-12-16 | 1990-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155765A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57160155A (en) * | 1981-03-27 | 1982-10-02 | Mitsubishi Electric Corp | Multi-layer semiconductor integrated circuit |
| JPS5887847A (ja) * | 1981-11-20 | 1983-05-25 | Mitsubishi Electric Corp | 半導体装置 |
-
1983
- 1983-01-13 JP JP58005083A patent/JPH0666312B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59129441A (ja) | 1984-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| EP0383610B1 (en) | Manufacturing method of semiconductor device | |
| EP0213197A1 (en) | MANUFACTURING PROCESS OF SEMICONDUCTORS. | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPS5826184B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPH0473296B2 (ja) | ||
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS62122173A (ja) | 半導体装置 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH02215131A (ja) | 半導体装置の製造方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS59181645A (ja) | 半導体装置の製造方法 | |
| JPH05121346A (ja) | 半導体装置の製造方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) |