JPS59129441A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は半導体素子を絶縁膜を介して多層構造に積層形
成した半導体装置の製造方法の改良に関する。

（６）技術の背景 最近工０．ＬＳＩ等の半導体装置は、益々高密度に集積
化して形成することが望まれ、そのため例ｔばシリコン
（Ｓｉ、）のような半導体基板上に、工Ｃ，ＬＳＩ等の
半導体素子を形成後、該基板上に絶縁膜を介して多結晶
Ｓｉ膜を形成する。次いで該多結晶Ｓｉ膜をレーザアニ
ール等の熱処理によって単結晶化し、該単結晶層上に半
導体素子を形成し、該半導体素子と前記Ｓｉ基板に形成
した半導体素子間を接続した後再びその上に絶縁膜を形
成して、順次上記の工程を繰り返して、多層構造に半導
体装置を積層形成する方法が試みられる（Ｑ）　　従来
技術と問題点 第１図はこのような半導体装置を形成する際の従来の製
造方法の工程を示す断面図である。

図示するように例えばＳｉ基板■に二酸化シリコン（Ｓ
ｉｎ２）膜２を基板の熱酸化によって形成後、その上に
Ｐｍの多結晶Ｓｉ膜を化学蒸着（Ｃ！ＶＤ）法によって
形成する。

次いで多結晶Ｓｉ膜をレーザアニールして単結晶Ｓｉ膜
となし、更に半導体素子形成予定領域上に所定パターン
の窒化シリコン（５ｊ−３Ｎ４　）膜を形成後、該Ｓ：
１３Ｎ４膜をマスクとして基板を加熱して該単結晶Ｓ１
膜の一部を酸化して素子間分離５ｉｎ２膜３を所定のパ
ターンに形成する。次いでゲート用５ｉ０２膜６を形成
後、ＣＶＤ法およびプラズマエツチング法を用いて所定
パターンのゲート用電極７を形成する。

次いで該５ｉｎ２膜３で画定された領域内の単結晶Ｓ１
膜に燐（ト）原子をイオン注入してＭＯＳ）ランジヌタ
のソース領域４およびドレイン領域すを形成する。

次に該基板上に層間絶縁膜としての５ｔ−Ｏ２膜８をＣ
ＶＤ法によって形成してから、ドレイン領域す上をプラ
ズマエツチング法等を用いて該絶縁膜８中に接続用孔９
を形成している。

その後該基板上に２層目の多結晶Ｓ１膜１０を形成し、
この多結晶Ｓ１膜を単結晶化してその上に形成する半導
体素子と第１層目の多結晶Ｓ１膜に形成した半導体素子
とを接続するようにしている。

ところで従来の方法では接続用孔９を形成した上に多結
晶Ｓ１膜１０を形成すると該接続用孔の部分で多結晶Ｓ
１膜１０が折れ曲ったり、あるいは段差のために単結晶
化の際の熱処理で亀裂が発生するおそれを生じる。

また上部の多結晶Ｓ１膜ｌＯを熱処理する際、下部のド
レイン領域ｌより不純物原子が拡散してその部分の多結
晶Ｓｉ−膜１０の抵抗値が低下したり、導電型を変化さ
せたりして該多結晶膜１０中（ｄ）　　発明の目的 本発明は上述した欠点を除去し、第１層のシリコン膜に
形成した半導体素子と絶縁膜を介して形成した第２層の
シリコン膜における半導体素子を接続する際、第２層の
シリコン膜が接続用孔の部分で折れ曲ったり亀裂を生じ
ることがなく、また第１層の８１膜における半導体素子
形成用不純物が前記接続用孔を通じて第２層の８１膜に
導入されないようにした新規な三次元の半導体装置の製
造方法の提供を目的とするものである。

（ｅ）　　発明の構成 かかる目的を達成するための本発明の半導体装置の製造
方法は、基板上に絶縁膜を介して形成した第１層の単結
晶Ｓ１膜に半導体素子を形成後、該基板上に絶縁膜を介
して第２層の単結晶シリコン膜を形成後、第２層のシリ
コン膜より第１層のシリコン膜に形成した半導体素子の
配線膜あるいは第１層のシリジン膜に到達する接続用孔
をあらかじめ設け、該開孔部内を導電性部材で充填して
層のシリコン膜に形成した半導体素子とを接続すること
を特徴とするものである。更に前記第２層のシリコン膜
を形成後、該基板上に所定パターンのホトレジスト膜を
形成し、該ホトレジスト膜をマスクとして第２層のシリ
コン膜を開孔したのち更に下部の絶縁膜を前記ホトレジ
スト膜、第２層の開孔されたシリコン膜をマスクとして
開孔し、その後基板上に導電性膜を形成して開孔部を埋
めたのち、前記レジスト膜を除去するとともに該レジス
ト膜上の導電性膜を除去し、該導電性膜を熱処理して、
第１層のシリコン膜に形成した半導体素子と第２層のシ
リコン膜に形成した半導体素子とを接続することを特徴
とするものである。

また更には前記第２層のシリコン膜を形成後、該シリコ
ン膜上に表面保護膜を形成し、該基板に所定パターンの
ホトレジスト膜を形成後、該ホトレジスト膜をマスクと
して第１層のシリコン膜に到達するまで開孔し前記レジ
スト膜を除去後該基板上全面に導電性部材を形成後、前
記開孔部に埋設した導電性部材を残した形で基板上の導
電性部材、並びに第２層のシリコン膜上の保護膜を除去
して基板表面を平坦にし、その後第２層のシリコン膜に
形成すべき半導体素子の形成工程の熱処理により、第１
層のシリコン膜に形成した半導体素子と第２層のシリコ
ン膜に形成した半導体素子とを接続することを特徴とす
るものである。

（ｆ）　　発明の実施例 以下図面を用いて本発明の一実施例につき詳細に説明す
る。第２図より第６図までは本発明の半導体装置の製造
方法の第１の実施例の工程を説明するだめの断面図で第
７図よシ第９図までは本発明の半導体装置の製造方法の
第２の実施例の工程を説明するだめの断面図で特に第３
図より第９図までは形成される半導体装置のドレイン領
域近傍の要部断面図である。ここで第２図以降において
第１図と同等のものには同一の符号を付す。

まず第２図に示すように前述のシリコン基板ｌ上に５１
０２膜２をＣＶＤ法により形成し、次いで該基板上に多
結晶シリコン膜をＣＶＤ法により形成する。その後該多
結晶Ｓ１膜をレーザアニールして単結晶化し次いで該多
結晶Ｓ１膜の一部を酸化して素子間分離用５ｉｎ２膜３
を形成してから、半導体素子形成予定領域にゲー）　５
ｉ０２．膜６を形成してから、ポリシリコンゲート電極
７を形成後、Ｎ型の不純物の燐［Ｆ］原子をイオン注入
してソース領域４およびドレイン領域５をそれぞれ形成
する。

次いで層間絶縁膜としての５ｉｎ２膜８を形成し、更に
その上に第２層の多結晶Ｓｊ−膜ｌＯを形成する。

ここで本発明の方法が従来の方法と異なる点は前述の層
間絶縁膜の８１０２膜８に接続用孔形式のだめの窓開き
をあらかじめ行わずに第２層の多結晶Ｓ１膜ＩＯを形成
する点にある。

次いで第３図に示すように該基板上にホトレジスト膜１
１を形成後、写真蝕刻法を用いて該ホトレジスト膜を所
定パターンに形成する。

その後該基板を反応性イオンエツチング装置内に導入し
、該装置内を排気後アルゴン（Ａｒ）ガスと四弗化炭素
（ＣＦ４）ガスを導入して前記バタ一二の第２層の多結
晶Ｓｉ膜ｌＯをイオンエツチングする。この際Ａ、ｒガ
スの流量、基板と電極間に印加される電圧を調整するこ
とで上部になる程開口部分かテーパー状に拡がった、接
続用孔１２が形成される。次いで別の反応性イオンエツ
チング装置内で新たにＡｒガスと三弗化メタン（ＣＦＨ
３）ガスを導入して、前述のホトレジスト膜１１および
テーバエツチングした多結晶Ｓｉ膜１０をマスクとして
反応性イオンエツチングを行い下部の５ｉ０２よりなる
絶縁膜８をエツチングする。このようにして形成した状
態を第４図に示す。

次にこのようにして形成した８１基板をスパッタリング
装置内に導入し、モリブデン（Ｍｏ）ターゲットと燐（
ト）ドープのＳｉよりなるターゲットを用いて基板上に
モリブデンシリサイド（ＭｏＳｉ２　）膜■３をＣ○−
８ｐｕｔｔｅ　ｒ法によって被着形成する。

ここで第５図に示すように多結晶Ｓ１膜ＩＯをテーパエ
ツチングしているので、このように窓開きされたエツチ
ング孔内に形成されるＭｏＳｉ２膜１８になっていない
場合のように蒸着されたＭｏＳｉ２層がエツチング孔の
中央部で高く盛り上って形成されるようなことはない。

次にホトレジスト膜ｌｌをアセトンのようなレジスト膜
除去剤によって除去するとともにいわゆるリフトオフに
よってその上のＭｏＳｉ２膜１３をも同時に除去する。

その後接続孔近傍をレーザ、電子ビーム等で熱処理して
燐ドープＭｏ５１４の蒸着層をシンタリングし抵抗率を
低める。この熱処理でＰの原子がＭ。

Ｓｉ２層内から第２層の８１膜中に拡散して抵抗の低い
部分１８Ａが形成される。そしてこの抵抗値はＭｏＳｉ
２膜の熱処理温度で容易に好みの値に制御できる。この
ような方法で接続用孔を形成し、その中をＭＯＳｉ２の
ような導体層で埋めれば第２層の多結晶Ｓｉ膜が接続用
孔の上部で断差を生じたり、亀裂を生じたシするような
ことがなくなシ、平坦な表面を有する三次元の半導体装
置が得られ、形成される半導体装置の歩留が向上する利
点を生じる。またあらかじめ層間絶縁膜上に第２層の多
結１ 等の熱処理によって単結晶化し、その後に絶縁膜を窓開
きしているので従来の方法におけるように第２層の多結
晶Ｓｉ膜を単結晶化する際の熱処理によって第１層のＳ
ｉ膜からの不純物が、上部第２層の８１膜に拡散するよ
うな不都合が避けられ、半導体装置形成の歩留が向上す
る。また前述した第１の実施例の他に第２の実施例とし
て第７図に示すように第２層の多結晶Ｓｉ膜１０の上部
に熱酸化により５１０２膜２１を形成後、そのｙに所定
パターンのホトレジスト膜（図示せず）を塗布し、該ホ
トレジスト膜をマスクとして反応性イオンエツチング法
により、所定パターンの接続孔２２を開口する。その後
第８図に示すようにＣＶＤ法によシ燐が添加されている
導電性のポリＳｉ膜２８を全面に基板上に形成する。

その後ポリＳ１膜２３を研磨又はエツチングし更に開口
部２２内のポリＳｉ膜２３を残してその下の保護膜の８
１０２膜２１をも併せてエツチングして除去する。この
ようにした後、その後の工程２ で第２層のＳｉ膜ｌＯに燐原子をイオン注入してソース
ドレイン領域を形成する際の熱処理工程によって開孔部
２２内のポリＳｉ膜２３中の燐原子が開孔部の周囲に拡
がり、高濃度の燐原子が添加されたポリＳ１膜２８Ａが
形成され、この第２層のＳｉ膜ＩＯ上に形成された半導
体素子と接続がとれるようになる。

＠）発明の効果 以上述べたように本発明の半導体装置の製造方法によれ
ば第１層の８１層と第２層のＳｉ膜とに形成した半導体
素子を接続する接続用孔の部分で第２層の８１膜に亀裂
が生ずるようなことはなくなシ、また第１層の８１膜の
半導体素子形成用不純物又は配線用金属原子が第２層の
８１膜に拡散してくるような事故もなくなり形成される
三次元半導体装置の歩留が向上する利点を生じる。

【図面の簡単な説明】

第１図は従来の半導体装置の製造方法の工程を説明する
だめの断面図、第２図より第６図までは示す断面図、第
７図より第９図までは本発明の半導体装置の製造方法の
第２の実施例を示す断面図である。 図においてｌはＳｉ基板、２，２１は５ｉ０２．膜、３
は素子間分離用５ｉｎ２膜、４はソース領域、５はドレ
イン領域、６はゲート用５ｉｎ２膜、７はポリＳｉゲー
ト電極、８は層間絶縁膜、９は接続用孔、１０は多結晶
Ｓ１膜、１１はホトレジスト膜、１２．２２はエツチン
グ孔、１８，１８ＡはＭｏＳｉ２層、２８．２８Ａは接
続用ドープトポリＳｉ層を示す。 第１図 第２図 匠已圧ヨ「；： 第５図 第８図 ３ 第９図 １７９−

Claims (3)

【特許請求の範囲】
1. （１）　　少くとも表面が絶縁膜の基板上に第１層の単
   結晶シリコン膜を形成して半導体素子を形成後、該基板
   上に絶縁膜を介して第２層の単結晶シリコン膜を形成し
   更に第２層のシリコン膜よシ第１層のシリコン膜に形成
   した半導体素子の配線層あるいは第１層のシリコン膜に
   到達する接続用孔をあらかじめ設け、該開孔部内を導電
   性部材で充填して第１層のシリコン膜に形成した半導体
   素子と第２層のシリコン膜に形成すべき半導体素子とを
   接続することを特徴とする半導体装置の製造方法。
2. （２）前記第２層のシリコン膜を形成後、該基板上に所
   定パターンのホトレジスト膜を形成し、該ホトレジスト
   膜をマスクとして第２層のシリコン膜を開孔したのち、
   更に下部の絶縁膜を前記ホトレジスト膜、第２層の開孔
   されたシリコン膜をマスクとして開孔し、その後基板上
   に導電性膜を形成して開孔部を埋めたのち、前記レジス
   ト膜を除去するとともに、該レジスト膜上の導電性膜を
   除去したのち、該導電性膜を熱処理して、第１層のシリ
   コン膜に形成した半導体素子と第２層のシリコン膜に形
   成した半導体素子とを接続することを特徴とする特許請
   求の範囲第（１）項に記載の半導体装置の製造方法。
3. （３）前記第２層のシリコン膜を形成後、該シリコン膜
   上に表面保護膜を形成し、該基板に所定パターンのホト
   レジスト膜を形成後、該ホトレジスト膜をマスクとして
   第１層のシリコン膜に到達するまで開孔し前記レジスト
   膜を除去後該基板上全面に導電性部材を形成後、前記開
   孔部に埋設した導電性部材を残した形で基板上の導電性
   部材、並びに第２層のシリコン膜上の保護膜を除去して
   基板表面を平坦にし、その後第２層のシリコン膜に形成
   すべき半導体素子の形成工程の熱処理により、第１層の
   シリコン膜に形成した半導体素子と第２層のシリコン膜
   に形成した半導体素子とを接続することを特徴とする特
   許請求の範囲第（１）項および第（２）項に記載の半導
   体装置の製造方法。